JPH0714018A - Ｅｍｉ抑制回路カード - Google Patents
Ｅｍｉ抑制回路カードInfo
- Publication number
- JPH0714018A JPH0714018A JP3162416A JP16241691A JPH0714018A JP H0714018 A JPH0714018 A JP H0714018A JP 3162416 A JP3162416 A JP 3162416A JP 16241691 A JP16241691 A JP 16241691A JP H0714018 A JPH0714018 A JP H0714018A
- Authority
- JP
- Japan
- Prior art keywords
- voltage supply
- card
- ground
- circuit card
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 2
- 239000012774 insulation material Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 238000013016 damping Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 101100495256 Caenorhabditis elegans mat-3 gene Proteins 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- -1 etc.) Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000012762 magnetic filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 同相モードのノイズを発生源で抑制する回路
基板を提供することを目的とする。 【構成】 本発明に従う改良型回路基板は、基板に電力
を供給する電圧供給手段３と、該電圧供給手段３の一表
面に滞留する高周波電流を減衰させる損失物質４と、該
損失物質４に施される絶縁手段５と、該絶縁手段５に施
される接地導電性手段６と、上記基板に搭載される複数
の素子１４、１６と、選択された該素子、上記電圧供給
手段３、及び上記接地導電性手段６を内部接続する導電
性手段１２、１８とを含むことを特徴とする。
基板を提供することを目的とする。 【構成】 本発明に従う改良型回路基板は、基板に電力
を供給する電圧供給手段３と、該電圧供給手段３の一表
面に滞留する高周波電流を減衰させる損失物質４と、該
損失物質４に施される絶縁手段５と、該絶縁手段５に施
される接地導電性手段６と、上記基板に搭載される複数
の素子１４、１６と、選択された該素子、上記電圧供給
手段３、及び上記接地導電性手段６を内部接続する導電
性手段１２、１８とを含むことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、回路カード又は回路基
板に関し、具体的には、これらの内部平面構造に関す
る。
板に関し、具体的には、これらの内部平面構造に関す
る。
【０００２】
【従来の技術】電子製品が放射する電磁妨害雑音（ＥＭ
Ｉ）は電子製品の電磁放射規格を制定する国内外の取締
機関によって規制されている。製品が、適用する電磁放
射規格に合致しない場合は、製造業者は高額な罰金を科
せられ、最悪の場合は市場から製品を回収しなければな
らない。
Ｉ）は電子製品の電磁放射規格を制定する国内外の取締
機関によって規制されている。製品が、適用する電磁放
射規格に合致しない場合は、製造業者は高額な罰金を科
せられ、最悪の場合は市場から製品を回収しなければな
らない。
【０００３】このような不都合を避けるために製造業者
の多くは製品を市場に流通させる前に製品を試験するＥ
ＭＩ専用の設備を設ける。これらの設備には費用がかか
り、担当の作業者は設備を操作するのにＥＭＩに熟知す
る個人的な訓練を要する。新製品を市場に出荷した後で
さえ、異なるシステムによる使用でも大丈夫なのか、或
いは新機能を追加した場合でも大丈夫なのか、製品を再
検定しなければならない。製品の検定、及び再検定には
熟練技術者及び試験設備が必要で作業時間も増加する。
あらゆることを考慮しても製品の検定、再検定には費用
がかかり、将来にはさらに負担増となるであろう。
の多くは製品を市場に流通させる前に製品を試験するＥ
ＭＩ専用の設備を設ける。これらの設備には費用がかか
り、担当の作業者は設備を操作するのにＥＭＩに熟知す
る個人的な訓練を要する。新製品を市場に出荷した後で
さえ、異なるシステムによる使用でも大丈夫なのか、或
いは新機能を追加した場合でも大丈夫なのか、製品を再
検定しなければならない。製品の検定、及び再検定には
熟練技術者及び試験設備が必要で作業時間も増加する。
あらゆることを考慮しても製品の検定、再検定には費用
がかかり、将来にはさらに負担増となるであろう。
【０００４】ＥＭＩ放射の主なる発生源はシステム・ケ
ーブルの同相モード電流と考えられる。同相モード電流
は回路基板又はカード上の数千のデジタル回路によって
起こされ、ほとんどの場合、同時的なスイッチ切り替え
によって生じる。回路のスイッチ動作によってカードの
電圧面と接地面間にある高Ｑ値の並列共振回路が大サー
ジ電流を生む。
ーブルの同相モード電流と考えられる。同相モード電流
は回路基板又はカード上の数千のデジタル回路によって
起こされ、ほとんどの場合、同時的なスイッチ切り替え
によって生じる。回路のスイッチ動作によってカードの
電圧面と接地面間にある高Ｑ値の並列共振回路が大サー
ジ電流を生む。
【０００５】従来の同相モード電流問題に対する解決方
法はデジタル論理回路を減結合させることであった。こ
の方法はモジュールの電圧供給ピンとＶｃｃ／接地面間
に直列にインダクタとバイパス・キャパシタをつなぐ
か、又はバイパス・キャパシタのみを結線するかであっ
た。この解決法は雑音発信源の問題を抑制することでは
正しい方向に一歩進んだ。この方法は完全に効果があり
そうなので、カード又は基板上の全能動素子に対し減結
合ネットワークを備えてもよい。しかし、非常に多数の
全能動素子に対し独立した減結合ネットワークを備える
ことは実施不可能であり、高コストである。仮に少数の
素子に減結合ネットワークを備えても、逆にノイズを発
生させると考えられ、バイパス・キャパシタのみがどこ
かに使用される程度である。この手法では一般に不十分
であり、逆にノイズ対策に別の手法を必要とする結果と
なる。
法はデジタル論理回路を減結合させることであった。こ
の方法はモジュールの電圧供給ピンとＶｃｃ／接地面間
に直列にインダクタとバイパス・キャパシタをつなぐ
か、又はバイパス・キャパシタのみを結線するかであっ
た。この解決法は雑音発信源の問題を抑制することでは
正しい方向に一歩進んだ。この方法は完全に効果があり
そうなので、カード又は基板上の全能動素子に対し減結
合ネットワークを備えてもよい。しかし、非常に多数の
全能動素子に対し独立した減結合ネットワークを備える
ことは実施不可能であり、高コストである。仮に少数の
素子に減結合ネットワークを備えても、逆にノイズを発
生させると考えられ、バイパス・キャパシタのみがどこ
かに使用される程度である。この手法では一般に不十分
であり、逆にノイズ対策に別の手法を必要とする結果と
なる。
【０００６】接地分離方法は従来技術で使用された別の
手法である。この手法では非常に低いインピーダンスを
経て孤立接地面に大きな接地用シンク（金属又は金属被
覆キャビネット）を結合する。この方法では全カードの
ケーブル・コネクタは、孤立接地用として同じ区域に位
置しなければならず、及び金属製シンクに結線する余裕
がなくてはならない。この手法は全ケーブルが常に同じ
位置になるとは限らないので適切な方法とはいえない。
手法である。この手法では非常に低いインピーダンスを
経て孤立接地面に大きな接地用シンク（金属又は金属被
覆キャビネット）を結合する。この方法では全カードの
ケーブル・コネクタは、孤立接地用として同じ区域に位
置しなければならず、及び金属製シンクに結線する余裕
がなくてはならない。この手法は全ケーブルが常に同じ
位置になるとは限らないので適切な方法とはいえない。
【０００７】従来技術の問題を解決する他の方法は障害
発生ケーブルに大きなフェライト・コアを設けることで
ある。この方法の効果は減衰が通常４〜６ｄＢ以下とい
う点で制限される。しかも、米国連邦通信委員会（ＦＣ
Ｃ）では販売者が全ケーブルにフェライト・コア製品を
取り付けない限りこの方式の販売を禁止している。これ
は使用者がケーブルを選ぶということから必ずしも実用
的とはいえない。
発生ケーブルに大きなフェライト・コアを設けることで
ある。この方法の効果は減衰が通常４〜６ｄＢ以下とい
う点で制限される。しかも、米国連邦通信委員会（ＦＣ
Ｃ）では販売者が全ケーブルにフェライト・コア製品を
取り付けない限りこの方式の販売を禁止している。これ
は使用者がケーブルを選ぶということから必ずしも実用
的とはいえない。
【０００８】最後に、従来技術で使用された他の手法に
平衡／不平衡変成器方法がある。この手法では平衡／不
平衡変成器をカードに搭載する。この手法では一般に効
果は４ｄＢ以下で、障害発生ケーブルの全ての電線を装
置の中に通す必要があり実用的ではない。さらに各電線
はトレース用として入力／出力のピンを各１本備えなけ
ればならない。これらの実施は大きなケーブルには不向
きで通常、電線数は８〜１０本程度に制限される。さら
に、同じ方法で全システム・ケーブルを均等に抑制しな
ければ、ノイズ・エネルギは抑制されたケーブルをバイ
パスする傾向にある。しかも、どのケーブルでも長さが
変わるとこの方法による抑制効果は全体の振動数スペク
トルで変化し、システムは一般に異種の故障周波数を示
す。
平衡／不平衡変成器方法がある。この手法では平衡／不
平衡変成器をカードに搭載する。この手法では一般に効
果は４ｄＢ以下で、障害発生ケーブルの全ての電線を装
置の中に通す必要があり実用的ではない。さらに各電線
はトレース用として入力／出力のピンを各１本備えなけ
ればならない。これらの実施は大きなケーブルには不向
きで通常、電線数は８〜１０本程度に制限される。さら
に、同じ方法で全システム・ケーブルを均等に抑制しな
ければ、ノイズ・エネルギは抑制されたケーブルをバイ
パスする傾向にある。しかも、どのケーブルでも長さが
変わるとこの方法による抑制効果は全体の振動数スペク
トルで変化し、システムは一般に異種の故障周波数を示
す。
【０００９】
【発明が解決しようとする課題】本発明は従来の方法よ
りも効果のある回路カード又は回路基板を提供すること
を目的とする。
りも効果のある回路カード又は回路基板を提供すること
を目的とする。
【００１０】本発明の他の目的は同相モードのノイズを
発生源で抑制する回路カード又は回路基板を提供するこ
とである。
発生源で抑制する回路カード又は回路基板を提供するこ
とである。
【００１１】
【課題を解決するための手段】上記目的、及び他の目的
は高周波のみに直列インピーダンスを加えることにより
達成できる。これは接地回路に対する基板電圧の“Ｑ”
を低くする。
は高周波のみに直列インピーダンスを加えることにより
達成できる。これは接地回路に対する基板電圧の“Ｑ”
を低くする。
【００１２】具体的には、高透磁率と高抵抗率の両方又
は一方を示す損失物質を直接Ｖｃｃ面に固着する。損失
物質は接地面から隔離される。Ｖｃｃのエネルギ蓄積キ
ャパシタからの直流及び低周波電流は、損失なしで銅に
流れる。表皮効果により高周波電流は損失物質中を流れ
減衰される。減衰程度は損失物質の抵抗率と透磁率及び
絶縁層の厚さで決まる。損失物質の厚さも又、低ノイズ
周波数においては重要である。
は一方を示す損失物質を直接Ｖｃｃ面に固着する。損失
物質は接地面から隔離される。Ｖｃｃのエネルギ蓄積キ
ャパシタからの直流及び低周波電流は、損失なしで銅に
流れる。表皮効果により高周波電流は損失物質中を流れ
減衰される。減衰程度は損失物質の抵抗率と透磁率及び
絶縁層の厚さで決まる。損失物質の厚さも又、低ノイズ
周波数においては重要である。
【００１３】本発明に従う回路基板は、基板に電力を供
給する電圧供給手段と、該電圧供給手段の一表面に滞留
する高周波電流を減衰させる損失物質と、該損失物質に
施される絶縁手段と、該絶縁手段に施される接地導電性
手段と、上記基板に搭載される複数の素子と、選択され
た該素子、上記電圧供給手段、及び上記接地導電性手段
を内部接続する導電性手段とを含むことを特徴とする。
給する電圧供給手段と、該電圧供給手段の一表面に滞留
する高周波電流を減衰させる損失物質と、該損失物質に
施される絶縁手段と、該絶縁手段に施される接地導電性
手段と、上記基板に搭載される複数の素子と、選択され
た該素子、上記電圧供給手段、及び上記接地導電性手段
を内部接続する導電性手段とを含むことを特徴とする。
【００１４】損失物質は、導電性ファイバ（例：銅、ニ
ッケル等）、磁気性充填物（例：ニッケル、鉄、ニッケ
ル／鉄合金）、及び結合剤（例：エポキシ、ウレタン、
セルローズ、アセテート等）を有するペーストとして構
成される。このペーストは電圧面に塗布またはスクリー
ン印刷される。損失物質が絶縁層より厚いときに好結果
が得られた。
ッケル等）、磁気性充填物（例：ニッケル、鉄、ニッケ
ル／鉄合金）、及び結合剤（例：エポキシ、ウレタン、
セルローズ、アセテート等）を有するペーストとして構
成される。このペーストは電圧面に塗布またはスクリー
ン印刷される。損失物質が絶縁層より厚いときに好結果
が得られた。
【００１５】
【実施例】図１は本発明によるプリント回路カード、又
はプリント回路基板の断面図である。プリント回路カー
ド又は基板は、最上部の信号面１、絶縁層２、銅面３、
損失導電性物質（Ｔ２）４、絶縁層（Ｔ１）５、接地面
６、絶縁層７、最下部の信号面８、能動モジュール電源
接続９、能動モジュール接地接続１０、及び能動素子１
４を能動モジュール電源接続９と能動モジュール接地接
続１０に内部接続する導電性部材１２を含む。バイパス
・キャパシタ１６は導電性部材１８によって接地面６と
電圧供給面３にそれぞれ内部接続されている。図１は２
つの信号面、及び２つの電圧供給面のカード（又は基
板）の構成であることがわかる。しかしながら、この構
成は単に例示であり本発明の適用範囲を限定するもので
はない。本発明は多層回路カード（又は基板）でも動作
する。
はプリント回路基板の断面図である。プリント回路カー
ド又は基板は、最上部の信号面１、絶縁層２、銅面３、
損失導電性物質（Ｔ２）４、絶縁層（Ｔ１）５、接地面
６、絶縁層７、最下部の信号面８、能動モジュール電源
接続９、能動モジュール接地接続１０、及び能動素子１
４を能動モジュール電源接続９と能動モジュール接地接
続１０に内部接続する導電性部材１２を含む。バイパス
・キャパシタ１６は導電性部材１８によって接地面６と
電圧供給面３にそれぞれ内部接続されている。図１は２
つの信号面、及び２つの電圧供給面のカード（又は基
板）の構成であることがわかる。しかしながら、この構
成は単に例示であり本発明の適用範囲を限定するもので
はない。本発明は多層回路カード（又は基板）でも動作
する。
【００１６】さらに図１を参照すると、損失物質層４を
除いて全プリント回路層は標準プリント回路構造であ
る。損失物質層４はある程度導電性があり、銅電圧供給
又は電圧面（層３）に接触（つまり、導電接続）してい
る。プリント回路基板は従来の製造方法で所望する構造
にアセンブルすることができる。しかし、信号損失を防
止するには２つ以上の電圧供給面を使用することが好ま
しく損失物質は電圧供給面間のみに置くべきである。信
号損失を希望する場合は損失物質を、減衰される信号面
に隣接する電圧供給面側に設ける。損失物質は全ての電
圧供給面上と接地面上の両方又は一方に使用できる。し
かし、この方法を接地面上に使用する場合、全ての能動
構成部品は接地ずれを防止するためにバイパス・キャパ
シタを必要とする。
除いて全プリント回路層は標準プリント回路構造であ
る。損失物質層４はある程度導電性があり、銅電圧供給
又は電圧面（層３）に接触（つまり、導電接続）してい
る。プリント回路基板は従来の製造方法で所望する構造
にアセンブルすることができる。しかし、信号損失を防
止するには２つ以上の電圧供給面を使用することが好ま
しく損失物質は電圧供給面間のみに置くべきである。信
号損失を希望する場合は損失物質を、減衰される信号面
に隣接する電圧供給面側に設ける。損失物質は全ての電
圧供給面上と接地面上の両方又は一方に使用できる。し
かし、この方法を接地面上に使用する場合、全ての能動
構成部品は接地ずれを防止するためにバイパス・キャパ
シタを必要とする。
【００１７】図２を参照すると、バイパス・キャパシタ
１６の構成が示されている。この構成ではモジュール２
２の電圧供給ピン２０は電圧供給（Ｖｃｃ）面へのバイ
アスを介して内部接続されている。バイパス・キャパシ
タ２４はＶｃｃ面を接地（ＧＮＤ）面に内部接続してい
る。
１６の構成が示されている。この構成ではモジュール２
２の電圧供給ピン２０は電圧供給（Ｖｃｃ）面へのバイ
アスを介して内部接続されている。バイパス・キャパシ
タ２４はＶｃｃ面を接地（ＧＮＤ）面に内部接続してい
る。
【００１８】図３〜図６は損失物質の物理的パラメータ
に対する導電率と減衰定数の関係を示す図である。各グ
ラフの横軸は導電率を表し、縦軸は減衰定数を表す。グ
ラフは損失物質の形成に使用された構成物のグラフ表示
である。損失物質の効果は透磁率、導電率、その厚さ及
び損失物質と接地面間の絶縁層の厚さで特徴づけられ
る。損失物質の構成成分の変化はこの方法によるノイズ
発生源の抑制効果に影響する。各グラフの線は周波数５
０ＭＨｚ、１００ＭＨｚ、２００ＭＨｚ、及び５００Ｍ
Ｈｚの損失物質の状態を表す。これらのグラフの理解を
容易にするために損失物質及び絶縁層の特性を各図に示
す。このように各モデルに使用されたカードは２層のカ
ードである。前述したようなカード（他の数層と共に）
も使用することができる。モデルは厳密なものではない
が、これらのグラフは損失物質の導電率の関数として様
々な物質の定数の傾向（損失効果）を説明する。モデル
は５０〜５００ＭＨｚで効果のある物質を示すが、正確
に導電率を調整することが必要である。損失物質の透磁
率及び絶縁層の厚さが重要であってもこれらは予知でき
る範囲で変化する。しかし、損失物質の導電率が非常に
高いか、又は低すぎる場合であっても、ノイズの抑制能
力は逆に効果があることは明らかであろう。
に対する導電率と減衰定数の関係を示す図である。各グ
ラフの横軸は導電率を表し、縦軸は減衰定数を表す。グ
ラフは損失物質の形成に使用された構成物のグラフ表示
である。損失物質の効果は透磁率、導電率、その厚さ及
び損失物質と接地面間の絶縁層の厚さで特徴づけられ
る。損失物質の構成成分の変化はこの方法によるノイズ
発生源の抑制効果に影響する。各グラフの線は周波数５
０ＭＨｚ、１００ＭＨｚ、２００ＭＨｚ、及び５００Ｍ
Ｈｚの損失物質の状態を表す。これらのグラフの理解を
容易にするために損失物質及び絶縁層の特性を各図に示
す。このように各モデルに使用されたカードは２層のカ
ードである。前述したようなカード（他の数層と共に）
も使用することができる。モデルは厳密なものではない
が、これらのグラフは損失物質の導電率の関数として様
々な物質の定数の傾向（損失効果）を説明する。モデル
は５０〜５００ＭＨｚで効果のある物質を示すが、正確
に導電率を調整することが必要である。損失物質の透磁
率及び絶縁層の厚さが重要であってもこれらは予知でき
る範囲で変化する。しかし、損失物質の導電率が非常に
高いか、又は低すぎる場合であっても、ノイズの抑制能
力は逆に効果があることは明らかであろう。
【００１９】例として次の損失物質の構成がノイズ発生
源を効果的に抑制することが判った。物質は電圧供給面
上にスクリーン印刷又は塗布することができる。
源を効果的に抑制することが判った。物質は電圧供給面
上にスクリーン印刷又は塗布することができる。
【００２０】例として次の損失物質構成リストは研究室
で本発明の特定の方法によってアセンブルした場合の将
来期待できる有望な結果（３８〜４２ｄＢ／ｍ ａｔ３
００ＭＨｚ）である。
で本発明の特定の方法によってアセンブルした場合の将
来期待できる有望な結果（３８〜４２ｄＢ／ｍ ａｔ３
００ＭＨｚ）である。
【００２１】１）金属箔と金属被覆材料（例：鉄、ニッ
ケル及び、鉄／ニッケル組成）。
ケル及び、鉄／ニッケル組成）。
【００２２】２）結合剤がエポキシ及びラッカである
鉄、ニッケル及び銅の充填材の異種組合せのペースト複
合物。
鉄、ニッケル及び銅の充填材の異種組合せのペースト複
合物。
【００２３】ウレタン、ポリエステル、及びこれらの改
良タイプの異なる結合剤を使用して、高透磁率の他の損
失物質を使用できる。
良タイプの異なる結合剤を使用して、高透磁率の他の損
失物質を使用できる。
【００２４】化学メッキ及び蒸着等の他のメタライゼー
ション法が使用可能である。損失物質の表面粗さ、及び
銅面の研磨は特性を改善する。
ション法が使用可能である。損失物質の表面粗さ、及び
銅面の研磨は特性を改善する。
【００２５】直流電流を制限し、直流電圧降下を重要視
せず、損失物質をかなり高い導電率の物質（金属箔等）
構成とする場合に、これらの損失物質を損失導電性物質
／銅被覆の組合せの代用として使用できる。
せず、損失物質をかなり高い導電率の物質（金属箔等）
構成とする場合に、これらの損失物質を損失導電性物質
／銅被覆の組合せの代用として使用できる。
【００２６】損失物質は電圧供給面の代わりに使用する
ことができる。この場合、電圧と高周波信号の減衰の両
方の分配機能を果たす。
ことができる。この場合、電圧と高周波信号の減衰の両
方の分配機能を果たす。
【００２７】本構造は高周波における電圧供給面と接地
面間に接続された直列共振回路間に高インピーダンスを
生じさせることになる。本構造は低周波における電圧供
給面で能動回路とエネルギ蓄積キャパシタ間に低インピ
ーダンスを生じさせる。本構造は必要であれば信号波形
を選択的に減衰させるのに用いることができる。
面間に接続された直列共振回路間に高インピーダンスを
生じさせることになる。本構造は低周波における電圧供
給面で能動回路とエネルギ蓄積キャパシタ間に低インピ
ーダンスを生じさせる。本構造は必要であれば信号波形
を選択的に減衰させるのに用いることができる。
【００２８】
【発明の効果】本発明は、同相モードのノイズを発生源
で抑制する回路カード又は回路基板を提供することがで
きる。
で抑制する回路カード又は回路基板を提供することがで
きる。
【図１】本発明に従う回路カード／基板の断面図であ
る。
る。
【図２】バイパス・キャパシタを用いた内部接続を示す
図である。
図である。
【図３】損失物質の物理的パラメータに対する導電率と
減衰定数の関数を示す図である。
減衰定数の関数を示す図である。
【図４】損失物質の物理的パラメータに対する導電率と
減衰定数の関数を示す図である。
減衰定数の関数を示す図である。
【図５】損失物質の物理的パラメータに対する導電率と
減衰定数の関数を示す図である。
減衰定数の関数を示す図である。
【図６】損失物質の物理的パラメータに対する導電率と
減衰定数の関数を示す図である。
減衰定数の関数を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リオン・チャールズ・ラジック アメリカ合衆国ノース・カロライナ州、ラ レイ、ウィッカーシアー・コート 15721 番地 (72)発明者 ジャック・ディーン・ウィリアムズ アメリカ合衆国ノース・カロライナ州、ラ レイ、ワイノナ・ロード 1000番地 (72)発明者 オリバー・デュウィ・ピッツ アメリカ合衆国ノース・カロライナ州、ス プリング・ホープ、ボックス 52、ルート ３番地
Claims (9)
- 【請求項１】電子装置において使用される回路カードで
あって、 上記カードに電力を供給する電圧供給手段と、 上記電圧供給手段の一表面に滞留する高周波電流を減衰
させる損失物質と、 上記損失物質に施される絶縁手段と、 上記絶縁手段に施される接地（ＧＮＤ）導電性手段と、 上記カードに搭載される複数の素子と、 選択された上記素子、上記電圧供給手段、及び上記接地
導電性手段を内部接続する導電性手段と、を含む回路カ
ード。 - 【請求項２】上記電圧供給手段及び上記接地導電手段が
平面である請求項１記載の回路カード。 - 【請求項３】回路カードの回路構成部品によって生ずる
同相モードのノイズを抑制するために上記回路カードで
使用する構造体であって、 上記回路カードに電力を供給する電圧供給面と、 上記電圧供給面の一表面と直接接して施された損失物質
面と、 上記損失物質面の一表面と接して施された絶縁物面と、 上記絶縁物面の一表面と接して施された接地（ＧＮＤ）
電圧面と、を含む構造体。 - 【請求項４】さらに上記接地電圧面の一表面と接して施
され最下部の絶縁面と、 上記電圧供給面の他の一表面と接して施された最上部の
絶縁面と、 を含む請求項３記載の構造体。 - 【請求項５】上記電圧供給面と上記接地電圧面は銅であ
る、 請求項３記載の構造体。 - 【請求項６】上記損失物質は上記電圧供給面上にスクリ
ーン印刷される、 請求項３記載の構造体。 - 【請求項７】電気装置において使用される回路カードで
あって、 上記カードに電力を供給する内部電圧供給面と、 上記内部電圧供給面の一表面に施された第１絶縁面と、 上記内部電圧供給面の他の表面に施された損失物質面
と、 上記損失物質面の一表面に施された第２絶縁面と、 上記第２絶縁面の一表面に接して施された内部接地電圧
面と、 上記内部接地電圧面の一表面に接して施された第３絶縁
面と、 上記回路カードに搭載する複数の回路構成部品と、 選択された構成部品、上記内部電圧供給面、及び上記内
部接地電圧面を内部接続する導電性手段と、を含む回路
カード。 - 【請求項８】少なくとも１つの回路構成部品の１本の電
圧供給ピンを上記内部接地電圧面に内部接続する容量性
（キャパシタ）の手段をさらに含む、 請求項７記載の回路カード。 - 【請求項９】回路カードの回路構成部品で生ずる同相モ
ードのノイズを抑制するために上記回路カードで使用す
る構造体であって、 損失物質面と、 上記損失物質の一表面と接して施された絶縁物面と、 上記絶縁物面の一表面に接して施された接地（ＧＮＤ）
電圧面と、を含む構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56162690A | 1990-08-02 | 1990-08-02 | |
| US561626 | 1990-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714018A true JPH0714018A (ja) | 1995-01-17 |
| JPH0831705B2 JPH0831705B2 (ja) | 1996-03-27 |
Family
ID=24242755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162416A Expired - Lifetime JPH0831705B2 (ja) | 1990-08-02 | 1991-06-07 | Ｅｍｉ抑制回路カード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5428506A (ja) |
| EP (1) | EP0470031B1 (ja) |
| JP (1) | JPH0831705B2 (ja) |
| DE (1) | DE69119506T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
| JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
| JP2008227387A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | 低ノイズ半導体装置 |
| US8373072B2 (en) | 2008-07-15 | 2013-02-12 | Fuji Xerox Co., Ltd. | Printed circuit board |
| JP2013138131A (ja) * | 2011-12-28 | 2013-07-11 | Nec Corp | 配線回路基板 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69314742T2 (de) * | 1992-09-23 | 1998-02-19 | Electromer Corp | Vorrichtung zum Schutz gegen elektrische Überbeanspruchung |
| US6835523B1 (en) | 1993-05-09 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for fabricating coating and method of fabricating the coating |
| US5497037A (en) * | 1994-07-14 | 1996-03-05 | Advanced Micro Devices, Inc. | Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages |
| KR0175000B1 (ko) * | 1994-12-14 | 1999-02-01 | 윤종용 | 전자파 억제구조를 갖는 반도체 소자 |
| DE19503949A1 (de) * | 1995-02-07 | 1996-08-08 | Schroff Gmbh | Mehrlagen-Leiterplatte für Schaltnetzteile |
| SE506941C2 (sv) * | 1995-03-31 | 1998-03-02 | Ericsson Telefon Ab L M | Kretskort med interferensskärmande skikt |
| US5736796A (en) * | 1995-05-01 | 1998-04-07 | Apple Computer, Inc. | Printed circuit board having split voltage planes |
| JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| US5929375A (en) * | 1996-05-10 | 1999-07-27 | Ford Motor Company | EMI protection and CTE control of three-dimensional circuitized substrates |
| US5981869A (en) * | 1996-08-28 | 1999-11-09 | The Research Foundation Of State University Of New York | Reduction of switching noise in high-speed circuit boards |
| US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
| JP3698896B2 (ja) * | 1998-07-29 | 2005-09-21 | 株式会社日立製作所 | 給電系インピーダンス低減方法および回路基板ならびに電子機器 |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| JP2001148569A (ja) * | 1999-11-19 | 2001-05-29 | Yazaki Corp | 回路形成方法 |
| US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
| JP2001156414A (ja) * | 1999-11-30 | 2001-06-08 | Yazaki Corp | 導電性ペースト及び回路形成方法 |
| US6775122B1 (en) * | 1999-12-28 | 2004-08-10 | Intel Corporation | Circuit board with added impedance |
| US6798666B1 (en) * | 2000-12-29 | 2004-09-28 | Ncr Corporation | Introducing loss in a power bus to reduce EMI and electrical noise |
| US6810583B2 (en) * | 2001-08-07 | 2004-11-02 | International Business Machines Corporation | Coupling of conductive vias to complex power-signal substructures |
| US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
| KR100896405B1 (ko) * | 2001-12-14 | 2009-05-08 | 레어드 테크놀로지스 인코포레이티드 | 손실성 매체를 포함하는 emi 쉴딩 |
| US6706974B2 (en) * | 2002-01-18 | 2004-03-16 | Intel Corporation | Plane splits filled with lossy materials |
| US6873219B2 (en) | 2003-01-28 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Printed circuit board noise attenuation using lossy conductors |
| US7701323B1 (en) * | 2003-05-30 | 2010-04-20 | Interconnect Portfolio Llc | Low profile discrete electronic components and applications of same |
| KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Ｅｍｉ를 고려한 인쇄회로기판 |
| US7705691B2 (en) * | 2005-10-18 | 2010-04-27 | Agency For Science, Technology & Research | Capacitor interconnection |
| US7714430B2 (en) * | 2006-09-28 | 2010-05-11 | Intel Corporation | Substrate with lossy material insert |
| US7525319B1 (en) * | 2008-08-28 | 2009-04-28 | International Business Machines Corporation | Method and apparatus to electrically qualify high speed PCB connectors |
| EP2280589A1 (en) * | 2009-07-31 | 2011-02-02 | Telefonaktiebolaget L M Ericsson (Publ) | Electronic circuit |
| KR101038236B1 (ko) * | 2009-09-16 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| US8869223B2 (en) | 2009-10-26 | 2014-10-21 | General Instrument Corporation | Increased cable television tap bandwidth utilizing existing tap housings |
| US8646018B2 (en) * | 2009-10-26 | 2014-02-04 | General Instrument Corporation | Increased cable television tap bandwidth utilizing existing tap housings |
| US8569631B2 (en) * | 2011-05-05 | 2013-10-29 | Tangitek, Llc | Noise dampening energy efficient circuit board and method for constructing and using same |
| TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
| CN103379727A (zh) * | 2012-04-26 | 2013-10-30 | 鸿富锦精密工业（深圳）有限公司 | 具有静电防护结构的电路板 |
| KR101926797B1 (ko) * | 2012-07-31 | 2018-12-07 | 삼성전기주식회사 | 인쇄회로기판 |
| US9407558B2 (en) | 2013-05-10 | 2016-08-02 | At&T Intellectual Property I, L.P. | Method and system for automatic triggering network management control for VoIP border elements |
| KR102787323B1 (ko) | 2020-09-24 | 2025-03-27 | 삼성전자주식회사 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3189847A (en) * | 1961-05-29 | 1965-06-15 | Ibm | D. c. power distribution system |
| US3904886A (en) * | 1974-02-01 | 1975-09-09 | Ibm | Voltage distribution systems for integrated circuits |
| US4408255A (en) * | 1981-01-12 | 1983-10-04 | Harold Adkins | Absorptive electromagnetic shielding for high speed computer applications |
| US4812792A (en) * | 1983-12-22 | 1989-03-14 | Trw Inc. | High-frequency multilayer printed circuit board |
| US4801489A (en) * | 1986-03-13 | 1989-01-31 | Nintendo Co., Ltd. | Printed circuit board capable of preventing electromagnetic interference |
| JPH02116199A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電波吸収体 |
| JP2631544B2 (ja) * | 1989-01-27 | 1997-07-16 | 日本シイエムケイ株式会社 | プリント配線板 |
| US4965408A (en) * | 1989-02-01 | 1990-10-23 | Borden, Inc. | Composite sheet material for electromagnetic radiation shielding |
| US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
| US4954929A (en) * | 1989-08-22 | 1990-09-04 | Ast Research, Inc. | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals |
-
1991
- 1991-06-07 JP JP3162416A patent/JPH0831705B2/ja not_active Expired - Lifetime
- 1991-06-18 DE DE69119506T patent/DE69119506T2/de not_active Expired - Fee Related
- 1991-06-18 EP EP91480092A patent/EP0470031B1/en not_active Expired - Lifetime
-
1992
- 1992-03-13 US US07/852,826 patent/US5428506A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
| JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
| JP2008227387A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | 低ノイズ半導体装置 |
| US8373072B2 (en) | 2008-07-15 | 2013-02-12 | Fuji Xerox Co., Ltd. | Printed circuit board |
| JP2013138131A (ja) * | 2011-12-28 | 2013-07-11 | Nec Corp | 配線回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831705B2 (ja) | 1996-03-27 |
| DE69119506T2 (de) | 1996-11-21 |
| DE69119506D1 (de) | 1996-06-20 |
| EP0470031A2 (en) | 1992-02-05 |
| US5428506A (en) | 1995-06-27 |
| EP0470031B1 (en) | 1996-05-15 |
| EP0470031A3 (en) | 1993-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714018A (ja) | Ｅｍｉ抑制回路カード | |
| US5978231A (en) | Printed wiring board with integrated coil inductor | |
| US6215372B1 (en) | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors | |
| US6950293B2 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
| US7423860B2 (en) | Multi-functional energy conditioner | |
| US6373673B1 (en) | Multi-functional energy conditioner | |
| JP4418613B2 (ja) | エネルギー調節器 | |
| US6498710B1 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
| JP3255151B2 (ja) | 多層プリント回路基板 | |
| JP2008099326A (ja) | 一体パッケージになっておりサージ保護とともに作動コモンモードフィルターをする対になった多層誘電体独立受動部品アーキテクチャー | |
| WO2002091515A1 (fr) | Composantes de type ligne de transmission | |
| JP2000174443A (ja) | 多層プリント回路基板 | |
| JP2004501515A (ja) | 電力分配構造の平行な平面導体間で所望の電気インピーダンス値を達成するためのバイパス・コンデンサ方法、およびそれに関連する電力分配構造 | |
| JP2001085886A (ja) | 電磁妨害を遮蔽する電力母線 | |
| JP3471607B2 (ja) | 疑似大地化方法及び装置 | |
| Carter | Circuit board layout techniques | |
| US7205860B2 (en) | Electromagnetic interface module for balanced data communication | |
| Khorrami et al. | Effective power delivery filtering of mixed-signal systems with negligible radiated emission | |
| JP3349732B2 (ja) | Ｅｍｉ対策装置 | |
| JPH02299308A (ja) | Ｌｃノイズフィルタ | |
| JP2721227B2 (ja) | Ｌｃノイズフィルタおよびこれを用いたｐｃボード | |
| JPH037413A (ja) | Ｌｃノイズフィルタ | |
| JPH0297107A (ja) | Ｉｃ素子用ノイズ発生防止回路 | |
| Carter | The PCB is a component of op amp design | |
| JPH0575370A (ja) | 電気回路からの電気的干渉を抑圧する方法及び装置 |