JPH0714044B2 - 電荷結合装置の入力回路 - Google Patents
電荷結合装置の入力回路Info
- Publication number
- JPH0714044B2 JPH0714044B2 JP59245942A JP24594284A JPH0714044B2 JP H0714044 B2 JPH0714044 B2 JP H0714044B2 JP 59245942 A JP59245942 A JP 59245942A JP 24594284 A JP24594284 A JP 24594284A JP H0714044 B2 JPH0714044 B2 JP H0714044B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- diode
- voltage
- input
- coupled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電荷結合装置の入力回路に関する。
第４図に電荷結合装置（以下CCDと略す）の入出力直流
電圧特性を示す。横軸は入力直流電圧，縦軸は出力直流
電圧である。CCDに入力した信号を歪まないように出力
するためには、入力電圧はＶ1からＶ2の間のグラフの直
線領域でなくてはならない。Ｖ3,V4はＶ1,V2に対する出
力電圧である。直流電圧変動のない信号を入力する場合
には、Ｖ1からＶ2までの範囲全体までの振幅を入力でき
るのに対し、ビデオ信号のように映像内容により直流電
圧変動を生じる場合には、変動も考えてＶ1からＶ2の範
囲に入れなければならないため、入力できる信号の振幅
が小さく限られてしまいS/Nの劣化を招くことになる。
電圧特性を示す。横軸は入力直流電圧，縦軸は出力直流
電圧である。CCDに入力した信号を歪まないように出力
するためには、入力電圧はＶ1からＶ2の間のグラフの直
線領域でなくてはならない。Ｖ3,V4はＶ1,V2に対する出
力電圧である。直流電圧変動のない信号を入力する場合
には、Ｖ1からＶ2までの範囲全体までの振幅を入力でき
るのに対し、ビデオ信号のように映像内容により直流電
圧変動を生じる場合には、変動も考えてＶ1からＶ2の範
囲に入れなければならないため、入力できる信号の振幅
が小さく限られてしまいS/Nの劣化を招くことになる。
それを防ぐために信号の直流電圧変動をなくし、信号の
一端をＶ1からＶ2の適正な直流電圧に、例えばビデオ信
号の先端電位を一定な直流電圧に固定する必要があり、
クランプ回路が必要となる。
一端をＶ1からＶ2の適正な直流電圧に、例えばビデオ信
号の先端電位を一定な直流電圧に固定する必要があり、
クランプ回路が必要となる。
第２図にCCD入力回路の一例を示す。20はコンデンサ,21
はダイオード,22はクランプ電圧を定める電源,23はCCD
入力部Ｎ形拡散層,24はビデオ信号源,25はクランプ回
路,26はCCDの入力部ゲート電極,27はCCDの転送ゲート電
極,28はCCDの蓄積ゲート電極である。IEEE ISSCC1984ダ
イジェストのShin−ich Imai他による「A CCD Signal P
rocessor」ではNMOS単チャンネルプロセスを使用してい
る。このプロセスではPNダイオードを作ることができず
NMOSのゲートとドレインを接続し、ダイオード21として
用い、ゲートとドレインの接続点に電源22を接続する。
ここでMOSには次の式の様な関係式が成り立つ。
はダイオード,22はクランプ電圧を定める電源,23はCCD
入力部Ｎ形拡散層,24はビデオ信号源,25はクランプ回
路,26はCCDの入力部ゲート電極,27はCCDの転送ゲート電
極,28はCCDの蓄積ゲート電極である。IEEE ISSCC1984ダ
イジェストのShin−ich Imai他による「A CCD Signal P
rocessor」ではNMOS単チャンネルプロセスを使用してい
る。このプロセスではPNダイオードを作ることができず
NMOSのゲートとドレインを接続し、ダイオード21として
用い、ゲートとドレインの接続点に電源22を接続する。
ここでMOSには次の式の様な関係式が成り立つ。
ID＝β（ＶGS−Ｖth）2/2 …(1) IDはドレイン電流，βはMOSのサイズ及びMOSの製造プロ
セスにより決まる定数,VGSはゲート，ソース間電圧,Vth
はスレッシュホールド電圧である。β,Vthは製造プロセ
スで決まってしまうため(1)式の変数はIDとＶGSだけに
なる。
セスにより決まる定数,VGSはゲート，ソース間電圧,Vth
はスレッシュホールド電圧である。β,Vthは製造プロセ
スで決まってしまうため(1)式の変数はIDとＶGSだけに
なる。
すなわちIDが変化するとＶGSも変化してしまう。したが
ってIDの変化でソースの電位が変ってしまうためクラン
プ電位が電源22により一義的に決められず、IDの大きな
変動に対して十分な特性が得にくいという問題があっ
た。
ってIDの変化でソースの電位が変ってしまうためクラン
プ電位が電源22により一義的に決められず、IDの大きな
変動に対して十分な特性が得にくいという問題があっ
た。
本発明の目的は、CMOSとCCDの一体化プロセスで形成さ
れた該CCDと既存素子のみでCCDの良好な特性をもつ入力
回路を提供することにある。
れた該CCDと既存素子のみでCCDの良好な特性をもつ入力
回路を提供することにある。
本発明では、CMOSとCCDの一体化プロセスで形成された
該CMOSのウエルと拡散層でPNダイオードを構成したもの
であるが、PNダイオードには電流の変化によるダイオー
ドの電圧降下の変化がほとんどないため、従来NMOSのゲ
ートとドレインを接続しダイオードとして使用していた
時よりも、電流の変化に対する電圧の変化を小さくする
ことができ、特性の改善を図れる。
該CMOSのウエルと拡散層でPNダイオードを構成したもの
であるが、PNダイオードには電流の変化によるダイオー
ドの電圧降下の変化がほとんどないため、従来NMOSのゲ
ートとドレインを接続しダイオードとして使用していた
時よりも、電流の変化に対する電圧の変化を小さくする
ことができ、特性の改善を図れる。
以下本発明の一実施例を説明する。
第１図は本発明の一実施例を示す説明図である。すなわ
ち、第１図はCMOSによりダイオードを構成しCCDと同一
の半導体基板に納め第２図の回路を構成したものであ
る。
ち、第１図はCMOSによりダイオードを構成しCCDと同一
の半導体基板に納め第２図の回路を構成したものであ
る。
30はＰ形半導体基板,31はＮ形ウエル,32,33はＰ形拡散
層でＰ形拡散層33はPMOSのドレインとソースであり、34
はそのゲートである。36はダイオードのアノード,35は
同じくカソード,37はCCD入力端子,37はCCD入力端子,38
はCCDゲート電極下部のＮ形領域である。また第２図と
同一符号のものは同一機能を有する。
層でＰ形拡散層33はPMOSのドレインとソースであり、34
はそのゲートである。36はダイオードのアノード,35は
同じくカソード,37はCCD入力端子,37はCCD入力端子,38
はCCDゲート電極下部のＮ形領域である。また第２図と
同一符号のものは同一機能を有する。
第１図の様にダイオードでＮ形ウエルの中にＰ形拡散層
を形成する構造はPMOSの構造と同様でありPMOSと同一の
工程で作ることができCMOSプロセスで作ることができ
る。このようにして構成したダイオードを第２図で示し
た回路のダイオード22として用い、CMOSプロセスとCCD
プロセスを一体化した既存のプロセスで同一の半導体基
板にCMOSとダイオード及びCCDを納めることができる。
を形成する構造はPMOSの構造と同様でありPMOSと同一の
工程で作ることができCMOSプロセスで作ることができ
る。このようにして構成したダイオードを第２図で示し
た回路のダイオード22として用い、CMOSプロセスとCCD
プロセスを一体化した既存のプロセスで同一の半導体基
板にCMOSとダイオード及びCCDを納めることができる。
このようにして第２図の回路が第１図の様に構成され
る。またダイオードの電流と電圧の関係は次の式で表わ
される。
る。またダイオードの電流と電圧の関係は次の式で表わ
される。
If＝Is.exp｛（e.VAK/k.T）−１｝ …(2) Ifは順方向電流,Isは逆方向飽和電流,eは電子電荷,VAK
はアノード，カソード間電圧,kはボルツマン定数,Tは絶
対温度である。
はアノード，カソード間電圧,kはボルツマン定数,Tは絶
対温度である。
(2)式においてIs,e,k,Tを一定と考えるとIfはＶAKの関
数となる。したがってIfの変化でＶAKも変化してしまう
がIfはＶAKの指数関数であるため(1)式で示したＶGSの
変化に比べかなり小さくすることができる。クランプ電
圧は電源22からダイオードの電圧降下ＶAKを引いた値に
なる。ＶAKの変化がほとんどないためクランプ電圧は電
源22の値に一義的に決められ使い易くなる。
数となる。したがってIfの変化でＶAKも変化してしまう
がIfはＶAKの指数関数であるため(1)式で示したＶGSの
変化に比べかなり小さくすることができる。クランプ電
圧は電源22からダイオードの電圧降下ＶAKを引いた値に
なる。ＶAKの変化がほとんどないためクランプ電圧は電
源22の値に一義的に決められ使い易くなる。
第３図にクランプ回路を用いた一実施例を示す。40は第
４図に示したＶ1を自動的に検出する回路,41は電源22と
して接続しクランプ電圧をＶ1にする電圧を発生する端
子,42はCCD,43はCCDの出力端子,44はクランプ回路であ
る。また第２図と同一符号のものは同一機能を有する。
端子41から出力された電圧は、クランプ回路44によりビ
デオ信号源24から入力されるビデオ信号の下端をＶ1に
固定する。この回路によりビデオ信号の映像内容の変化
があっても信号の下端は常にＶ1に固定され、S/Nを劣化
させることなくCCD42へビデオ信号を入力することがで
きる。
４図に示したＶ1を自動的に検出する回路,41は電源22と
して接続しクランプ電圧をＶ1にする電圧を発生する端
子,42はCCD,43はCCDの出力端子,44はクランプ回路であ
る。また第２図と同一符号のものは同一機能を有する。
端子41から出力された電圧は、クランプ回路44によりビ
デオ信号源24から入力されるビデオ信号の下端をＶ1に
固定する。この回路によりビデオ信号の映像内容の変化
があっても信号の下端は常にＶ1に固定され、S/Nを劣化
させることなくCCD42へビデオ信号を入力することがで
きる。
本発明によればCMOSプロセスとCCDプロセスの既存一体
化プロセスでCCDとCCDの良好な入力回路を得ることがで
きる。
化プロセスでCCDとCCDの良好な入力回路を得ることがで
きる。
第１図は本発明の一実施例として構成した入力回路及び
半導体基板断面図、第２図はCCDの入力回路の一例の
図、第３図はCCDの入力回路の一実施例を示す図、第４
図はCCDの入出力直流電圧特性のグラフである。 20……コンデンサ、21……ダイオード、22……クランプ
電圧を定める電源、23……CCD入力部Ｎ形拡散層、24…
…ビデオ信号源、30……Ｐ形半導体基板、31……Ｎ形ウ
エル、32,33……Ｐ形拡散層、35……ダイオードのカソ
ード、36……ダイオードのアノード、37……CCD入力端
子。
半導体基板断面図、第２図はCCDの入力回路の一例の
図、第３図はCCDの入力回路の一実施例を示す図、第４
図はCCDの入出力直流電圧特性のグラフである。 20……コンデンサ、21……ダイオード、22……クランプ
電圧を定める電源、23……CCD入力部Ｎ形拡散層、24…
…ビデオ信号源、30……Ｐ形半導体基板、31……Ｎ形ウ
エル、32,33……Ｐ形拡散層、35……ダイオードのカソ
ード、36……ダイオードのアノード、37……CCD入力端
子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚崎 久暢 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 松崎 隆 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭52−155984（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CCD（電荷結合装置）との一体化プロセス
で形成されたCMOSのウエルと拡散層でダイオードを構成
し、前記CCDの入力部を構成する拡散層と信号源の間を
コンデンサを介して接続し、該コンデンサのCCD入力部
側端子を前記ダイオードのカソード側に接続すると共
に、該ダイオードのアノード側をクランプ電圧源に接続
し、前記ダイオードが前記CCDと共通の半導体基板に内
蔵されるようにしたことを特徴とする電荷結合装置の入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245942A JPH0714044B2 (ja) | 1984-11-22 | 1984-11-22 | 電荷結合装置の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245942A JPH0714044B2 (ja) | 1984-11-22 | 1984-11-22 | 電荷結合装置の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61125081A JPS61125081A (ja) | 1986-06-12 |
| JPH0714044B2 true JPH0714044B2 (ja) | 1995-02-15 |
Family
ID=17141148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245942A Expired - Lifetime JPH0714044B2 (ja) | 1984-11-22 | 1984-11-22 | 電荷結合装置の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714044B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US6320617B1 (en) | 1995-11-07 | 2001-11-20 | Eastman Kodak Company | CMOS active pixel sensor using a pinned photo diode |
| US6297070B1 (en) | 1996-12-20 | 2001-10-02 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US5903021A (en) * | 1997-01-17 | 1999-05-11 | Eastman Kodak Company | Partially pinned photodiode for solid state image sensors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155984A (en) * | 1976-06-22 | 1977-12-24 | Toshiba Corp | Charge transfer device |
| JPS54142074A (en) * | 1978-04-27 | 1979-11-05 | Pioneer Electronic Corp | Method of fabricating gate protecting semiconductor device |
-
1984
- 1984-11-22 JP JP59245942A patent/JPH0714044B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61125081A (ja) | 1986-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242728B1 (en) | CMOS active pixel sensor using native transistors | |
| US4263519A (en) | Bandgap reference | |
| KR0139873B1 (ko) | 반도체 집적회로장치 | |
| US6163024A (en) | Photoelectric transducer | |
| JPH04312107A (ja) | 定電圧回路 | |
| US5313207A (en) | Differential subtracter improved for higher accuracy and A/D converter including the same | |
| JPH0629826A (ja) | レベル変換回路 | |
| US7193402B2 (en) | Bandgap reference voltage circuit | |
| KR930005500B1 (ko) | 반도체 집적회로 | |
| US4622476A (en) | Temperature compensated active resistor | |
| JPH0714044B2 (ja) | 電荷結合装置の入力回路 | |
| US4580106A (en) | Differential amplifier with bipolar transistors which is compatible with standard complimentary MOS (CMOS) technology | |
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| US4112316A (en) | Charge coupled device circuit with increased signal bandwidth | |
| CN116414170B (zh) | 一种零温度系数电流产生电路 | |
| US5515260A (en) | Current-voltage conversion circuit, current compressing and extension circuit, automatic exposure control system, and automatic exposure control system with built-in sensor | |
| US20030107107A1 (en) | High fill factor CMOS image sensor | |
| JPH0763050B2 (ja) | 半導体装置 | |
| JP3610683B2 (ja) | アナログスイッチ回路 | |
| JP2671304B2 (ja) | 論理回路 | |
| JP3280616B2 (ja) | 光電変換装置 | |
| CN118409621A (zh) | 具有减少制程步骤的参考电压产生电路 | |
| JPS58122766A (ja) | 半導体装置 | |
| JPS60160782A (ja) | 固体撮像装置 | |
| JPS58127379A (ja) | 絶縁ゲ−ト形トランジスタ |