JPH0714079B2 - Oxide superconducting three-terminal device - Google Patents
Oxide superconducting three-terminal deviceInfo
- Publication number
- JPH0714079B2 JPH0714079B2 JP2236962A JP23696290A JPH0714079B2 JP H0714079 B2 JPH0714079 B2 JP H0714079B2 JP 2236962 A JP2236962 A JP 2236962A JP 23696290 A JP23696290 A JP 23696290A JP H0714079 B2 JPH0714079 B2 JP H0714079B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- thin film
- oxide
- semiconductor layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型の酸化物超電導三端子素子に係
り、特に、低消費電力でスイッチング動作を行う超電導
スイッチング素子等として、超電導エレクトロニクス分
野でディジタル回路、アナログ回路のいずれにも応用さ
れる酸化物超電導三端子素子に関するものである。Description: TECHNICAL FIELD The present invention relates to a field-effect type oxide superconducting three-terminal element, and particularly to a superconducting electronics field as a superconducting switching element that performs switching operation with low power consumption. The present invention relates to an oxide superconducting three-terminal device applied to both digital circuits and analog circuits.
電界効果型の超電導三端子素子は、ジョセフソン素子と
比較して、三端子構造であり、入出力分離が十分であ
り、電圧信号でスイッチングを行うことができ、かつ、
直流電源によって駆動できるという利点がある。The field-effect superconducting three-terminal element has a three-terminal structure as compared with the Josephson element, has sufficient input / output separation, and can perform switching with a voltage signal, and
It has the advantage that it can be driven by a DC power supply.
従来、電界効果を用いた超電導三端子素子として、液体
ヘリウム温度動作の必要なNb系の超電導材料を用いたも
ので、超電導電子のしみ出し効果とGaAsあるいはSiの電
界効果を用いたものの例がフィジカル レビュー レダ
ーズ,54巻,2449頁,1985(Physical Review Letters,Vo
l.54,p.2449,1985)に記載されている。この例において
は、半導体基板上にソースとドレイン電極となるべき2
枚の超電導膜を近接して配し、この間にゲート電極膜を
挿入した構造となっている。すなわち、InAs半導体基板
の片面上にソース,ゲートおよびドレイン電極が並んで
配された構造となっている。超電導電流はソースから半
導体を通ってドレインに流れる。半導体部は超電導電子
のしみ出し効果によって超電導電流が流れる超電導弱結
合部となる。Conventionally, an Nb-based superconducting material that requires liquid helium temperature operation has been used as a superconducting three-terminal element that uses the electric field effect.Examples of using the exuding effect of a superconducting conductor and the electric field effect of GaAs or Si are Physical Review Redders, 54, 2449, 1985 (Physical Review Letters, Vo
l.54, p.2449, 1985). In this example, it should be the source and drain electrodes on the semiconductor substrate.
It has a structure in which a plurality of superconducting films are arranged close to each other and a gate electrode film is inserted therebetween. That is, the structure is such that the source, gate and drain electrodes are arranged side by side on one surface of the InAs semiconductor substrate. The superconducting current flows from the source through the semiconductor to the drain. The semiconductor portion becomes a superconducting weak coupling portion in which a superconducting current flows due to the seeping effect of the superconducting element.
前記従来の電界効果型三端子素子は、高臨界温度の酸化
物超電導材料に適用しようとした場合、ソースとドレイ
ン間に超電導電流が流れ得るようにするためには、超電
導電流が流れるべき半導体部の長さ、すなわち、チャン
ネル長は超電導コヒーレンスの長さ程度にする必要があ
ることから、素子の作製に非常に高度な技術を必要とす
る。チャンネル長がコヒーレンス長さより長い場合、ゲ
ート電圧信号の印加によってソースとドレイン電極間の
抵抗値は変化するが、ゲート電圧信号がオンの状態にお
いてもオフの状態においても、超電導電流が流れない。
電界効果型の超電導三端子素子の望ましいスイッチング
動作形態は、電圧零の超電導状態と、有限電圧の常伝導
状態間のスイッチングである。The conventional field effect type three-terminal device is a semiconductor part in which a superconducting current should flow in order to allow a superconducting current to flow between a source and a drain when it is applied to an oxide superconducting material having a high critical temperature. The length, that is, the channel length, needs to be about the length of the superconducting coherence, so that a very advanced technique is required for manufacturing the device. When the channel length is longer than the coherence length, the resistance value between the source and drain electrodes changes due to the application of the gate voltage signal, but the superconducting current does not flow whether the gate voltage signal is on or off.
A desirable switching operation mode of a field effect superconducting three-terminal element is switching between a superconducting state of zero voltage and a normal conducting state of a finite voltage.
コヒーレンス長さは、半導体部のキャリア濃度や移動度
あるいは平均自由行程にも依存するが、GaAs等の高移動
度半導体で0.1〜0.5μm程度である。しかしながら、酸
化物系の超電導薄膜をGaAs等の化合物半導体上に形成し
た場合、界面において相互拡散あるいは反応が生じ、接
触抵抗が高くなるとともに、酸化物の超電導性が劣化す
る。特に界面においては超電導性を示さない。The coherence length is about 0.1 to 0.5 μm for a high mobility semiconductor such as GaAs, although it depends on the carrier concentration, mobility or mean free path of the semiconductor portion. However, when an oxide-based superconducting thin film is formed on a compound semiconductor such as GaAs, mutual diffusion or reaction occurs at the interface, the contact resistance increases, and the superconductivity of the oxide deteriorates. In particular, it does not show superconductivity at the interface.
酸化物の超電導特性の劣化や、界面における高い接触抵
抗の問題を取り除くためには、酸化物の半導体層を用い
ることが望ましい。しかるに酸化物系の半導体層は移動
度が低く、0.01m2/Vs程度である。したがってこのよう
な低い移動度の半導体でカップリングさせる場合、チャ
ンネル長、すなわちソースとドレイン間の距離はさらに
1桁短くする必要がある。液体ヘリウム温度にかえて液
体窒素温度で素子を動作させようとする場合、コヒーレ
ンス長さはさらに短くなる。In order to eliminate the problems of deterioration of superconducting properties of oxide and high contact resistance at the interface, it is desirable to use an oxide semiconductor layer. However, the mobility of the oxide-based semiconductor layer is low, about 0.01 m 2 / Vs. Therefore, in the case of coupling with a semiconductor having such a low mobility, it is necessary to further shorten the channel length, that is, the distance between the source and the drain by one digit. When it is attempted to operate the device at the liquid nitrogen temperature instead of the liquid helium temperature, the coherence length becomes shorter.
これに対応して、チャンネル長もさらに短くする必要が
ある。現在の加工技術あるいはパタン形成技術をもって
しても、0.05μm以下のパタンを得ることは困難であ
る。さらに従来型の素子構造においては、このような短
いソースとドレイン間にゲート電極を挿入する必要があ
る。このような構造は素子の作製をさらに困難にする。Correspondingly, it is necessary to further shorten the channel length. Even with the current processing technology or pattern forming technology, it is difficult to obtain a pattern of 0.05 μm or less. Furthermore, in the conventional device structure, it is necessary to insert a gate electrode between such a short source and drain. Such a structure makes the device more difficult to manufacture.
本発明の目的は、超電導電極膜に対して0.1μm以下の
微細な加工を必要とせず、微小なチャンネル長を実現
し、かつゲート電極への電圧信号によってスイッチング
動作を行わせることのできる酸化物系の超電導三端子素
子を提供することにある。An object of the present invention is an oxide that does not require fine processing of 0.1 μm or less for a superconducting electrode film, realizes a minute channel length, and can perform a switching operation by a voltage signal to a gate electrode. It is to provide a superconducting three-terminal element of the system.
上記目的を達成するために、本発明においては、超電導
三端子素子を構成する半導体層、ゲート絶縁薄膜、およ
び超電導薄膜からなるソース電極、ドレイン電極、ゲー
ト電極を酸化物によって構成し、かつソースおよびドレ
インを構成する超電導薄膜として、高温で熱処理を行う
ことによって基板との熱膨張係数の差で発生する結晶の
割れが存在する薄膜を用いる。これらの割れの部分は、
電気的に十分に分離されているようにする。この電気的
分離は、割れ部に間隙を設けること、あるいは絶縁性の
物質を介在させることによって実現される。電気的に分
離された超電導薄膜の周辺部領域をソースおよびドレイ
ン電極となし、その中間部領域の結晶粒界間を半導体層
を介して電流が流れる構造とする。すなわち、半導体層
を挾んでソースおよびドレイン電極が配される構造と
し、そして半導体層の面上にゲート絶縁薄膜を介してゲ
ート電極を配する。In order to achieve the above object, in the present invention, a semiconductor layer constituting a superconducting three-terminal element, a gate insulating thin film, and a source electrode composed of a superconducting thin film, a drain electrode, a gate electrode is made of an oxide, and a source and As the superconducting thin film that constitutes the drain, a thin film in which crystal cracks are generated due to a difference in thermal expansion coefficient from the substrate when heat treatment is performed at high temperature is used. These cracks are
Be sufficiently electrically isolated. This electrical separation is realized by providing a gap in the cracked portion or by interposing an insulating substance. The peripheral region of the electrically conductive superconducting thin film serves as the source and drain electrodes, and the current flows between the crystal grain boundaries of the intermediate region through the semiconductor layer. That is, the structure is such that the source and drain electrodes are arranged across the semiconductor layer, and the gate electrode is arranged on the surface of the semiconductor layer via the gate insulating thin film.
超電導薄膜、半導体層およびゲート絶縁薄膜を形成する
酸化物は、Y−Ba−Cu酸化物、Bi−Sr−Ca−Cu酸化物、
La−Sr−Cu酸化物、Tl−Ba−Ca−Cu酸化物、Nd−Ce−Cu
酸化物等のCuを含むペブロスカイト系結晶構造を基本と
する酸化物とする。The oxides forming the superconducting thin film, the semiconductor layer and the gate insulating thin film are Y-Ba-Cu oxide, Bi-Sr-Ca-Cu oxide,
La-Sr-Cu oxide, Tl-Ba-Ca-Cu oxide, Nd-Ce-Cu
An oxide based on a perovskite crystal structure containing Cu such as an oxide is used.
超電導三端子の構造に関して、素子の下側から順に、絶
縁性基板、ソースおよびドレイン電極膜と半導体層、ゲ
ート絶縁膜、さらにゲート電極膜が積層化された構造と
する。あるいは素子の下側から順に、絶縁性基板、ゲー
ト電極膜、ゲート絶縁膜、半導体層とソースおよびドレ
イン電極膜のように積層順序を逆転させた素子構造も可
能である。Regarding the structure of the superconducting three terminals, an insulating substrate, a source / drain electrode film, a semiconductor layer, a gate insulating film, and a gate electrode film are laminated in this order from the lower side of the device. Alternatively, a device structure in which the stacking order is reversed, such as an insulating substrate, a gate electrode film, a gate insulating film, a semiconductor layer and a source and drain electrode film, is also possible in this order from the lower side of the device.
上に述べたような電界効果型の超電導三端子素子の製造
方法の概要は次のとおりである。The outline of the method for manufacturing the above-described field-effect type superconducting three-terminal element is as follows.
SrTiO3のようなペロブスカイト系結晶構造の単結晶材を
基板として用い、500℃以上の温度で膜形成を行うこと
により、Y−Ba−Cu酸化物等のペロブスカイト系結晶構
造を有するエピタキシー酸化物薄膜を得る。このように
して形成したY−Ba−Cu酸化物薄膜に対して真空中で熱
処理を施すことにより、半導体的な、あるいは絶縁体的
な電気特性を得ることかできる。逆にYa−Ba−Cu酸化物
薄膜に対して酸素1気圧の雰囲気中で、500℃以上の熱
処理を施すことにより、70K以上の超電導特性を得るこ
とができる。超電導膜の結晶粒界の形成のひとつの方法
は、ペロブスカイト系結晶と基板との熱膨張係数の違い
を利用し、膜形成時の500℃以上の基板温度から室温基
板温度に持ち来たらせたときに発生する割れ(クラッ
ク)を利用する方法である。An epitaxy oxide thin film having a perovskite crystal structure such as Y-Ba-Cu oxide is formed by using a single crystal material having a perovskite crystal structure such as SrTiO 3 as a substrate and performing film formation at a temperature of 500 ° C. or higher. To get By subjecting the Y-Ba-Cu oxide thin film thus formed to a heat treatment in vacuum, it is possible to obtain semiconductor-like or insulator-like electrical characteristics. On the contrary, by subjecting the Ya-Ba-Cu oxide thin film to a heat treatment at 500 ° C or higher in an atmosphere of oxygen at 1 atm, it is possible to obtain superconducting properties of 70K or higher. One method of forming crystal grain boundaries in a superconducting film is to use the difference in the coefficient of thermal expansion between a perovskite-based crystal and the substrate to bring it from a substrate temperature of 500 ° C or higher during film formation to a room temperature substrate temperature. This is a method that utilizes cracks that sometimes occur.
以上の酸化物系超電導三端子素子の構造および製造方法
は以下の理由により、電界効果による超電導−常電導間
のスイッチングを可能にするとともに、製造容易な素子
構造を与えるものである。The above-described structure and manufacturing method of the oxide-based superconducting three-terminal element enables switching between superconducting and normal conducting due to the electric field effect and provides an element structure which is easy to manufacture.
電界効果型の超電導三端子素子に対して要求される特性
は、ゲート電圧を印加したときにソースとドレイン間が
超電導状態になって零電圧電流が流れ、ゲート電圧を印
加しない場合は常電導状態になって電圧状態になること
である。ソースとドレイン間が超電導状態になるために
は、ゲート電圧を印加した場合の半導体層における超電
導コヒーレンス長さがチャンネル長にほぼ等しい距離で
あることが必要である。The characteristics required for a field-effect type superconducting three-terminal element are that when a gate voltage is applied, the source and drain become superconducting and a zero voltage current flows, and when no gate voltage is applied, a normal conducting state is applied. It becomes a voltage state. In order for the source and the drain to be in a superconducting state, it is necessary that the superconducting coherence length in the semiconductor layer when a gate voltage is applied be substantially equal to the channel length.
半導体層におけるコヒーレンス長さは、半導体層のキャ
リア濃度、移動度および動作温度に依存し、キャリア濃
度および移動度が高くなるにしたがって、コヒーレンス
長さが長くなり、逆に動作温度を高くするにしたがっ
て、コヒーレンス長さが短くなる。ゲートに電圧を印加
した場合、半導体層のチャンネル部には蓄積層が形成さ
れ、キャリア濃度が増加する。したがって十分な、すな
わち数Vあるいは数十Vのゲート電圧を印加した場合、
ソースとドレイン間を超電導状態にすることは可能であ
る。ただしゲート信号電圧が、数十mVであると考えられ
ている超電導ギャップ電圧より十倍以上大きい場合、素
子としての利得を得ることができない。移動度の大きい
化合物半導体を用いた場合、必要なチャンネル長は0.1
〜0.5μmである。酸化物系半導体の移動度は0.01m2/Vs
以下である。半導体層の移動度は材料固有の値であるか
ら、大幅に大きくすることはできない。The coherence length in the semiconductor layer depends on the carrier concentration, mobility, and operating temperature of the semiconductor layer. The higher the carrier concentration and mobility, the longer the coherence length, and conversely, the higher the operating temperature. , The coherence length becomes shorter. When a voltage is applied to the gate, a storage layer is formed in the channel part of the semiconductor layer, and the carrier concentration increases. Therefore, when a sufficient gate voltage of several V or several tens of V is applied,
It is possible to have a superconducting state between the source and the drain. However, when the gate signal voltage is ten times or more higher than the superconducting gap voltage which is considered to be several tens of mV, the gain as an element cannot be obtained. When using a compound semiconductor with high mobility, the required channel length is 0.1
Is 0.5 μm. The mobility of oxide semiconductor is 0.01 m 2 / Vs
It is the following. Since the mobility of the semiconductor layer is a value specific to the material, it cannot be increased significantly.
以上の点を考慮すると、酸化物系超電導三端子素子のチ
ャンネル長として0.05μm以下の値にする必要がある。
とくに超電導三端子素子を従来の液体ヘリウム温度にか
えて液体窒素温度で動作させる場合、このような短いチ
ャンネル長は必須である。しかし、一枚の超電導薄膜か
ら出発してこれを加工することによって、ソースとドレ
イン間の距離を0.05μm以下にすることは不可能であ
る。これに対して、本発明における素子構造では酸化物
超電導薄膜特有の結晶粒界をチャンネル部に用いること
ができる。Considering the above points, it is necessary to set the channel length of the oxide superconducting three-terminal element to a value of 0.05 μm or less.
Especially when the superconducting three-terminal element is operated at the liquid nitrogen temperature instead of the conventional liquid helium temperature, such a short channel length is essential. However, it is impossible to set the distance between the source and the drain to 0.05 μm or less by starting from one superconducting thin film and processing it. On the other hand, in the device structure of the present invention, the crystal grain boundary peculiar to the oxide superconducting thin film can be used for the channel portion.
すなわち、ペロブスカイト系の多結晶構造を有する酸化
物超電導薄膜において、結晶粒界では超電導性が弱くな
り、臨界電流の低下が引き起こされる。超電導薄膜に対
して応力が加わった状態で膜形成を行った場合、結晶粒
界にはクラックが生じる。このような割れの形成を可能
ならしめるために、酸化物超電導薄膜と基板材との熱膨
張係数の差を利用する。例えば、Y−Ba−Cu−O膜の熱
膨張係数が1.5×10-5/degであり、SrTiO3膜のそれは1.1
×10-5/degであるから、1deg当り4×10-6の差がある。
この差と酸化物薄膜のC軸方向の結合が弱いことを利用
することにより割れを形成できる。数値例を挙げると、
SrTiO3基板の(110)上に形成し、850℃で熱処理を施し
たY−Ba−Cu−O膜には平均して10μm間隔で30nm幅の
割れが生じる。間隔や幅及び割れの位置は走査型電子顕
微鏡により検知できる。このクラック部での結晶粒間隔
は例えば膜形成後の熱処理温度条件、基板材料の選択等
によって任意に調節することかできる。熱処理温度が高
くなるに伴って、間隔は狭くなり、幅は広くなる。この
ような膜構造では結晶粒界どうしが電気的に繋がらな
い。したがって超電導膜に接して形成される半導体層を
介して電流が流れることになる。結晶粒間での電気的な
絶縁分離は、例えば酸化物薄膜をフッ素プラズマに曝す
ことによって結晶粒界部にフッ素等の不純物を侵入させ
ることで、さらに十分な分離となる。That is, in an oxide superconducting thin film having a perovskite-based polycrystalline structure, the superconducting property is weakened at the crystal grain boundaries, causing a decrease in the critical current. When a film is formed in a state in which stress is applied to the superconducting thin film, cracks occur at the crystal grain boundaries. In order to enable the formation of such cracks, the difference in the coefficient of thermal expansion between the oxide superconducting thin film and the substrate material is used. For example, the coefficient of thermal expansion of the Y-Ba-Cu-O film is 1.5 × 10 -5 / deg and that of the SrTiO 3 film is 1.1.
Since it is × 10 -5 / deg, there is a difference of 4 × 10 -6 per 1 deg.
A crack can be formed by utilizing this difference and the weak bond in the C-axis direction of the oxide thin film. To give a numerical example,
In the Y-Ba-Cu-O film formed on (110) of the SrTiO 3 substrate and heat-treated at 850 ° C., cracks with a width of 30 nm occur at intervals of 10 μm on average. The intervals, widths, and positions of cracks can be detected by a scanning electron microscope. The crystal grain spacing in the crack portion can be arbitrarily adjusted by, for example, the heat treatment temperature condition after the film formation, the selection of the substrate material, and the like. As the heat treatment temperature becomes higher, the gap becomes narrower and the width becomes wider. In such a film structure, the crystal grain boundaries are not electrically connected. Therefore, a current flows through the semiconductor layer formed in contact with the superconducting film. The electrical insulation between the crystal grains can be further sufficiently separated by exposing the oxide thin film to fluorine plasma to cause impurities such as fluorine to enter the crystal grain boundary portion.
本発明においては、さらに半導体層に対してソースおよ
びドレイン電極を両側に配し、ゲート電極をゲート絶縁
薄膜を介して半導体層上に配することにより、ゲート電
極膜幅に対する制限を除くとともに、0.05μm以下のチ
ャンネル長を可能とするものである。以上のようにし
て、本発明は、液体窒素温度近傍の高温において動作さ
せることが可能な極微細寸法で、電界効果型の超電導三
端子素子を実現する。In the present invention, the source and drain electrodes are further provided on both sides of the semiconductor layer, and the gate electrode is provided on the semiconductor layer through the gate insulating thin film, thereby removing the limitation on the gate electrode film width and It enables a channel length of μm or less. As described above, the present invention realizes a field-effect type superconducting three-terminal element with an extremely fine size that can be operated at a high temperature near the liquid nitrogen temperature.
以下、本発明の一実施例を図面を用いながら説明する。
第1図は本実施例の上面図、第2図はそのX−X断面図
である。基板1としてSrTiO3の(110)面方位単結晶基
板を用い、この面上にY−Ba−Cuの酸化物超電導薄膜2
を70nmの厚さに形成する。膜形成は高周波マグネトロン
スパッタリング法によって行った。雰囲気ガスはアルゴ
ンと酸素の50%ずつの混合ガスとし、全圧は30mTorrと
する。ターゲット材はY−Ba−Cu酸化物の外径90mmの円
板状焼結体である。電源としては周波数13.56MHzで電力
100Wの高周波を用いた。膜形成時の基板温度は700℃と
し、形成後、850℃の酸素雰囲気中で熱処理を行い、Y
−Ba−Cu酸化物超電導膜2を得る。この膜の超電導臨界
温度は82Kである。薄膜2はSrTiO3基板の(110)面にエ
ピタキシャル成長し、C軸は(110)に対して面内で直
交する。850℃の熱処理を行うことでSrTiO3(110)に対
し、面に平行に沿って10μm間隔で30μm幅の割れが形
成される。その後、CF4ガスを用いたプラズマ雰囲気中
に膜表面を曝す。これにより割れた界面においてフッ素
化された状態を形成する。CF4ガスのプラズマは、100mT
orrのCF4ガス雰囲気中の電極に対して100Wの高周波を印
加することにより発生する。CF4ガスのプラズマに曝す
とき、基板温度は100℃以上に加熱する。An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a top view of this embodiment, and FIG. 2 is a sectional view taken along line XX thereof. A SrTiO 3 (110) -oriented single crystal substrate is used as the substrate 1, and a Y-Ba-Cu oxide superconducting thin film 2 is formed on this face.
To a thickness of 70 nm. The film was formed by a high frequency magnetron sputtering method. The atmosphere gas is a mixed gas of 50% each of argon and oxygen, and the total pressure is 30 mTorr. The target material is a disk-shaped sintered body of Y-Ba-Cu oxide having an outer diameter of 90 mm. Powered at a frequency of 13.56MHz as a power supply
A high frequency of 100 W was used. The substrate temperature at the time of film formation is 700 ° C., and after formation, heat treatment is performed in an oxygen atmosphere at 850 ° C.
-The Ba-Cu oxide superconducting film 2 is obtained. The superconducting critical temperature of this film is 82K. The thin film 2 is epitaxially grown on the (110) plane of the SrTiO 3 substrate, and the C axis is orthogonal to the (110) plane. By performing the heat treatment at 850 ° C., cracks having a width of 30 μm are formed on the SrTiO 3 (110) at intervals of 10 μm along the plane. After that, the film surface is exposed to a plasma atmosphere using CF 4 gas. This creates a fluorinated state at the cracked interface. CF 4 gas plasma is 100mT
It is generated by applying a high frequency of 100 W to the electrode in the CF 4 gas atmosphere of orr. When exposed to CF 4 gas plasma, the substrate temperature is heated to 100 ° C or higher.
以上の処理をしたY−Ba−Cu酸化物超電導薄膜に対し
て、O2を用いたイオンビームエッチング法により、ソー
ス電極6およびドレイン電極7としてのパターンを形成
する。次に、半導体層3となるべき、PrBa2Cu3O7-X酸化
物薄膜を高周波マグネトロンスパッタリング法で形成す
る。膜形成温度は650℃、膜厚は200nmとする。このPrBa
2Cu3O7-X酸化物薄膜に対して、レジスト膜塗布後、Arビ
ームを用いたイオンビームエッチング法により、第1図
に示すように、半導体層3としてのパターンを加工形成
する。次に、ゲート絶縁膜4を高周波マクネトロンスパ
ッタリング法によって形成する。膜形成温度は600℃以
下とし、膜厚は20nmとする。さらに、ゲート電極5とし
てY−Ba−Cu酸化物薄膜を、高周波マグネトロンスパッ
タリング法によって100nmの厚さに形成する。雰囲気ガ
スはArと酸素の50%ずつの混合ガスとし全圧は50mTorr
とする。膜形成時の基板温度は650℃とする。膜形成後
は、積層間の拡散を防ぐ目的で、熱処理を行わない。化
学量論組成の膜を得ることにより、超電臨界温度は72K
である。以上の製造工程により酸化物超電導三端子素子
を得る。Patterns for the source electrode 6 and the drain electrode 7 are formed on the Y-Ba-Cu oxide superconducting thin film that has been subjected to the above-mentioned treatment, by an ion beam etching method using O 2 . Next, to be the semiconductor layer 3 is formed by PrBa 2 Cu 3 O 7-X oxide thin film RF magnetron sputtering method. The film formation temperature is 650 ° C and the film thickness is 200 nm. This PrBa
After coating a resist film on the 2 Cu 3 O 7-X oxide thin film, a pattern as a semiconductor layer 3 is processed and formed by an ion beam etching method using an Ar beam, as shown in FIG. Next, the gate insulating film 4 is formed by a high frequency macnetron sputtering method. The film formation temperature is 600 ° C. or lower, and the film thickness is 20 nm. Further, a Y-Ba-Cu oxide thin film is formed as the gate electrode 5 to a thickness of 100 nm by a high frequency magnetron sputtering method. The atmosphere gas is a mixed gas of 50% each of Ar and oxygen, and the total pressure is 50 mTorr.
And The substrate temperature during film formation is 650 ° C. After forming the film, no heat treatment is performed for the purpose of preventing diffusion between the stacked layers. By obtaining a film of stoichiometric composition, the supercritical temperature is 72K.
Is. An oxide superconducting three-terminal element is obtained by the above manufacturing process.
以上の方法により作製した超電導三端子素子の特性は、
ゲート電圧を印加しない場合、超電導電流が流れず、高
抵抗状態となった。これに対して、200mV以上のゲート
電圧を印加した場合、約50μAの超電導電流が流れ、電
圧状態における抵抗も小さくなった。このような素子特
性は、ディジタル回路やアナログ回路のスイッチング素
子としての特性を有していて、論理回路、記憶回路、デ
ィジタル・アナログ変換回路等に適用される。The characteristics of the superconducting three-terminal element produced by the above method are
When the gate voltage was not applied, the superconducting current did not flow and the state was high resistance. On the other hand, when a gate voltage of 200 mV or higher was applied, a superconducting current of about 50 μA flowed and the resistance in the voltage state also decreased. Such element characteristics have characteristics as switching elements of digital circuits and analog circuits, and are applied to logic circuits, storage circuits, digital-analog conversion circuits, and the like.
本発明にかかる超電導三端子素子は次に述べような効果
を有する。The superconducting three-terminal element according to the present invention has the following effects.
(1)半導体層として移動度の小さい酸化物半導体を用
いる場合に必要とされる0.05μm以下のチャンネル長を
可能とする素子構造である。(1) An element structure that enables a channel length of 0.05 μm or less, which is required when using an oxide semiconductor having low mobility as a semiconductor layer.
(2)これにより、液体ヘリウム温度だけでなく、数十
Kの高温度においても超電導と常電導間、あるいは零電
圧状態と高低状状態間のスイッチングが可能となり、し
かも回路を構成するのに必要な条件である、利得1以上
の値を得ることができる。(2) This enables switching between superconductivity and normal conduction, or between zero-voltage state and high-low state, not only at liquid helium temperature but also at high temperature of several tens of K, and is necessary for constructing a circuit. It is possible to obtain a value of gain 1 or more, which is a simple condition.
(3)以上の素子特性はディジタル回路やアナログ回路
のスイッチング素子としての特性を備えていることにな
り、したがって、論理回路、記憶回路、ディジタル・ア
ナログ変換回路等の能動素子として用いることができ
る。(3) The above element characteristics have characteristics as a switching element of a digital circuit or an analog circuit, and thus can be used as an active element of a logic circuit, a storage circuit, a digital-analog conversion circuit, or the like.
第1図は本発明の一実施例の上面図、第2図はそのX−
X断面図である。 符号の説明 1……基板、2……酸化物超電導薄膜、3……半導体
層、4……ゲート絶縁膜、5……ゲート電極、6……ソ
ース電極、7……ドレイン電極。FIG. 1 is a top view of an embodiment of the present invention, and FIG.
It is an X sectional view. Explanation of symbols 1 ... Substrate, 2 ... Oxide superconducting thin film, 3 ... Semiconductor layer, 4 ... Gate insulating film, 5 ... Gate electrode, 6 ... Source electrode, 7 ... Drain electrode.
Claims (4)
およびゲート電極と、半導体層と、ゲート絶縁薄膜とに
よって構成される電解効果型の超電導三端子素子におい
て、これら超電導薄膜、半導体層、ゲート絶縁薄膜が酸
化物により構成され、かつソース・ドレイン電極を構成
する超電導薄膜として熱処理時に基板との熱膨張係数の
差で発生する結晶の割れが存在しこの結晶割れの部分で
電気的に分離されている薄膜を用い、この電気的に分離
された超電導薄膜の周辺部領域をソース・ドレイン電極
とし、その中間部領域を半導体層を介して電流が流れる
構造とし、かつ半導体層の面上にゲート絶縁薄膜を介し
てゲート電極が形成されていることを特徴とする酸化物
超電導三端子素子。1. A field effect type superconducting three-terminal element comprising a source / drain electrode and a gate electrode formed of a superconducting thin film, a semiconductor layer, and a gate insulating thin film, wherein the superconducting thin film, the semiconductor layer, and the gate insulating thin film. Is composed of an oxide, and as a superconducting thin film that constitutes the source / drain electrodes, there is a crystal crack that occurs due to the difference in the coefficient of thermal expansion from the substrate during heat treatment, and is electrically separated at this crystal crack portion. A thin film is used, the peripheral region of this electrically separated superconducting thin film is used as a source / drain electrode, and a current flows through the intermediate region of the semiconductor layer, and a gate insulating thin film is formed on the surface of the semiconductor layer. An oxide superconducting three-terminal element, characterized in that a gate electrode is formed via the.
する超電導薄膜は、チタン酸ストロンチウム(SrTiO3)
の(110)方位上に成膜し、C軸が[110]に対し面内で
直角な膜を用いることを特徴とする酸化物超電導三端子
素子。2. The superconducting thin film constituting the source / drain electrodes according to claim 1, is strontium titanate (SrTiO 3 ).
An oxide superconducting three-terminal device characterized in that a film is formed on the (110) direction of, and a film whose C axis is in-plane at right angles to [110].
びゲート絶縁薄膜を構成する酸化物が、ペロブスカイト
系結晶構造を有する酸化物であることを特徴とする酸化
物超電導三端子素子。3. An oxide superconducting three-terminal element, wherein the oxide constituting the superconducting thin film, the semiconductor layer and the gate insulating thin film according to claim 1 is an oxide having a perovskite crystal structure.
成する超電導薄膜は、SrTiO3単結晶材の(110)基板を
用い、600℃以上の温度で膜形成を行い、さらに800℃以
上で熱処理を行うことを特徴とする酸化物超電導三端子
素子。4. The superconducting thin film which constitutes the source / drain electrodes according to claim 1, is formed by using a (110) substrate of SrTiO 3 single crystal material at a temperature of 600 ° C. or higher, and further at 800 ° C. or higher. An oxide superconducting three-terminal element characterized by being heat-treated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236962A JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236962A JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04118977A JPH04118977A (en) | 1992-04-20 |
| JPH0714079B2 true JPH0714079B2 (en) | 1995-02-15 |
Family
ID=17008346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236962A Expired - Fee Related JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714079B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2596337B2 (en) * | 1993-09-30 | 1997-04-02 | 株式会社日立製作所 | Superconducting element |
| JP2606097B2 (en) * | 1993-09-30 | 1997-04-30 | 株式会社日立製作所 | Superconducting device fabrication method |
| JP2002260209A (en) | 2001-03-01 | 2002-09-13 | Hitachi Ltd | Amorphous magnetic recording medium, method for producing the same, and magnetic recording / reproducing apparatus |
| CN104393007A (en) | 2009-11-06 | 2015-03-04 | 株式会社半导体能源研究所 | Semiconductor device |
| KR102450562B1 (en) | 2014-03-13 | 2022-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
| KR102380829B1 (en) | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
| CN111092147B (en) * | 2019-07-05 | 2022-02-08 | 河南大学 | PBCO/NSTO superconducting resistive random access memory and preparation method thereof |
| CN111092146B (en) * | 2019-07-05 | 2021-10-19 | 河南大学 | A kind of PBCO superconducting film and preparation method thereof |
-
1990
- 1990-09-10 JP JP2236962A patent/JPH0714079B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04118977A (en) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1131852A (en) | Superconducting device | |
| JPH0714079B2 (en) | Oxide superconducting three-terminal device | |
| JPH03228384A (en) | superconducting element | |
| JP2500302B2 (en) | Superconducting element and superconducting circuit | |
| JPH0272685A (en) | Method for forming weakly coupled superconductor part | |
| JP2907831B2 (en) | Josephson element | |
| JPH0587192B2 (en) | ||
| JP3186035B2 (en) | Laminated thin film for field effect element and field effect transistor using the laminated thin film | |
| JP2515947B2 (en) | Superconducting element | |
| JP2773503B2 (en) | Superconducting field effect element and method for producing the same | |
| JP2544390B2 (en) | Oxide superconducting integrated circuit | |
| JP2599500B2 (en) | Superconducting element and fabrication method | |
| JP3076503B2 (en) | Superconducting element and method of manufacturing the same | |
| JP2647251B2 (en) | Superconducting element and fabrication method | |
| JPH03150879A (en) | Superconducting switching device | |
| JP2868286B2 (en) | Superconducting element and circuit element having the same | |
| JP2737499B2 (en) | Superconducting field effect element and method for producing the same | |
| JPH0636440B2 (en) | Superconducting switching element | |
| JP2731513B2 (en) | Superconducting element and method of manufacturing the same | |
| JP2647279B2 (en) | Manufacturing method of laminated film | |
| JPH1126822A (en) | High-temperature superconducting Josephson device and method of manufacturing the same | |
| JPH02277276A (en) | Oxide superconducting transistor device | |
| JPH0555649A (en) | Manufacture of superconducting electric field effect element | |
| JPH0831623B2 (en) | Superconducting joining device | |
| JPH06132575A (en) | Superconducting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |