JPH07141202A - コンテキストを管理するシステム及び方法 - Google Patents

コンテキストを管理するシステム及び方法

Info

Publication number
JPH07141202A
JPH07141202A JP5206701A JP20670193A JPH07141202A JP H07141202 A JPH07141202 A JP H07141202A JP 5206701 A JP5206701 A JP 5206701A JP 20670193 A JP20670193 A JP 20670193A JP H07141202 A JPH07141202 A JP H07141202A
Authority
JP
Japan
Prior art keywords
context
graphics
storage means
command
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5206701A
Other languages
English (en)
Other versions
JP2662168B2 (ja
Inventor
David C Tannenbaum
デイビッド・シー・タネンポーム
Paul M Schanely
ポール・エム・シャネリー
C Hempel Bruce
ブルース・シー・ヘンペル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07141202A publication Critical patent/JPH07141202A/ja
Application granted granted Critical
Publication of JP2662168B2 publication Critical patent/JP2662168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three-dimensional [3D] modelling for computer graphics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

(57)【要約】 【目的】コンピュータ・グラフィックス・システムにお
いて多数のグラフィックス・コンテキストに関連したデ
ータを効果的に管理する。 【構成】グラフィックス・コンテキストはグラフィック
ス・エンジンによって作成され、コンテキスト保管RA
Mに選択的に保管される。コンテキスト・スイッチは、
コンテキスト保管RAMの新しいセクションをアドレス
するようにコンテキスト・ベース・ポインタを修正する
ことによって、又は、コンテキスト保管RAMの一部分
を書き出し且つ外部記憶装置からの置換コンテキストを
読み込むことによって管理される。その書き出し及び読
み込みプロセスは制御プロセッサによって管理され、グ
ラフィックス・エンジンが同時にコンテキストをスイッ
チするのを可能にする。外部記憶装置から自動的に読み
取られた新しいコンテキストはラスタリゼーション・パ
ラメータの再生を生じさせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ・グラフ
ィックス・システム、詳しくは、多数のコンテキストを
必要とするコンピュータ・グラフィックス・システムお
いてそれらコンテキストを管理する方法および装置に関
するものである。
【0002】更に詳しくいえば、本発明は、1つ又は複
数のグラフィックス・コンテキストを中央ノードに蓄積
し、コンテキスト保管のためにそれを読み出し、コンテ
キスト復元のためにそれを書き戻すための方法および装
置に関するものである。なお、前記中央ノードは、コン
テキスト復元情報の供給に必要なすべての動作を処理す
る。
【0003】
【従来の技術】高品位の3次元グラフィックス・イメー
ジを発生させるために、および、ウインドウ環境で2次
元表示のアプリケーション・プログラムを走らせるため
に、コンピュータ・グラフィックス・ワークステーショ
ンが広く使用されている。ウインドウ環境は、表示装置
がいくつかのアプリケーションからの出力を単一の図形
出力媒体上に表示し得るようにするために使われる。典
型的には、1つのアプリケーションの出力表示が、ウイ
ンドウ環境では1つまたは複数の2次元「ウインドウ
ズ」で与えられる。ウインドウの特性およびパラメータ
を定義するために、各ウインドウに1つの固有のコンテ
キストを関連付け可能である。コンテキストとウインド
ウとの間の1対1の対応は必ずしも必要ないけれども、
そのような対応が一般的である。
【0004】今や、コンピュータ・グラフィックス・シ
ステムは、益々、多数のコンテキストをサポートしよう
としている。例えば、或るグラフィックス・システム
は、1つのウインドウ内で、開発中の機械部品の高品位
レンダリングを行うことがある。別のウインドウでは、
設計者が機械部品の特性を変更したり、それに関する質
問を行なったりできる対話式処理があってもよい。ま
た、或るウインドウでは、クロックがあってもよく、他
のウインドウでは、オフィス間のメール・アプリケーシ
ョンが走っていてもよい。マルチウインドウ・セッショ
ンの1つの例が、図1に示される。MITにより開発さ
れたX−ウインドウ・システムは、周知のウインドウ・
システムの1例である。
【0005】本発明は、複数コンテキストと関連したグ
ラフィックス・データ、即ち、複数のウインドウをサポ
ートするグラフィックス・システムと関連したデータの
管理に関するものである。本願で使用される「コンテキ
スト」という用語は、レンダリング・プロセス、即ち、
表示可能なイメージを発生するプロセスを制御するため
にグラフィックス・システムにより使用されるデータを
指す。
【0006】本発明を実施するようなコンピュータ・グ
ラフィックス・システムにおけるコンテキストは、2つ
の部分、即ち、フロントエンド・ジオメトリ・プロセッ
サ・サブシステムにより使用される第1部分とラスタリ
ゼーション・サブシステムにより使用される第2部分と
より成る。
【0007】通常の描画動作中、フロントエンド・ジオ
メトリ・プロセッサ・サブシステムは、図形作成命令を
受け取り、そして、現在の色、線形状パターン、ウイン
ドウ・オフセット等を含む描画環境の種々のアトリビュ
ートを表わす情報をラスタリゼーション・サブシステム
に送る。「現在のコンテキスト」の状態は、定義された
ウインドウにおける表示可能なオブジェクトをレンダす
るために、ジオメトリ・サブシステムおよびラスタリゼ
ーション・サブシステムが必要とするすべての情報より
成る。本発明は、コンテキストの第2部分、ラスタリゼ
ーションに特有の部分の管理を行う。
【0008】複数のコンテキストをサポートし、それら
を素早くスイッチしなければならないグラフィックス・
システムでは、コンテキストがスワップされる時にいつ
も保管されそして復元されるべき大量のデータがある。
過去においては、その後の復元のために目下有効なコン
テキストの上記第2部分を保管することはせず、むしろ
それを廃棄し、そして新しいコンテキストはいずれも完
全な再生を必要とした。即ち、それは、ラスタリゼーシ
ョン・サブシステムのコマンドを生じさせるために、コ
ンテキストの再変換処理を必要とした。
【0009】この従来方法の欠点は、ラスタリゼーショ
ン・サブシステムにより使用されたコンテキストのすべ
てのデータをパイプラインの先端で復元する必要がある
ことであり、従って、処理を必要とすることである。一
般には、グラフィックス・サブシステムは多数の連結さ
れたプロセッサを使ってプロセッサ・パイプラインを形
成する。そのパイプリンの(その先端の)第1プロセッ
サは、タスクを解釈して低レベルのプロセッサに与える
ことによって、それら低レベルのプロセッサの仕事を管
理することが多い。一般に、ラスタリゼーション・プロ
セッサにより使用されるデータは、パイプラインの先端
におけるデータとは異なるフォーマットであることが多
いので、ラスタリゼーション・サブシステムよる使用の
ためにそのデータを適当なフォーマットに変換するため
には、大量のパイプライン・プロセッサ時間を費やさな
ければならない。この時間中、フロントエンド・サブシ
ステムは、それ自身の処理に関するコンテキストの部分
を復元できない。更に、グラフィックス・パイプライン
の潜在時間に関連した遅れは、パイプラインによりコン
テキストを復元する時に惹起される。
【0010】
【発明が解決しようとする課題】従って、本発明の目的
は、コンピュータ・グラフィックス・システムにおい
て、複数のグラフィックス・コンテキストと関連したデ
ータを管理するための方法および装置を提供することに
ある。
【0011】本発明のもう1つの目的は、コンピュータ
・グラフィックス・システムにおける複数のグラフィッ
クス・コンテキストと関連したデータがそのグラフィッ
クス・システム内にある特別のコンテキスト保管RAM
に保管されるようなグラフィックス・システムにおい
て、そのデータを管理するための方法および装置を提供
することにある。
【0012】本発明の更にもう1つの目的は、グラフィ
ックス・コンテキスト・データの選択的保管および復元
のための手段を提供すると共に、コンピュータ・グラフ
ィックス・システムにおける複数のグラフィックス・コ
ンテキストと関連したデータを管理するための方法およ
び装置を提供することにある。
【0013】本発明の更にもう1つの目的は、グラフィ
ックス・コンテキストが複数のジオメトリ・エンジンの
データ出力の結果であり且つグラフィックス・コンテキ
ストが下流のラスタ・エンジンに対して自動的に再生さ
れるようなコンピュータ・グラフィックス・システムに
おいて、複数のグラフィックス・コンテキストと関連し
たデータを管理するための方法および装置を提供するこ
とにある。
【0014】本発明は、グラフィックス・システムの現
在の状態(コンテキストの上記第2部分)を、この情報
がダイレクト・メモリ・アクセス(DMA)転送を介し
てメモリ領域に直接に読み出されるよう、フロントエン
ド・ジオメトリ・サブシステムによりラスタリゼーショ
ン・サブシステムにコマンドを送ることによって、それ
を形成時のままに保管するための手段を有する。
【0015】コンテキスト・スイッチのとき、制御プロ
セッサは、メモリ保管領域へのDMA転送のように、ラ
スタ・エンジンの現在の状態(保管されるべきコンテキ
スト)を読み出してもよい。同時に、フロントエンド・
ジオメトリ・サブシステムにおけるプロセッサは、それ
らの状態をメモリ領域に保管してもよい。ラスタ・エン
ジンの状態の読み出しが終わったとき、1つの新しい状
態(復元されるべきラスタ・コンテキスト)をラスタリ
ゼーション・サブシステムに直接送るようにしてもよ
い。その新しいコンテキスト・データは、レンダリング
・パイプラインよりもむしろDMAを介して送られる。
並行して、フロントエンド・プロセッサは新しいジオメ
トリ・コンテキストをロードしてもよい。
【0016】上述のように、コンテキスト・データがラ
スタリゼーション・サブシステムから読み出され又はそ
こに書き込まれるものはハード・コンテキスト・スイッ
チと呼ばれる。もう1つのコンテキスト管理動作が可能
であり、それはソフト・コンテキスト・スイッチと呼ば
れる。これは、コンテキスト・スワップドアウトおよび
コンテキスト・スワップドインの両方がラスタリゼーシ
ョン・サブシステムに存在するとき使用され、そのスワ
ップを生じさせるために行われることはベース・レジス
タにおける変更だけである。ソフト・コンテキスト・ス
ワップは、実施例で詳しく説明するように、管理される
べきコンテキスト・データの全量がラスタリゼーション
・サブシステム内に保持可能であるときに使用される。
【0017】ラスタリゼーション・サブシステムから読
み出されるデータおよびそこに書き込まれるデータは同
じフォーマットであり、従って、フロントエンド・ジオ
メトリ・サブシステムによる処理は必要ない。好ましい
実施例では、ラスタリゼーション・サブシステムのため
のコンテキスト管理は、制御プロセッサによりDMA動
作が開始されるため、フロントエンド・ジオメトリ・サ
ブシステムによる介入または処理を必要としない。
【0018】
【課題を解決するための手段】本発明は、単一のDMA
動作で、ラスタリゼーション・サブシステムのコンテキ
スト全体が読み出され(保管され)そして書き込まれる
(他のコンテキストが開始される)のを可能にする。従
って、コンテキスト・スワップは、1対のDMA転送を
開始させるために最小のCPU介入を必要とするだけで
ある。更に、コマンド・OPコード・マップが設けられ
ると、実際には、コンテキスト保管/復元に関連すると
思われるコマンドだけを読み出す必要があるだけであ
る。各コンテキストに対して固有でないコマンドおよび
ラスタリゼーション・サブシステムの開始の時に1回セ
ットされるだけでよいコマンドは、コンテキスト保管/
復元動作においてスキップ可能であり、それによって、
コンテキストRAMスペースおよびDMA処理時間を節
約できる。
【0019】コンテキスト保管RAMは、ラスタリゼー
ション・サブシステムにより使用されたコンテキストの
一部分ではないが1つのコンテキストにとって必要なデ
ータを構成するデータも保持することができる。これ
は、コンテキスト保管RAMを「メールボックス」とし
て利用する機構を与えるものである。例えば、GLアプ
リケーション・プログラム・インターフェイスは現ラス
タ位置の概念を定義する。このデータは、ラスタリゼー
ション・サブシステムによって明示的には使用されない
けれども、コンテキストの一部分として保持される。そ
の代わり、それは、ラスタリゼーション・サブシステム
に送られたその後の図面プリミティブを適切に位置づけ
るために、そして、アプリケーション・プログラムによ
り保持された現位置に関する質問に答えるために、フロ
ントエンド・ジオメトリ・サブシステムによって使用さ
れる。
【0020】更に、ラスタリゼーション・サブシステム
に蓄積されたコンテキストを読み出す能力は、強力なデ
バッギングおよび診断援助を与える。問題点が見つかっ
た時、過去の受け取ったコマンドの流れを調べることに
よって状態を推論しようとすることなく、ラスタリゼー
ション・サブシステムの正確な現在の状態を読み出すこ
とが可能である。
【0021】
【実施例】図面、特に図1を参照すると、グラフィック
ス・システムにおけるフロント・オブ・スクリーンで見
られるマルチウインドウ・システムが示される。スクリ
ーン110は、複数の同時に表示されたウインドウ12
0、130、140および150を含んでいる。これら
ウインドウは、種々のデータを含み、コンピュータ・シ
ステムにおいて走っている相異なるアプリケーションを
表わし得るものである。この例におけるウインドウ12
0は、複雑な3次元アプリケーションを含み、ウインド
ウ140はグラフィック・アプリケーションを含んでい
る。ウインドウ130には、テキスト・ダイアログがあ
る。ウインドウ150は、クロックを含む。スクリーン
110は、相対的なXおよびY位置によりアドレスされ
る多数の画素に分けられる。好ましい実施例では、この
スクリーンは、水平方向に1280個の画素および垂直
方向に1024個の画素を含んでいる。各画素の色およ
び濃度はグラフィックス・プロセッサにより制御され
る。
【0022】本発明は、複数のウインドウと関連したラ
スタリゼーション・サブシステム・コンテキストの管理
に関するものである。
【0023】図2は、本発明を使用し得るグラフィック
ス・システムを概略的に示す。このシステムは単に例示
のためのものであり、他のグラフィックス・システムも
使用可能である。ジオメトリ処理サブシステム220
は、幾何学的の図形プリミティブを含む幾何学的データ
およびX、Y、Z座標系で表わされたデータ、ホスト・
プロセッサ210から受け取った色データに応答し、そ
れらデータに変更を加える。ホスト・プロセッサ210
は、グラフィック・アダプタにデータを供給し得る如何
なるコンピュータ、例えば、RISCシステム/600
0でもよい。
【0024】ジオメトリ処理サブシステム220は、頂
点の修正されたデータ・ストリームを作り、ラスタリゼ
ーション・サブシステム230に送る。ラスタリゼーシ
ョン・サブシステム230は、頂点データ(位置、色、
および他の属性)に応答し、レンダリングとして知られ
たプロセスで各画素に対する値を発生する。例えば、2
つの頂点は1本の線を定義し、そしてラスタリゼーショ
ン・サブシステム230はそれら頂点の間にある画素を
発生(レンダ)する。このプロセスは、1つのグラフィ
ックス・オーダを1つの表示可能な画素イメージに変換
する。ラスタリゼーション・サブシステム230は、そ
のレンダされた画素データをフレーム・バッファ240
内に貯蔵する。フレーム・バッファ240はスクリーン
・コントローラ250に接続されており、そのコントロ
ーラ250はフレーム・バッファ240から走査出力さ
れた画素データに応答する。スクリーン・コントローラ
250には、CRTモニタ260が接続されている。
【0025】この好ましい実施例には、フレーム・バッ
ファ、スクリーン・コントローラ、CRTモニタが存在
するものとして示されているが、これは、説明の便宜上
示したものであって、本発明の実施例にとって必要条件
ではない。
【0026】図3を参照すると、好ましい実施例に従っ
て、コンピュータ・グラフィックス・システムを更に詳
細に表わしたものが示される。フロントエンド・ジオメ
トリ・サブシステム220は、インターフェース装置3
30を介してホスト・プロセッサ210に接続される。
フロントエンド・ジオメトリ・サブシステム・プロセッ
サ340(それらの内の1つ又は複数)は、マルチプレ
クサ装置350によってBLD装置360に接続され
る。マルチプレクサ装置350の機能そのものは本発明
に関連するものではない。必要なことは、それが1つ又
は複数のプロセッサのデータを1つの共通バス上にマー
ジするための手段であるということであり、当業者には
明らかであろう。
【0027】図3の説明を続けると、本発明の好ましい
実施例によれば、BLT装置360はビット・ブロック
転送コマンドの前処理を行うものであり、ラスタライザ
370に双方向接続される。ラスタライザ370は、実
施例によっては、1つ又は複数のラスタライザ装置より
成るものでよい。ラスタライザ370は、フレーム・バ
ッファ240に双方向接続される。フレーム・バッファ
240は、陰極線管(CRT)260のためのアナログ
信号を発生するランダム・アクセス・メモリのディジタ
ル・アナログ変換器(RAM DAC)250を駆動す
る。これら素子370、240、250、260の性質
が本発明に直接関連するものではないこと、そして、そ
れらの形式的な変更が本明細書の精神および範囲を限定
するものでないことは、当業者には明らかであろう。
【0028】制御プロセッサ310は、コンテキスト保
管および復元のようなシステム・サービスを与えるため
の制御機構として作用する。制御プロセッサ310は、
そのシステムの残りのものとバス320を介して通信す
る。制御プロセッサ310は汎用のプロセッサであり、
好ましい実施例で割り当てられたタスクに対して独特の
或は特殊のものではない。制御プロセッサ310は、1
つのプロセッサおよびいくつかのローカル・プロセッサ
記憶装置より成る。制御プロセッサ310およびジオメ
トリ・サブシステム220は、物理的に分離している必
要はなく、そして1つ又は複数のプロセッサによって実
行されるものでよい。
【0029】図4を参照すると、BLT装置360内に
存在する本発明の好ましい実施例が示される。この図に
おいて、ボックス410、420、430はそれぞれラ
ンダムアクセス・メモリであり、読み取り/書き込みア
ドレスが左から供給され、書き込みデータが上から供給
され、読み取りデータが下から読み取られる。コマンド
OPコード・マップ430は、外部に貯蔵されたデータ
が供給される初期化ポート465を介して初期化可能で
ある。コンテキスト保管RAM420は、マルチプレク
サ441による選択に従って、制御プロセッサ・バス3
20又はジオメトリ・サブシステム・バス440によっ
てアドレスされる。制御プロセッサ・バス320は、後
述のように、コンテキストがコンテキスト保管RAM4
20に読み込まれ又はそこから読み出される時に使用さ
れる。ジオメトリ・サブシステム・バス440はコンテ
キストの蓄積中使用される。
【0030】ベース・レジスタ490は、制御プロセッ
サ・バス320を使って制御プロセッサによりロードさ
れる。このレジスタは、3ポート付きの加算器475を
介してコンテキスト保管RAM420およびコンテキス
ト保管コマンド・マップ410をインデックスするため
のベース・アドレスを供給する。デルタ・アドレス45
5は、コンテキストの一部分としてコンテキスト保管R
AM420に保管された多数のデータワード・コマンド
のアドレシングを促すために加算器475への入力とし
て供給される。コンテキスト保管コマンド・マップ41
0は、初期化ポート465によって初期化され、前述の
ように、加算器475によってアドレスされる。コマン
ドOPコード・マップ430から加算器475に、コマ
ンドOPコード・アドレスが供給される。
【0031】コンテキスト保管コマンド・マップ410
は、コンテキスト復元動作の時、コンテキスト保管RA
M420に貯蔵されていたデータのうちの所与のものに
対応するコマンドOPコードを挿入するために使用され
る。例えば、コンテキスト復元動作の時、コンテキスト
保管RAM420におけるロケーションnがDMA動作
によってロードされる場合、このデータに対応するOP
コードがコンテキスト保管コマンド・マップ410のロ
ケーションnに保管される。コンテキスト復元動作中、
ロケーションnがDMAによって更新される時、対応す
るコマンドがコンテキスト保管コマンド・マップ410
から読み出されてラスタ・データ処理装置460に書き
込まれ、そして、下流のラスタライザに送られる。ま
た、コンテキスト保管RAM420に書き込まれたデー
タは、コンテキスト復元動作中、ラスタ・データ処理装
置460に送られ、コンテキスト保管コマンド・マップ
410から送られたコマンドのためのデータを与える。
【0032】コンテキスト保管コマンド・マップ410
を更に説明すると、それは、BLD装置360が受け取
ったコマンドOPコードとその後にラスタ・データ処理
装置460に送られそして下流のラスタライザに送られ
たOPコードとの間のマッピングを行う。コンテキスト
保管コマンド・マップ410は、OPコードが上流で再
定義され且つそれらの対応する下流の値にマッピングさ
れ得るという融通性を与える。更に、これは、コンテキ
スト保管RAM420に貯蔵されるべきデータの総量を
制限するためにも使用可能である。更に、これは、2つ
又はそれ以上の機能に誤って同じOPコードが割当てら
れるというOPコード衝突を修正するための高価なハー
ドウエア変更の必要を減らすものである。
【0033】ラスタ・データ処理装置460の性質は、
本発明に関連するものではない。それは、ラスタ・グラ
フィックス・システムにおける画素処理の一部分として
必要と考えられる任意の装置でよい。処理装置460に
対する変形は、本明細書の精神には関係ないものであ
る。
【0034】好ましい実施例のコンテキスト保管コマン
ド・マップ410およびコンテキスト保管RAM420
はそれぞれ256個のエントリを有し、コマンドOPコ
ード・マップ430は512個のエントリを有する。し
かし、当業者には明らかのように、マップ430、41
0およびRAM420の正確な大きさは固定されたもの
ではない。それらは所与のシステムに対して任意の適当
な大きさのものでよく、それらにおける変更は本発明の
範囲内であることは容易にわかる。
【0035】本発明の好ましい実施例では、コマンドO
Pコード・マップ430に対する望ましいパワー・アッ
プ状態が存在する。
【0036】図5を参照すると、コンテキスト保管RA
M420の詳細が示される。コンテキスト保管RAM4
20は、論理的にはn個の別々の領域410a、420
a、・・・430aに分けられる。コンテキストRAM
420のうちの任意の領域がベース・レジスタ490に
よって選択(即ち、インデックス)される。領域420
aが、その構成データを明らかにするために拡大して示
されている。領域420aは1組のコンテキスト・デー
タ440a、450a、・・・460aの集合体であ
る。コンテキスト保管RAM420における特定のエン
トリは、ベース・レジスタ490の値にコマンドOPコ
ード・マップ430により供給されたコンテキストRA
Mアドレスを加え、更にデルタ・アドレス455を加え
ることによってアクセスされる。そのデルタ・アドレス
は、所定のコマンドにある種々のデータを選択するため
に使用される。例えば、好ましい実施例では、ビット・
ブロック転送を指定するコマンド(BITBLT)は、
多数のデータ・ワード、送信元X、送信元Y、宛先X、
宛先Y、幅、高さ等を含んでいる。このコマンドに遭遇
すると、そのコマンドがコンテキスト保管RAM420
に保管されるべきものである場合、そのBITBLTコ
マンドと関連する各データに対してデルタ・アドレス4
55が1回ステップされ、コンテキスト保管RAM42
0における適当なロケーションをアドレスする。
【0037】図6を参照すると、本発明の好ましい実施
例に従って、BLT360におけるコンテキスト保管論
理回路の一部分の更に詳細な図が示される。コマンドO
Pコード・マップ430における1つのエントリが示さ
れる。コマンドOPコード・マップ430は、フロント
エンド・ジオメトリ・サブシステムから受け取ったコマ
ンド情報に応答する。マップ430の各エントリは3つ
の個々のフィールドから成る。その第1は、コンテキス
ト・アドレス431であり、特定のコンテキスト作成コ
マンドが保管されるべきコンテキスト保管RAM420
の領域をアドレスするために使用される。第2フィール
ドは、ブーリン・フラッグの保管コンテキスト432で
あり、その特定コマンドが保管されるべきものかどうか
を表わす。このフラッグがセットされてない場合、第1
フィールドは使用されず、コマンドはコンテキスト保管
RAM420に保管されない。第3フィールドは、付加
的パラメータ433であり、コマンドの処理と関連し得
る付加的データを表わす。好ましい実施例では、この付
加的パラメータ・フィールド433は多重データ・フラ
ッグ(図面には明確に示されてない)を含み、そのフラ
ッグは、コマンドが複数のデータ・ワードを含むもので
あること(例えば、前述のBITBLTコマンド)を表
わすようにセットされる。このフラッグはデルタ・アド
レス455の使用をトリガするために使われる。第2フ
ィールド432および第3フィールド433の別の実施
例が考えられる。例えば、ブーリン・フラッグ432お
よび多重データ・フラッグ(フィールド433の一部
分)は、BLT装置360に供給されたコマンド・デー
タ・ストリームの一部分として供給されてもよい。
【0038】コンテキスト・アドレス431、ベース・
レジスタ490、デルタ・アドレス455が加算器47
5によって加算される。加算器475は任意の公知のも
のでよく、その詳細な算法は本発明の要旨に関係ない。
加算器475はコンテキスト保管RAM420にアドレ
ス信号を与える。コンテキスト保管RAM420は、ブ
ロック440にフロントエンド・ジオメトリ・サブシス
テムから入力されたデータを又は制御プロセッサ・バス
320によって制御プロセッサ310から入力されたデ
ータを受け取る。コンテキスト保管RAM420の読み
取りポートは、コンテキスト保管動作のとき使うための
制御プロセッサ・バス320およびコンテキスト復元動
作のためのラスタ・データ処理装置460に、マルチプ
レクサによって接続される。
【0039】再び、コマンドOPコード・マップ430
を考察すると、どのコマンドがコンテキスト保管RAM
420に保管されるべきか、そして、コンテキスト保管
RAM420内のどのロケーションにそれらが保管され
るべきかを選択的に制御する能力は従来技術を越えて改
良される。なぜならば、コンテキストに関連したコマン
ドだけを保管すればよく、そして、部分的なコンテキス
ト・スワップを容易にするようそれら関連したコマンド
だけを連続したロケーションに保管可能であればよいた
めである。更に、相異なるコマンドと関連したデータを
コンテキスト保管RAM420内の同じロケーションに
保管してもよい。例えば、相異なるタイプのBITBL
Tコマンドと関連した送信元Xおよび送信元Yのパラメ
ータを、コンテキスト保管RAM420における同じロ
ケーションに保管してもよい。これは、コンテキスト・
スワップ中にDMAによって転送されるべきデータを少
なくさせるという効果をもたらす。また、関連のコマン
ドを保管するだけで、更に多くのコンテキストを、コン
テキスト保管が必要となる前にコンテキスト保管RAM
420内に保管可能である。
【0040】図7および図8を参照すると、上述の本発
明によるコンテキスト保管および復元動作のための論理
的流れ図が示される。そのプロセスは、ブロック610
で始まり、然る後ブロック620に進み、コマンドOP
コード・マップ430を初期設定する。更に、ブロック
630で、フロントエンド・ジオメトリ・サブシステム
が、全体的に見ればラスタリゼーション・サブシステム
・コンテキストを構成する複数のコマンドを送る。
【0041】ブロック640は、コンテキスト・スイッ
チが要求されていることの決定である。この時には、ブ
ロック650が現コンテキストをラスタリゼーション・
サブシステムから読み取る。然る後、ブロック660は
新しいコンテキストを設定する。更に、ブロック670
は下流のコマンドの自動的再生をトリガする。次に、ブ
ロック680はフロントエンド・サブシステムによるグ
ラフィックス・コマンドの転送を再開する。プロセスは
ブロック690で終了する。
【0042】図9および図10を参照すると、コンテキ
ストの蓄積を詳述した論理的流れ図が示される。このプ
ロセスはブロック710で始まる。ブロック720は、
ジオメトリ・サブシステム・バス440を介したBLT
装置360によるパイプライン・コマンドの受領を示
す。ブロック730は、コマンドOPコード・マップ4
30におけるパイプライン・コマンドのOPコードのル
ックアップを表わす。判断ブロック740は、受け取っ
たコマンドがコンテキスト保管RAM420に保管され
るべきコマンドであるかどうかを決定する。その決定
は、ブーリン・フラッグ保管コンテキスト432を調べ
ることによって行われる。それがセットされている場
合、プロセスはブロック750に進み、そのコマンドの
データを、それがコンテキストの一部分として蓄積され
るよう、コンテキスト保管RAM420に書き込む。ブ
ロック760において、コマンドおよびその関連データ
が、ラスタ・データ処理装置およびラスタライザ370
より成るそのシステムの下流部分に送られる。
【0043】続いて、ブロック770は、次の作業項目
を待つ。各サイクルの後、BLTは作業を待つ。判断ブ
ロック780は、新しい作業があるかどうかを決定す
る。それが存在しない場合、BLT装置は、ブロック7
70に戻ることによって待ち続ける。別のパイプライン
・コマンドを受け取った場合、パス1が取られ、処理は
ブロック720に戻る。コンテキスト・スワップの要求
を受け取った場合、パス3が取られ、ブロック790が
コンテキスト保管動作(図11に示される)を行う。プ
ロセスはブロック793に続き、コンテキスト復元動作
(図12に示される)を行う。プロセスはブロック79
5で終了する。
【0044】図11を参照すると、本発明によるコンテ
キスト保管動作を詳述した論理的流れ図が示される。こ
のプロセスはブロック810で始まり、ブロック830
に続く。ブロック830は、BLT装置360からコン
テキストを保管する必要があるかどうかを決定する。
【0045】本発明では、2つのタイプのコンテキスト
保管が考えられる。コンテキストをBLT装置360か
ら読み取りそして外部の記憶装置(例えば、オフ・チッ
プ)に保管しなければならない時、ハード・コンテキス
ト保管が使用される。これは、コンテキスト保管RAM
420において利用可能な内部記憶装置の容量よりも多
くの管理すべきコンテキストがある時に使用される。こ
の決定は、コンテキスト保管RAM420および保管さ
れるべきコンテキストを構成するコマンドの数に基づい
て行われる。管理されつつあるコンテキストがコンテキ
スト保管RAM420内にある時、ソフト・コンテキス
ト・スワップが使用される。ハード・コンテキスト・ス
ワップ動作が必要な時、DMAを使って保管されるべき
領域を選択するために任意のアルゴリズムが使用可能で
ある。例えば、最近最も使用されてない(LRU)領域
が選択可能である。ソフト・コンテキスト・スワップで
は、コンンテキスト保管RAM420からDMA転送さ
れるメモリ・データはない。その代わり、ベース・レジ
スタ490がコンテキスト保管RAM420の新らしい
領域を指すように調節される。
【0046】図11の判断ブロック830における決定
がノー(否定)である場合、プロセスはブロック840
に進んでベース・レジスタを変更し、然る後、ブロック
870で終了する。その決定がイエス(肯定)である場
合、ブロック850で、制御プロセッサ310にコンテ
キスト保管RAM420の読み取りを行わせる。この読
み取りは、本発明の好ましい実施例では、DMA転送を
介して行われるが、他の入出力方法を使ってもよい。そ
の後、ブロック860において、制御プロセッサはコン
テキスト保管RAM420から読み取られたデータを中
断状態のコンテキストの中央リポジトリに送る。好まし
い実施例では、この中央リポジトリは、制御プロセッサ
310が利用可能なローカル・メモリでよい。然る後、
プロセスはブロック870で終わる。
【0047】図12は、本発明に従ってコンテキスト復
元動作を詳述する論理的流れ図である。プロセスは、ブ
ロック910で始まり、然る後、復元されるべきコンテ
キストがコンテキスト復元RAM420内にあるかどう
かを決定するブロック920に進む。その決定がイエス
(即ち、ソフト・テキストが要求される)である場合、
ブロック930は、ベース・ポインタを調節し、それが
BLT装置360内に存在するので、コンテキスト保管
RAM420の使用を要求する。復元されるべきコンテ
キストの大きさは、制御プロセッサ310の記憶装置内
に覚えておくか、又は、ベース・レジスタ490の拡張
機構或は他の記憶装置に保管することもできる。各コン
テキストを別々の大きさに維持することは、本発明によ
り与えられるコンテキスト管理装置の融通性を改良する
ものである。
【0048】ブロック920における決定がノー(即
ち、ハード・コンテキスト・スワップが要求される)で
ある場合、ブロック940で、制御プロセッサ310に
コンテキスト保管RAM420の書き込みを行わせる。
この書き込みは、本発明の好ましい実施例では、DMA
転送で行われる。然る後、ブロック950は、コマンド
OPコード・マップ430により制御されて、コンテキ
スト保管RAM420から下流のコンテキストを再生す
る。然る後、プロセスはブロック960で終了する。
【0049】
【発明の効果】コンピュータ・グラフィックス・システ
ムにおけるグラフィックス・コンテキストの効果的管理
が可能となる。
【図面の簡単な説明】
【図1】マルチ・ウインドウ・システムの概略図であ
る。
【図2】本発明の好ましい実施例の概略図である。
【図3】図2のシステムの更に詳細な図である。
【図4】BLT装置の全体的機能を示す高レベルのブロ
ック図である。
【図5】コンテキスト保管RAMの拡大図である。
【図6】BLT装置におけるコンテキスト保管・復元論
理回路の詳細図である。
【図7】本発明の好ましい実施例に従ってコンテキスト
保管・復元動作を行うための高レベルの論理的流れ図の
1部分である。
【図8】本発明の好ましい実施例に従ってコンテキスト
保管・復元動作を行うための高レベルの論理的流れ図の
残りの部分である。
【図9】コンテキストの蓄積を詳細に示す論理的流れ図
の1部分である。
【図10】コンテキストの蓄積を詳細に示す論理的流れ
図の残りの部分である。
【図11】コンテキストの保管を詳細に示す論理的流れ
図である。
【図12】コンテキストの復元を詳細に示す論理的流れ
図である。
【符号の説明】
210・・・ホスト・プロセッサ 220・・・ジオメトリ処理サブシステム 230・・・ラスタリゼーション・サブシステム 240・・・フレーム・バファ 250・・・コントローラ 260・・・CRTモニタ 310・・・制御プロセッサ 320・・・制御プロセッサ・バス 350・・・マルチプレクサ装置 360・・・BLT装置 370・・・ラスタライザ 410・・・コンテキスト保管コマンド・マップ 420・・・コンテキスト保管RAM 430・・・コマンドOPコード・マップ 460・・・ラスタ・データ処理装置 475・・・加算器 490・・・ベース・レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・エム・シャネリー アメリカ合衆国ニューヨーク州ハーレー オールド・ルート417 (72)発明者 ブルース・シー・ヘンペル アメリカ合衆国ニューヨーク州ディボリ レイシ・ロード391

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】制御プロセッサと複数のグラフィック・オ
    ーダを処理することによってグラフィックス・コンテキ
    ストを作成するジオメトリ・プロセッサとを有するグラ
    フィックス・システムにおいて、 前記グラフィックス・コンテキストを記憶するための第
    1データ記憶手段と、 コンテキスト・スワップ要求を検出するための制御手段
    と、 前記第1データ記憶手段における前記グラフィックス・
    コンテキストを第2記憶手段に複写し、該第2データ記
    憶手段から前記第1データ記憶手段に新しいグラフィッ
    クス・コンテキストを複写するためのメモリ入出力手段
    と、 より成るコンテキストを管理するシステム。
  2. 【請求項2】ジオメトリ処理機能及び制御機能を遂行す
    る複数のプロセッサを持ったグラフィックス・システム
    において、複数のグラフィックス・オーダをジオメトリ
    処理することによって作成されたグラフィックス・レン
    ダリング・コンテキストを管理するための方法であっ
    て、 前記複数のプロセッサの1つから次の動作要求を受け取
    るステップと、 コンテキスト・スイッチが要求されているかどうかを決
    定するために前記動作をテストするステップと、 コンテキスト・スイッチが要求されている場合、前記コ
    ンテキストを外部記憶手段に複写し、該外部記憶手段か
    ら新しいコンテキストを複写するステップと、 より成るコンテキストを管理する方法。
  3. 【請求項3】グラフィックス・コンテキストの作成を含
    む複数のグラフィックス・オーダを処理するための複数
    のジオメトリ・フロントエンド・プロセッサと、外部記
    憶手段と、内部記憶手段と、非グラフィックス・オーダ
    を処理するための制御プロセッサを有するグラフィック
    ス・システムにおいてレンダリング・コンテキストを管
    理する方法であって、 次の作業片を受け取るステップと、 前記作業片が新しいコンテキストへのコンテキスト・ス
    イッチを要求しているかどうかをテストするステップ
    と、 コンテキスト・スイッチが要求されている場合、前記新
    しいコンテキストが前記内部記憶手段にあるかどうかを
    決定すると共に、前記新しいコンテキストが前記内部記
    憶手段にある場合、前記新しいコンテキストを参照する
    ようコンテキスト参照アドレスを変更するステップと、 コンテキスト・スイッチが要求されているが前記新しい
    コンテキストが前記内部記憶手段にない場合、現コンテ
    キストを前記外部記憶手段に書き込み且つ前記外部記憶
    手段から前記内部記憶手段に前記新しいコンテキストを
    読み込むステップと、 前記作業片がグラフィックス・コマンドである場合、前
    記グラフィックス・コマンドが前記グラフィックス・コ
    ンテキスト内に保管されるべきかどうかをテストするス
    テップと、 前記グラフィックス・コマンドを保管すべき前記グラフ
    ィックス・コンテキストにおけるインデックス・アドレ
    スを作成するステップと、 前記グラフィックス・コマンドを前記インデックス・ア
    ドレスに保管するステップと、 より成るコンテキストを管理する方法。
JP5206701A 1992-10-29 1993-08-20 グラフィックス・システム・レンダリング・コンテキスト・データを管理するシステム及び方法 Expired - Fee Related JP2662168B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/968613 1992-10-29
US07/968,613 US5430841A (en) 1992-10-29 1992-10-29 Context management in a graphics system

Publications (2)

Publication Number Publication Date
JPH07141202A true JPH07141202A (ja) 1995-06-02
JP2662168B2 JP2662168B2 (ja) 1997-10-08

Family

ID=25514502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5206701A Expired - Fee Related JP2662168B2 (ja) 1992-10-29 1993-08-20 グラフィックス・システム・レンダリング・コンテキスト・データを管理するシステム及び方法

Country Status (3)

Country Link
US (1) US5430841A (ja)
EP (1) EP0595066A3 (ja)
JP (1) JP2662168B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536124A (ja) * 1999-08-31 2003-12-02 マイクロソフト コーポレイション 単一のプロセッサを使用してのオーバーラップするグラフィックス・データの収集および伝送のための方法、システムおよびコンピュータ・プログラム製品

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490272A (en) * 1994-01-28 1996-02-06 International Business Machines Corporation Method and apparatus for creating multithreaded time slices in a multitasking operating system
US5812150A (en) * 1995-04-28 1998-09-22 Ati Technologies Inc. Device synchronization on a graphics accelerator
US5896141A (en) * 1996-07-26 1999-04-20 Hewlett-Packard Company System and method for virtual device access in a computer system
US6317134B1 (en) * 1996-09-13 2001-11-13 Silicon Graphics, Inc. System software for use in a graphics computer system having a shared system memory and supporting DM Pbuffers and other constructs aliased as DM buffers
US6247040B1 (en) 1996-09-30 2001-06-12 Lsi Logic Corporation Method and structure for automated switching between multiple contexts in a storage subsystem target device
US6148326A (en) * 1996-09-30 2000-11-14 Lsi Logic Corporation Method and structure for independent disk and host transfer in a storage subsystem target device
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
US6208361B1 (en) * 1998-06-15 2001-03-27 Silicon Graphics, Inc. Method and system for efficient context switching in a computer graphics system
US7617124B1 (en) * 1998-12-04 2009-11-10 Digital River, Inc. Apparatus and method for secure downloading of files
US20030195974A1 (en) 1998-12-04 2003-10-16 Ronning Joel A. Apparatus and method for scheduling of search for updates or downloads of a file
US7058597B1 (en) 1998-12-04 2006-06-06 Digital River, Inc. Apparatus and method for adaptive fraud screening for electronic commerce transactions
US6715086B1 (en) 1999-06-30 2004-03-30 International Business Machines Corporation Data processing system and method having time-span support for input device driver
US6674841B1 (en) * 2000-09-14 2004-01-06 International Business Machines Corporation Method and apparatus in a data processing system for an asynchronous context switching mechanism
US6952214B2 (en) * 2002-07-12 2005-10-04 Sun Microsystems, Inc. Method for context switching a graphics accelerator comprising multiple rendering pipelines
US6901298B1 (en) 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US7990390B2 (en) 2002-10-22 2011-08-02 Broadcom Corporation Multi-pass system and method supporting multiple streams of video
US8427490B1 (en) 2004-05-14 2013-04-23 Nvidia Corporation Validating a graphics pipeline using pre-determined schedules
US8624906B2 (en) * 2004-09-29 2014-01-07 Nvidia Corporation Method and system for non stalling pipeline instruction fetching from memory
US8416251B2 (en) 2004-11-15 2013-04-09 Nvidia Corporation Stream processing in a video processor
US9092170B1 (en) 2005-10-18 2015-07-28 Nvidia Corporation Method and system for implementing fragment operation processing across a graphics bus interconnect
US7545381B2 (en) * 2005-11-10 2009-06-09 Via Technologies, Inc. Interruptible GPU and method for context saving and restoring
US7580040B2 (en) 2005-11-10 2009-08-25 Via Technologies, Inc. Interruptible GPU and method for processing multiple contexts and runlists
US7583268B2 (en) * 2005-11-10 2009-09-01 Via Technologies, Inc. Graphics pipeline precise interrupt method and apparatus
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US8817035B2 (en) * 2005-12-21 2014-08-26 Nvidia Corporation Texture pipeline context switch
US8683126B2 (en) * 2007-07-30 2014-03-25 Nvidia Corporation Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory
US9024957B1 (en) 2007-08-15 2015-05-05 Nvidia Corporation Address independent shader program loading
US8411096B1 (en) 2007-08-15 2013-04-02 Nvidia Corporation Shader program instruction fetch
US8659601B1 (en) 2007-08-15 2014-02-25 Nvidia Corporation Program sequencer for generating indeterminant length shader programs for a graphics processor
US8698819B1 (en) 2007-08-15 2014-04-15 Nvidia Corporation Software assisted shader merging
US8780123B2 (en) * 2007-12-17 2014-07-15 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US9064333B2 (en) * 2007-12-17 2015-06-23 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US8681861B2 (en) * 2008-05-01 2014-03-25 Nvidia Corporation Multistandard hardware video encoder
US8923385B2 (en) * 2008-05-01 2014-12-30 Nvidia Corporation Rewind-enabled hardware encoder
US8082426B2 (en) * 2008-11-06 2011-12-20 Via Technologies, Inc. Support of a plurality of graphic processing units
US8489851B2 (en) * 2008-12-11 2013-07-16 Nvidia Corporation Processing of read requests in a memory controller using pre-fetch mechanism
US8806112B2 (en) 2011-07-14 2014-08-12 Lsi Corporation Meta data handling within a flash media controller
US8645618B2 (en) 2011-07-14 2014-02-04 Lsi Corporation Flexible flash commands
KR101953133B1 (ko) 2012-02-27 2019-05-22 삼성전자주식회사 렌더링 장치 및 그 방법
US9417873B2 (en) 2012-12-28 2016-08-16 Intel Corporation Apparatus and method for a hybrid latency-throughput processor
US10140129B2 (en) 2012-12-28 2018-11-27 Intel Corporation Processing core having shared front end unit
US9361116B2 (en) * 2012-12-28 2016-06-07 Intel Corporation Apparatus and method for low-latency invocation of accelerators
US10346195B2 (en) 2012-12-29 2019-07-09 Intel Corporation Apparatus and method for invocation of a multi threaded accelerator
US9633409B2 (en) * 2013-08-26 2017-04-25 Apple Inc. GPU predication
CN103559078B (zh) * 2013-11-08 2017-04-26 华为技术有限公司 Gpu虚拟化实现方法以及顶点数据缓存方法和相关装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166386A (ja) * 1982-03-26 1983-10-01 富士通株式会社 マルチスクリ−ン表示方法
JPS62298829A (ja) * 1986-06-16 1987-12-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション デ−タ表示装置
JPS63245514A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 表示制御方式
JPH01188928A (ja) * 1988-01-22 1989-07-28 Nec Corp マルチウィンドウ表示方式
JPH03141435A (ja) * 1989-10-27 1991-06-17 Nec Corp プロセス切り換え方式
JPH04237336A (ja) * 1991-01-21 1992-08-25 Nec Corp プログラムコンテキスト制御方式

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588353A (en) * 1968-02-26 1971-06-28 Rca Corp Speech synthesizer utilizing timewise truncation of adjacent phonemes to provide smooth formant transition
US3575555A (en) * 1968-02-26 1971-04-20 Rca Corp Speech synthesizer providing smooth transistion between adjacent phonemes
FR2269765A2 (en) * 1974-04-30 1975-11-28 Commissariat Energie Atomique Consonant-vowel transition for speech synthesising - uses signal modifying functions with pseudo-period pitch curves
US4566117A (en) * 1982-10-04 1986-01-21 Motorola, Inc. Speech synthesis system
US4658351A (en) * 1984-10-09 1987-04-14 Wang Laboratories, Inc. Task control means for a multi-tasking data processing system
US5097411A (en) * 1987-08-13 1992-03-17 Digital Equipment Corporation Graphics workstation for creating graphics data structure which are stored retrieved and displayed by a graphics subsystem for competing programs
US5155822A (en) * 1987-08-13 1992-10-13 Digital Equipment Corporation High performance graphics workstation
US5224210A (en) * 1989-07-28 1993-06-29 Hewlett-Packard Company Method and apparatus for graphics pipeline context switching in a multi-tasking windows system
US5291608A (en) * 1990-02-13 1994-03-01 International Business Machines Corporation Display adapter event handler with rendering context manager
US5276798A (en) * 1990-09-14 1994-01-04 Hughes Aircraft Company Multifunction high performance graphics rendering processor
US5329615A (en) * 1990-09-14 1994-07-12 Hughes Aircraft Company Concurrent general purpose and DMA processing in a graphics rendering processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166386A (ja) * 1982-03-26 1983-10-01 富士通株式会社 マルチスクリ−ン表示方法
JPS62298829A (ja) * 1986-06-16 1987-12-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション デ−タ表示装置
JPS63245514A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 表示制御方式
JPH01188928A (ja) * 1988-01-22 1989-07-28 Nec Corp マルチウィンドウ表示方式
JPH03141435A (ja) * 1989-10-27 1991-06-17 Nec Corp プロセス切り換え方式
JPH04237336A (ja) * 1991-01-21 1992-08-25 Nec Corp プログラムコンテキスト制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536124A (ja) * 1999-08-31 2003-12-02 マイクロソフト コーポレイション 単一のプロセッサを使用してのオーバーラップするグラフィックス・データの収集および伝送のための方法、システムおよびコンピュータ・プログラム製品

Also Published As

Publication number Publication date
JP2662168B2 (ja) 1997-10-08
EP0595066A2 (en) 1994-05-04
EP0595066A3 (en) 1994-12-21
US5430841A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
JP2662168B2 (ja) グラフィックス・システム・レンダリング・コンテキスト・データを管理するシステム及び方法
JP4071196B2 (ja) ゾーン・レンダリング用の自動メモリ管理
JP3038781B2 (ja) メモリアクセス制御回路
US5113180A (en) Virtual display adapter
US7369135B2 (en) Memory management system having a forward progress bit
US6791555B1 (en) Apparatus and method for distributed memory control in a graphics processing system
US7262776B1 (en) Incremental updating of animated displays using copy-on-write semantics
US6734867B1 (en) Cache invalidation method and apparatus for a graphics processing system
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
JP3359393B2 (ja) 図形データ並列処理表示装置
US5657479A (en) Hierarchical display list processing in graphics data retrieval system
KR20040072695A (ko) 에빅션 억제 방법, 프리미티브를 포함하는 장면을묘사하는 장치 및 머신 판독가능 매체
US6853381B1 (en) Method and apparatus for a write behind raster
JPH11510620A (ja) 統合されたシステム/フレームバッファメモリ及びシステム、ならびにそれらの使用方法
JPH0646378B2 (ja) コンピュータ表示装置
EP0803798A1 (en) System for use in a computerized imaging system to efficiently transfer graphics information to a graphics subsystem employing masked direct frame buffer access
US4988985A (en) Method and apparatus for a self-clearing copy mode in a frame-buffer memory
JP3683657B2 (ja) グラフィックス表示装置およびグラフィックスプロセッサ
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JP3699496B2 (ja) イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置
JP2829051B2 (ja) 文字表示方式
JP4482996B2 (ja) データ記憶装置とその方法および画像処理装置
JP2547347B2 (ja) 画像表示制御装置
JP2001249657A (ja) テキスト・フォント・キャッシュを備えたワークステーション
JPH0528771A (ja) メモリ素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees