JPH06149533A - 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 - Google Patents

表示領域外セグメントの描画処理を削減したセグメント高速描画方式

Info

Publication number
JPH06149533A
JPH06149533A JP4301981A JP30198192A JPH06149533A JP H06149533 A JPH06149533 A JP H06149533A JP 4301981 A JP4301981 A JP 4301981A JP 30198192 A JP30198192 A JP 30198192A JP H06149533 A JPH06149533 A JP H06149533A
Authority
JP
Japan
Prior art keywords
buffer
segment
display area
frame buffer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4301981A
Other languages
English (en)
Inventor
Hisahide Asaka
尚英 浅香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4301981A priority Critical patent/JPH06149533A/ja
Publication of JPH06149533A publication Critical patent/JPH06149533A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 ダブル・バッファを備えたセグメント描画方
式において、表示領域から外れたセグメントの一方のバ
ッフアに対する処理を省くことにより、高速な描画処理
を可能とすること。 【構成】 描画手段1は表示領域に含まれるセグメント
・データをフレーム・バッファ2,2’に交互に書き込
み、一方のフレーム・バッファにデータを書き込んでい
る間、他方のフレーム・バッファの内容を表示装置3に
表示する。第1のフレーム・バッファ2への描画処理
時、セグメント・データが表示領域に含まれており、フ
レーム・バッファ2にデータが書き込まれた場合には、
バッファ書き込みフラグ保持手段4のフラグを立てる。
第2のフレーム・バッファ2’への描画処理時、上記バ
ッファ書き込みフラグを参照して、フラグが立っていな
い場合には、第2のフレーム・バッフア2’に対する描
画処理を省略する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はグラフィク・ディスプレ
イ装置における高速描画方式に関し、特に本発明は、表
示領域外セグメントの描画処理を削減することにより、
高速に描画することができる、セグメント高速描画方式
に関するものである。
【0002】
【従来の技術】図5は本発明の前提となるグラフィク・
ディスプレイ装置の制御システムのブロック図であり、
同図において、11はグラフィク・ディスプレイ装置と
ホスト・コンピュータとの間のインタフェースをとるた
めのインタフェース制御プロセッサ、12は図形データ
を格納する図形データ・メモリであり、図形データ・メ
モリ12の各セグメントには図形データの各要素(例え
ば、丸、三角等の図形の各要素)が座標値として格納さ
れている。
【0003】13は図形データを処理する図形処理プロ
セッサ、14は図形処理プロセッサにより処理された図
形データより画像データを生成する画像データ生成プロ
セッサ、15,16は画像データを格納する画像データ
・メモリ(フレーム・メモリ)であり、画像データ・メ
モリ15,16は、同図に示すように、ダブル・バッフ
ァを構成しており、画像データ・メモリの一方にデータ
を書き込んでいるとき、他方の画像データ・メモリに格
納された画像データによりCRT等の表示装置に画像を
表示する(以下、画像データ・メモリ15をAバッフ
ァ、画像データ・メモリ16をBバッファという)。
【0004】また、17はCRT等の表示装置へ画像を
表示するためのCRT制御プロセッサである。図6,図
7は従来のセグメント描画処理の概略フローチャートで
あり、図6は図形処理プロセッサにおける処理を示し、
図7は画像データ生成プロセッサにおける処理を示して
いる。
【0005】図6,図7により従来のセグメント描画処
理制御について説明する。図6のステップS61におい
て、表示装置への表示領域を指定すると、この表示領域
は図形処理プロセッサ13から画像データ生成プロセッ
サ14に通知される。ついで、図形処理プロセッサ13
において、ステップS62で処理すべきセグメントの残
りの数を判別し、残りの数が0でなければ、ステップS
63で各セグメントの先頭アドレスが格納されたセグメ
ント管理テーブルを参照してセグメント・ポインタを得
る。
【0006】ステップS64において、フレーム・バッ
ファ(AバッファおよびBバッファ)をスワップするた
め、バッファ・スワップ・コマンドを画像データ生成プ
ロセッサ14に送る。バッファ・スワップ・コマンドが
発行されると、画像データ生成プロセッサ14において
は、図7のステップS71において、フレーム・バッフ
ァをスワップする。すなわち、Aバッファをデータ書き
込み可能状態とし、Bバッファの内容を表示装置に表示
する。
【0007】ついで、図6のステップS65において、
セグメント・ポインタにより指定されたアドレスより、
該当するセグメントに格納された図形データを読み出
し、読み出した図形データの座標値に表示位置の基準と
なる座標値を加える等のセグメント内の要素の処理を行
い、描画コマンド等を画像データ生成プロセッサに送
る。描画コマンドが発行され、図形処理プロセッサによ
る処理結果が渡されると、画像データ生成プロセッサ1
4は、図形処理プロセッサ13において処理された図形
データが予め通知された表示領域にかかるか否かを判別
し、表示領域にかかる場合に、画像データをAバッファ
に書き込む(図7のステップS72)。
【0008】図6のステップS66において、図形処理
プロセッサ13はAバッファおよびBバッファをスワッ
プするため、バッファ・スワップ・コマンドを画像デー
タ生成プロセッサ14に送り、画像データ生成プロセッ
サ14においては、前記と同様、図7のステップS73
において、フレーム・バッファをスワップし、Aバッフ
ァの内容を表示装置に表示し、Bバッファをデータ書き
込み可能状態とする。
【0009】ついで、上記したのと同様、図形処理プロ
セッサ13はステップS67において、セグメント内の
要素の処理を行い、描画コマンド等を発行する。描画コ
マンドが発行されると、前記したのと同様、画像データ
生成プロセッサ14は、図7のステップS74におい
て、図形処理プロセッサ13の処理結果をBバッファに
書き込む。
【0010】上記処理を繰り返し、処理すべきセグメン
トの残り数が0となると、ステップS62よりENDに
行き終了する。以上のように、図5に示した制御システ
ムにおいては、フレーム・バッファをダブル・バッファ
とし、一方のバッファにデータを書き込んでいる間は、
他方のバッファの内容を表示装置に表示し、一方のバッ
ファへのデータの書き込みが終了すると、バッファをス
ワップして、一方のバッファに書き込んだデータと同一
内容のデータを他方のバッファに書き込むことにより、
両バッファの内容が常に同一となるように制御し、デー
タ書き込み中においても、データを表示できるようにし
ている。
【0011】
【発明が解決しようとする課題】ところで、上記した制
御システムにおける図形処理プロセッサ13は表示領域
から外れているセグメントに対しても、表示領域内のセ
グメントと同様に処理をおこなって処理結果を画像デー
タ生成プロセッサ14に渡し、また、画像データ生成プ
ロセッサ14は、図形処理プロセッサ13による処理結
果の内、予め通知された表示領域にかかる画像データの
みをAバッファおよびBバッファへ書き込んでいる。
【0012】このため、多数のセグメントがある場合、
図形処理プロセッサ13は表示されないセグメントの処
理に多くの処理時間を要する。特に、上記のように、ダ
ブル・バッファを備えたシステムにおいては、表示領域
から外れたセグメントの処理を、AバッファとBバッフ
ァのそれぞれについて行うこととなり、処理時間が長く
なるという問題点があった。
【0013】本発明は上記した従来技術の問題点を改善
するためになされたものであって、ダブル・バッファを
備えたセグメント描画方式において、表示領域から外れ
たセグメントの一方のバッフアに対する処理を省くこと
により、高速に描画処理を可能としたセグメント高速描
画方式を提供することを目的とする。
【0014】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。同図において、1は表示領域に含まれる
セグメント・データを第1および第2のフレーム・バッ
ファに交互に書き込む描画手段、2,2’は表示装置に
表示する画像を保持する第1および第2のフレーム・バ
ッファ、3は第1もしくは第2のフレーム・バッファに
書き込まれた画像を表示する表示装置、4はバッファ書
き込みフラグ保持手段である。
【0015】本発明は上記課題を解決するため、図1に
示すように、一方のフレーム・バッファにデータの書き
込みを行っている間に他方のフレーム・バッファの内容
を表示する第1および第2のフレーム・バッファ2,
2’を持ち、表示領域に含まれるセグメント・データを
第1および第2のフレーム・バッファ2,2’に交互に
書き込むことにより、表示装置3に画像を表示するセグ
メント高速描画方式において、一方のフレーム・バッフ
ァ2にセグメント・データの書き込みがあったか否かを
示すバッファ書き込みフラグを保持するバッファ書き込
みフラグ保持手段4を設けたものである。
【0016】そして、セグメント・データの第1のフレ
ーム・バッファ2に対する描画処理後、上記バッファ書
き込みフラグを参照して、第1のフレーム・バッファ2
への書き込みが行われたか否かを判別し、第1のフレー
ム・バッファ2への書き込みが行われなかった場合に、
第2のフレーム・バッフア2’に対する描画処理を省略
することにより、表示領域外セグメントの描画処理を削
減したものである。
【0017】
【作用】第1および第2のフレーム・バッファ2,2’
に図形データを書き込む際、セグメントの描画処理を行
う前に、そのセグメントが表示領域から外れたセグメン
トか否かがわかっていれば、表示領域からはずれたセグ
メントに関しては、一連の描画処理が不要となる。
【0018】しかしながら、表示領域の内か外かの状態
は、表示領域の移動や拡大縮小、セグメントの移動や要
素の追加削除などで変化してしまい、セグメント描画処
理以前に、描画対象セグメントが表示領域から完全に外
れているか否かを判定することは困難である。このた
め、第1のフレーム・バッファに対する描画処理は省略
することはできないが、第2のフレーム・バッファの描
画処理時には、既に第1のフレーム・バッファに対して
描画処理を行っているので、第2のフレーム・バッファ
に対する描画処理が必要か否かは容易に判定することが
できる。
【0019】本発明は上記原理に基づき、第1のフレー
ム・バッファへの書き込みが行われたときに、バッファ
書き込みフラグを立てておき、第2のフレーム・バッフ
ァに対する描画処理時、上記フラグを参照し、バッファ
書き込みフラグが立っていないときには、第2のフレー
ム・バッファに対する描画処理を省略するようにしたも
のである。
【0020】上記の構成とすることにより、本発明にお
いては、表示領域外のセグメントの描画処理を約半分に
削減することができ、表示領域外のセグメントを数多く
含む画面に対しての処理速度を著しく向上させることが
できる。また、それとともに、表示領域外のセグメント
を数多く含む画面の更新をより高速に行うことが可能と
なる。
【0021】
【実施例】図2,図3は本発明の実施例の概略フローチ
ャートを示す図であり、図2は図形処理プロセッサにお
ける処理を示し、図3は画像データ生成プロセッサにお
ける処理を示している。図2において、「インタフェー
ス」は図形処理プロセッサと画像データ生成プロセッサ
間に設けられたインタフェースであり、このインタフェ
ース上には、Aバッファへのデータの書き込みが行われ
たか否かを示すバッファ書き込みフラグを格納するフラ
グ・レジスタが設けられている。
【0022】また、図4は画像データ生成プロセッサ1
4における処理を示すフローチャートである。図2,図
3および図4により本発明の実施例のセグメント描画処
理について説明する。図2のステップS21において、
表示領域を指定すると、この表示領域は図形処理プロセ
ッサ13から画像データ生成プロセッサ14に通知され
る。ついで、ステップS22において、処理すべきセグ
メントの残りの数を判別し、残りの数が0でなければ、
ステップS23で各セグメントの先頭アドレスが格納さ
れたセグメント管理テーブルを参照してセグメント・ポ
インタを得る。
【0023】ステップS24において、フレーム・バッ
ファ(AバッファおよびBバッファ)をスワップするた
め、バッファ・スワップ・コマンドを画像データ生成プ
ロセッサ14に送る。バッファ・スワップ・コマンドが
発行されると、画像データ生成プロセッサ14において
は、図3のステップS31において、フレーム・バッフ
ァをスワップする。すなわち、Aバッファをデータ書き
込み可能状態とし、Bバッファの内容を表示装置に表示
する。
【0024】すなわち、バッファ・スワップ・コマンド
が発行されると、画像データ生成プロセッサにおいて
は、図4のステップS41において、AバッファとBバ
ッファの状態を入れ替える。図2のステップS25にお
いて、図形処理プロセッサと画像データ生成プロセッサ
のインタフェース上に設けられたフラグ・レジスタのバ
ッファ書き込みフラグをリセットする。
【0025】ついで、図2のステップS26において、
前記と同様、セグメント内の要素の処理を行い、描画コ
マンド等を画像データ生成プロセッサ14に送る。画像
データ生成プロセッサ14においては、描画コマンドが
発行されると、図形処理プロセッサ13において処理さ
れた図形データが予め通知された表示領域にかかる場合
に、画像データをAバッファに書き込む(図3のステッ
プS32)。
【0026】また、画像データ生成プロセッサ14はA
バッファに書き込みのたびに、インタフェース上に設け
られたフラグ・レジスタのバッファ書き込みフラグにオ
ン信号をおくり、これはフラグ・レジスタでオア処理さ
れる。すなわち、画像データ生成プロセッサ14におい
ては、図4のステップS42において、描画コマンドが
発行されたとき、表示領域にかかるコマンド・データで
あるが否かを判別し、表示領域にかかるコマンド・デー
タである場合には、Aバッファにデータを書き込み、イ
ンタフェース上のバッファ書き込みフラグをオア処理す
る。その結果、セグメント・データがAバッファに書き
込まれた場合には、バッファ書き込みフラグはオンとな
るが、セグメント・データが表示領域外でAバッファへ
の書き込みが行われない場合には、バッファ書き込みフ
ラグはオフのままとなる。
【0027】図2のステップS27において、図形処理
プロセッサ13はAバッファおよびBバッファをスワッ
プするため、バッファ・スワップ・コマンドを画像デー
タ生成プロセッサ14に送り、画像データ生成プロセッ
サ14においては、前記と同様、図3のステップS33
において、フレーム・バッファをスワップし、Aバッフ
ァの内容を表示装置に表示し、Bバッファをデータ書き
込み可能状態とする。
【0028】図2のステップS28において、図形処理
プロセッサ13は、インタフェース上のフラグ・レジス
タを参照して、Aバッファ処理時、フレーム・バッファ
にデータの書き込みがあったか否かを判別し、フレーム
・バッファにデータの書き込みがあった場合には、ステ
ップS29に行き、前記と同様セグメント内の要素の処
理を行い、描画コマンド等を送出する。また、フレーム
・バッファにデータの書き込みがなかった場合には、上
記処理を行わず、ステップS22に戻り上記処理を繰り
返す。
【0029】以上のように、上記実施例においては、A
バッファ処理時、フレーム・バッファへの書き込みがあ
る度に(表示領域にかかる描画がある度に)、インタフ
ェース上に設けたバッファ書き込みフラグをオア処理す
るので、Aバッファに対する処理終了時には、そのフラ
グを参照するだけで、描画対象になっているセグメント
が表示領域にかかっているかどうか判り、表示領域にか
からないセグメントのBバッファに対する描画処理を省
くことができる。
【0030】
【発明の効果】以上説明したことから明らかなように、
本発明においては、ダブル・バッファを備えたセグメン
ト描画方式において、セグメント・データが表示領域外
で、一方のバッファへのセグメント・データの書き込み
がなかった場合に、他方へのバッファへの書き込みを省
略するようにしたので、表示領域外のセグメントの描画
処理を約半分に削減することができ、表示領域外のセグ
メントを数多く含む画面に対しての処理速度を著しく向
上させることができる。また、それとともに、表示領域
外のセグメントを数多く含む画面の更新をより高速に行
うことが可能となる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の実施例のフローチャートである。
【図3】本発明の実施例のフローチャート(続き)であ
る。
【図4】画像データ生成プロセッサにおけるフローチャ
ートである。
【図5】本発明の前提となるセグメント描画方式のブロ
ック図である。
【図6】従来例のフローチャートである。
【図7】従来例のフローチャート(続き)である。
【符号の説明】
11 インタフェース制御プロセッサ 12 図形データ・メモリ 13 図形処理プロセッサ 14 画像データ生成プロセッサ 15,16 画像データ・メモリ 17 CRT制御プロセッサ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 一方のフレーム・バッファにデータの書
    き込みを行っている間に他方のフレーム・バッファの内
    容を表示する第1および第2のフレーム・バッファ(2.
    2')を持ち、 表示領域に含まれるセグメント・データを第1および第
    2のフレーム・バッファ(2.2')に交互に書き込むことに
    より、表示装置(3) に画像を表示するセグメント高速描
    画方式において、 一方のフレーム・バッファ(2) にセグメント・データの
    書き込みがあったか否かを示すバッファ書き込みフラグ
    を保持するバッファ書き込みフラグ保持手段(4) を設
    け、 セグメント・データの第1のフレーム・バッファ(2) に
    対する描画処理後、上記バッファ書き込みフラグを参照
    して、第1のフレーム・バッファ(2) への書き込みが行
    われたか否かを判別し、第1のフレーム・バッファ(2)
    への書き込みが行われなかった場合に、第2のフレーム
    ・バッフア(2')に対する描画処理を省略することによ
    り、表示領域外セグメントの描画処理を削減したことを
    特徴とするセグメント高速描画方式。
JP4301981A 1992-11-12 1992-11-12 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 Withdrawn JPH06149533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4301981A JPH06149533A (ja) 1992-11-12 1992-11-12 表示領域外セグメントの描画処理を削減したセグメント高速描画方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4301981A JPH06149533A (ja) 1992-11-12 1992-11-12 表示領域外セグメントの描画処理を削減したセグメント高速描画方式

Publications (1)

Publication Number Publication Date
JPH06149533A true JPH06149533A (ja) 1994-05-27

Family

ID=17903455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4301981A Withdrawn JPH06149533A (ja) 1992-11-12 1992-11-12 表示領域外セグメントの描画処理を削減したセグメント高速描画方式

Country Status (1)

Country Link
JP (1) JPH06149533A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018511A1 (en) 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Image display device, image data providing device, image display system, image display system control method, control program, and recording medium
WO2008018503A1 (en) 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Image display device, image data providing device, image display system, image display system control method, control program, and recording medium
WO2008085787A3 (en) * 2007-01-03 2008-10-02 Apple Inc Multi buffer asynchronous scheme for processing incoming information
JP2009219148A (ja) * 1999-04-29 2009-09-24 Mitsubishi Electric Research Laboratories Inc ビデオ表示システム、及びテレビ表示画面上への提示のために画像データをダブルバッファリングする方法
US8390615B2 (en) 2006-08-11 2013-03-05 Sharp Kabushiki Kaisha Image display apparatus, image data providing apparatus, and image display system providing a control script for executing basic functions
KR20160135993A (ko) * 2015-05-19 2016-11-29 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009219148A (ja) * 1999-04-29 2009-09-24 Mitsubishi Electric Research Laboratories Inc ビデオ表示システム、及びテレビ表示画面上への提示のために画像データをダブルバッファリングする方法
WO2008018511A1 (en) 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Image display device, image data providing device, image display system, image display system control method, control program, and recording medium
WO2008018503A1 (en) 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Image display device, image data providing device, image display system, image display system control method, control program, and recording medium
US8390615B2 (en) 2006-08-11 2013-03-05 Sharp Kabushiki Kaisha Image display apparatus, image data providing apparatus, and image display system providing a control script for executing basic functions
WO2008085787A3 (en) * 2007-01-03 2008-10-02 Apple Inc Multi buffer asynchronous scheme for processing incoming information
US8489783B2 (en) 2007-01-03 2013-07-16 Apple Inc. Multi buffer asynchronous scheme for processing incoming information
KR20160135993A (ko) * 2015-05-19 2016-11-29 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Similar Documents

Publication Publication Date Title
JPH07141202A (ja) コンテキストを管理するシステム及び方法
KR100328424B1 (ko) 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치
JPH0355832B2 (ja)
JPH0875480A (ja) 地図描画方法
JPH01314382A (ja) 画像表示装置
JP2584143B2 (ja) 画像表示装置
JP2998417B2 (ja) マルチメディア情報処理装置
JPS6122391A (ja) 表示装置の複写制御方式
JPS60251431A (ja) メモリ表示装置
JPS6315617B2 (ja)
JP2829051B2 (ja) 文字表示方式
JPH0443594B2 (ja)
JPS61232486A (ja) イメ−ジデ−タ移動方式
JP2861159B2 (ja) ウィンドウ表示制御装置
JPS6146978A (ja) Crt表示装置
JPH04151195A (ja) 画像表示装置
JPS63142390A (ja) 表示装置
JPH0550013B2 (ja)
JPH0721394A (ja) 図形描画方法
JPH06324083A (ja) 波形蓄積表示装置
JPH0336676A (ja) ピクセル描画装置
JPH1011047A (ja) 画像表示制御装置
JPS59121384A (ja) デイスプレイ装置
JPS61223788A (ja) クリツピング制御方式
JPH05342336A (ja) 画像表示システム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201