JPH07141220A - 走査チェインに非走査可能部分の状態を含む方法及び装置 - Google Patents
走査チェインに非走査可能部分の状態を含む方法及び装置Info
- Publication number
- JPH07141220A JPH07141220A JP6144504A JP14450494A JPH07141220A JP H07141220 A JPH07141220 A JP H07141220A JP 6144504 A JP6144504 A JP 6144504A JP 14450494 A JP14450494 A JP 14450494A JP H07141220 A JPH07141220 A JP H07141220A
- Authority
- JP
- Japan
- Prior art keywords
- scannable
- register
- register means
- scan
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318586—Design for test with partial scan or non-scannable parts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【目的】 走査可能な構成部分によって転送された登録
状態が走査可能な回路構成に包含される走査可能なレジ
スタに模写されかつ記憶されて、走査可能な構成部分を
テストする走査が非走査可能な要素の欠陥なしの登録状
態の観測も許容する走査チェインに非走査可能部分の状
態を含む方法及び装置を提供する。 【構成】 走査可能ロジックは、走査可能ユニットから
非走査可能ユニットのレジスタへ伝達されたデータの写
しを維持する一つ以上の記憶レジスタを含む。走査可能
ユニットが走査テストの対象であるときに、レジスタ
は、非走査可能ユニットへ転送される対応する状態情報
を包含する。走査可能及び非走査可能ユニットが実行条
件に設置されたときに、レジスタは、動作を続けるため
に状態情報を非走査可能ユニットへ供給する。
状態が走査可能な回路構成に包含される走査可能なレジ
スタに模写されかつ記憶されて、走査可能な構成部分を
テストする走査が非走査可能な要素の欠陥なしの登録状
態の観測も許容する走査チェインに非走査可能部分の状
態を含む方法及び装置を提供する。 【構成】 走査可能ロジックは、走査可能ユニットから
非走査可能ユニットのレジスタへ伝達されたデータの写
しを維持する一つ以上の記憶レジスタを含む。走査可能
ユニットが走査テストの対象であるときに、レジスタ
は、非走査可能ユニットへ転送される対応する状態情報
を包含する。走査可能及び非走査可能ユニットが実行条
件に設置されたときに、レジスタは、動作を続けるため
に状態情報を非走査可能ユニットへ供給する。
Description
【０００１】
【産業上の利用分野】本発明は、一般にデジタル装置に
関し、特に、非走査可能ユニットへ伝達された状態情報
を走査可能な回路の走査チェインに組み込む装置に関す
る。
関し、特に、非走査可能ユニットへ伝達された状態情報
を走査可能な回路の走査チェインに組み込む装置に関す
る。
【０００２】
【従来の技術】デジタル設計における今日の情況は、製
造中及びエンド・ユーザーの手元で実際に使用されると
きの両方で設計がテストされるという特徴の取り込み
（incorporation of features ）をしばしば必要とす
る。テスト実行のためにデジタル設計で用いられる最も
ポピュラーなテスト技法の一つは、「走査に基づく設計
（scan based design ）」と呼ばれるものである。これ
は、通常のデジタル回路構成の設計にロジックを加え
て、テスト信号に応答してデジタル回路構成の基本記憶
ユニット（例えば、ラッチ、レジスタステージ、フリッ
プフロップ等）が一つ以上の伸長されたシフトレジスタ
（「走査チェインズ」）に構成されることを含む。次
に、テストパターン（「ベクトル」）は、そのように形
成されたスキャンチェインズに導入（「走査」）され
て、デジタル回路構成は、その標準構成に戻りそしてそ
の動作サイクルの一つ以上について普通に実行させられ
る。次に、走査チェインズは、リフォーム（再構成）さ
れて、デジタルシステムの合成登録状態（resultant re
gistered state）が取り除かれかつ試験される。代替的
に、テスト下のデジタル回路は、走査テストが回路構成
を停止するある時点に到達するまで、普通に実行させる
ことができる。次に、走査チェイン構成が形成され、そ
して回路構成の登録状態が取り除かれ、観測され、もと
どうりにされ、そしてその標準構成に戻った後に、ユニ
ットは続行される。
造中及びエンド・ユーザーの手元で実際に使用されると
きの両方で設計がテストされるという特徴の取り込み
（incorporation of features ）をしばしば必要とす
る。テスト実行のためにデジタル設計で用いられる最も
ポピュラーなテスト技法の一つは、「走査に基づく設計
（scan based design ）」と呼ばれるものである。これ
は、通常のデジタル回路構成の設計にロジックを加え
て、テスト信号に応答してデジタル回路構成の基本記憶
ユニット（例えば、ラッチ、レジスタステージ、フリッ
プフロップ等）が一つ以上の伸長されたシフトレジスタ
（「走査チェインズ」）に構成されることを含む。次
に、テストパターン（「ベクトル」）は、そのように形
成されたスキャンチェインズに導入（「走査」）され
て、デジタル回路構成は、その標準構成に戻りそしてそ
の動作サイクルの一つ以上について普通に実行させられ
る。次に、走査チェインズは、リフォーム（再構成）さ
れて、デジタルシステムの合成登録状態（resultant re
gistered state）が取り除かれかつ試験される。代替的
に、テスト下のデジタル回路は、走査テストが回路構成
を停止するある時点に到達するまで、普通に実行させる
ことができる。次に、走査チェイン構成が形成され、そ
して回路構成の登録状態が取り除かれ、観測され、もと
どうりにされ、そしてその標準構成に戻った後に、ユニ
ットは続行される。
【０００３】走査設計は、テスト下のユニットの動作が
ある時点で停止されることができ、ユニットが、その走
査構成に再構成され、そして、その状態は、検索され、
観測され、かつ置換されるような、デジタル回路構成の
「登録状態」にわたる制御可能性及び観測可能性を確立
する（即ち、状態は、時間におけるある瞬間で基本メモ
リユニットを仮定した）効果的かつ効率的な方法を提供
する。テスト下のデジタル回路構成は、次に、普通の動
作モードに戻され、それが再び停止されるまで継続し、
そしてその登録状態が上述したように観測される。
ある時点で停止されることができ、ユニットが、その走
査構成に再構成され、そして、その状態は、検索され、
観測され、かつ置換されるような、デジタル回路構成の
「登録状態」にわたる制御可能性及び観測可能性を確立
する（即ち、状態は、時間におけるある瞬間で基本メモ
リユニットを仮定した）効果的かつ効率的な方法を提供
する。テスト下のデジタル回路構成は、次に、普通の動
作モードに戻され、それが再び停止されるまで継続し、
そしてその登録状態が上述したように観測される。
【０００４】
【発明が解決しようとする課題】しばしば、現況におけ
るデジタルユニットの設計は、そのような走査可能な構
成部分を、走査可能であるべく設計されないスタンダー
ドな、標準品（off-the-shelf ）構成部分（例えば、マ
イクロプロセッサ、ランダム・アクセス・メモリ（ＲＡ
Ｍｓ）等）と組合せる。それゆえに、これら標準構成部
分の登録状態は、従って、走査テスト手順の制御可能か
つ観測可能な領域外である。非走査可能構成部分と走査
可能構成部分のこの組合せは、全体的な結合のテスト可
能性をかなり限定できる。そのような非走査可能な部分
は、いかなる走査ストリングにも含むことができないの
で、走査可能な部分の走査テスト（または初期化設定）
の後でそれらが保持しうるいかなる初期登録状態値も不
確定（indeterminate ）と考えられなければならない。
この不確定状態は、ほかの場所へ予測不可能性（indete
rminism ）を伝播する傾向にあり、多数の矯正（remedi
es）の一つの使用を強制する： （１）不確定状態伝播の形成及び伝播をブロックすべく
エキストラロジック（extra logic ）を付加する（そし
て回路構成の多くの非テスト可能な領域を受け入れ
る）； （２）不確定状態を機能的に消去すべく走査に続いて複
雑なテストシーケンスを付加する；または、 （３）上記のある組合せ。
るデジタルユニットの設計は、そのような走査可能な構
成部分を、走査可能であるべく設計されないスタンダー
ドな、標準品（off-the-shelf ）構成部分（例えば、マ
イクロプロセッサ、ランダム・アクセス・メモリ（ＲＡ
Ｍｓ）等）と組合せる。それゆえに、これら標準構成部
分の登録状態は、従って、走査テスト手順の制御可能か
つ観測可能な領域外である。非走査可能構成部分と走査
可能構成部分のこの組合せは、全体的な結合のテスト可
能性をかなり限定できる。そのような非走査可能な部分
は、いかなる走査ストリングにも含むことができないの
で、走査可能な部分の走査テスト（または初期化設定）
の後でそれらが保持しうるいかなる初期登録状態値も不
確定（indeterminate ）と考えられなければならない。
この不確定状態は、ほかの場所へ予測不可能性（indete
rminism ）を伝播する傾向にあり、多数の矯正（remedi
es）の一つの使用を強制する： （１）不確定状態伝播の形成及び伝播をブロックすべく
エキストラロジック（extra logic ）を付加する（そし
て回路構成の多くの非テスト可能な領域を受け入れ
る）； （２）不確定状態を機能的に消去すべく走査に続いて複
雑なテストシーケンスを付加する；または、 （３）上記のある組合せ。
【０００５】従って、テスト目的のために走査可能な回
路構成と共存すべく非走査可能な回路構成の登録状態に
対して必要が存在するということがわかる。本発明の目
的は、上記従来技術における問題点に鑑み、走査可能な
構成部分によって転送された登録状態が、走査可能な回
路構成に包含される走査可能なレジスタに模写されかつ
記憶されて、走査可能な構成部分をテストする走査が、
非走査可能な要素の欠陥なしの登録状態の観測も許容す
る走査チェインに非走査可能部分の状態を含む方法及び
装置を提供することである。
路構成と共存すべく非走査可能な回路構成の登録状態に
対して必要が存在するということがわかる。本発明の目
的は、上記従来技術における問題点に鑑み、走査可能な
構成部分によって転送された登録状態が、走査可能な回
路構成に包含される走査可能なレジスタに模写されかつ
記憶されて、走査可能な構成部分をテストする走査が、
非走査可能な要素の欠陥なしの登録状態の観測も許容す
る走査チェインに非走査可能部分の状態を含む方法及び
装置を提供することである。
【０００６】
【課題を解決するための手段】本発明の上記目的は、走
査可能装置の走査で非走査可能なデジタル装置の状態情
報を含み、状態が該走査可能装置によって非走査可能装
置へ転送される装置であって、走査可能装置によって非
走査可能装置へ伝達された状態情報を受け取る走査可能
装置のレジスタ手段と、走査テストの終結で非走査可能
装置への伝達のためのレジスタ手段を選択する手段とを
備えている装置によって達成される。また、本発明の目
的は、少なくとも一つの伸長したシフトレジスタを形成
するために第１のテスト信号に応答すべく動作モードか
ら構成可能な複数の基本記憶ユニットを有している走査
可能ロジックユニットを含んでいるデジタルシステムに
おいて、複数の基本状態要素のある一定のものは、第１
のレジスタ手段を形成し、非走査可能ロジックユニット
は、第１のレジスタ手段からデータを受け取るべく結合
された第２のレジスタ手段を有し、走査可能ロジックユ
ニットは、複数の基本記憶ユニットの他のものから形成
され、第２のレジスタ手段に結合されたデータを受け取
るべく結合される第３のレジスタ手段と、テスト信号の
一つに応答して第２のレジスタ手段へ第１のレジスタ手
段または第３のレジスタ手段からのデータを選択的に伝
達するために第１及び第３のレジスタ手段に結合れた選
択手段とを有する装置を備えている走査可能ロジックユ
ニットによっても達成される。
査可能装置の走査で非走査可能なデジタル装置の状態情
報を含み、状態が該走査可能装置によって非走査可能装
置へ転送される装置であって、走査可能装置によって非
走査可能装置へ伝達された状態情報を受け取る走査可能
装置のレジスタ手段と、走査テストの終結で非走査可能
装置への伝達のためのレジスタ手段を選択する手段とを
備えている装置によって達成される。また、本発明の目
的は、少なくとも一つの伸長したシフトレジスタを形成
するために第１のテスト信号に応答すべく動作モードか
ら構成可能な複数の基本記憶ユニットを有している走査
可能ロジックユニットを含んでいるデジタルシステムに
おいて、複数の基本状態要素のある一定のものは、第１
のレジスタ手段を形成し、非走査可能ロジックユニット
は、第１のレジスタ手段からデータを受け取るべく結合
された第２のレジスタ手段を有し、走査可能ロジックユ
ニットは、複数の基本記憶ユニットの他のものから形成
され、第２のレジスタ手段に結合されたデータを受け取
るべく結合される第３のレジスタ手段と、テスト信号の
一つに応答して第２のレジスタ手段へ第１のレジスタ手
段または第３のレジスタ手段からのデータを選択的に伝
達するために第１及び第３のレジスタ手段に結合れた選
択手段とを有する装置を備えている走査可能ロジックユ
ニットによっても達成される。
【０００７】本発明の選択手段は、マルチプレクサであ
ってもよい。
ってもよい。
【０００８】
【作用】本発明の装置では、レジスタ手段は、走査可能
装置によって非走査可能装置へ伝達された状態情報を受
け取り、選択する手段は、走査テストの終結で非走査可
能装置への伝達のためのレジスタ手段を選択する。ま
た、本発明の装置の走査可能ロジックユニットでは、第
３のレジスタ手段は、複数の基本記憶ユニットの他のも
のから形成され、第２のレジスタ手段に結合されたデー
タを受け取るべく結合され、選択手段は、テスト信号の
一つに応答して第２のレジスタ手段へ第１のレジスタ手
段または第３のレジスタ手段からのデータを選択的に伝
達するために第１及び第３のレジスタ手段に結合れる。
装置によって非走査可能装置へ伝達された状態情報を受
け取り、選択する手段は、走査テストの終結で非走査可
能装置への伝達のためのレジスタ手段を選択する。ま
た、本発明の装置の走査可能ロジックユニットでは、第
３のレジスタ手段は、複数の基本記憶ユニットの他のも
のから形成され、第２のレジスタ手段に結合されたデー
タを受け取るべく結合され、選択手段は、テスト信号の
一つに応答して第２のレジスタ手段へ第１のレジスタ手
段または第３のレジスタ手段からのデータを選択的に伝
達するために第１及び第３のレジスタ手段に結合れる。
【０００９】
【実施例】以下、添付した図面を参照して、本発明の走
査チェインに非走査可能部分の状態を含む方法及び装置
の実施例を詳細に説明する。図１は、２つのシステム構
成部分１２及び１４を含むデジタルシステムの部分１０
を示す。構成部分１２は、応用指向集積回路（ＡＳＩ
Ｃ）でありえ、そして構成部分１４は、同期アンダムア
クセスメモリ（ＲＡＭ）である。図１に示すように、構
成部分１２は、出力レジスタ２２に結合され、構成部分
１２のデジタル回路構成の大部分を象徴的に表わす機能
ロジック２０を含む。出力レジスタ（２２）の内容（趣
意）は、マルチプレクサ２４を介して、同期ＲＡＭ１４
のアドレスレジスタ３０にアドレスを伝達するアドレス
バス２８へマルチビットアドレスを供給する。データ
は、アドレスレジスタ３０によって受け取られたアドレ
スに応答して同期ＲＡＭ１４のメモリ配列３２からアク
セスされ、そしてデータバス３４によって構成部分１２
へ伝達される。マルチプレクサ２４の出力も、アドレス
レジスタ３０へ伝達されたアドレスを受け取るべくシャ
ドーレジスタ２６に結合される。
査チェインに非走査可能部分の状態を含む方法及び装置
の実施例を詳細に説明する。図１は、２つのシステム構
成部分１２及び１４を含むデジタルシステムの部分１０
を示す。構成部分１２は、応用指向集積回路（ＡＳＩ
Ｃ）でありえ、そして構成部分１４は、同期アンダムア
クセスメモリ（ＲＡＭ）である。図１に示すように、構
成部分１２は、出力レジスタ２２に結合され、構成部分
１２のデジタル回路構成の大部分を象徴的に表わす機能
ロジック２０を含む。出力レジスタ（２２）の内容（趣
意）は、マルチプレクサ２４を介して、同期ＲＡＭ１４
のアドレスレジスタ３０にアドレスを伝達するアドレス
バス２８へマルチビットアドレスを供給する。データ
は、アドレスレジスタ３０によって受け取られたアドレ
スに応答して同期ＲＡＭ１４のメモリ配列３２からアク
セスされ、そしてデータバス３４によって構成部分１２
へ伝達される。マルチプレクサ２４の出力も、アドレス
レジスタ３０へ伝達されたアドレスを受け取るべくシャ
ドーレジスタ２６に結合される。
【００１０】構成部分１２は、上述した意味で走査可能
であるべく設計される、即ち、機能ロジック２０、出力
レジスタ２２及びシャドーレジスタ２６を編成しうるそ
れらを含んでいる、その基本メモリユニット（例えば、
フリップフロップ、レジスタ、ラッチ等）は、「実行
（run ）」（要素が普通に動作し、ＳＣＡＮ及びＨＯＬ
Ｄ信号が非表明である）、「保持（hold）」（要素がそ
の状態を保持する）、及び「走査（scan）」（全ての要
素が一つ以上の走査チェインズを形成すべく構成され
た）の三つのモードの一つで動作すべく構成可能であ
る。この目的に対し、構成部分１２は、テスト制御機器
（図示省略）からテスト信号ＳＣＡＮ及びＨＯＬＤを受
け取るためにテストバス３６に結合される。加えて、テ
ストバス３６は、テストベクトル（データストリング
ス）を連続的に伝達するためまたは構成部分１２の以前
に取り除かれた登録状態を置換するために走査データ・
イン（ＳＤＩ）回線を含む。勿論、構成部分は、ＳＤＩ
回線上のデータを受け取るべくＳＣＡＮテスト信号の表
明によって走査モードに設置されなければならない。構
成部分１２の登録状態は、走査データ・アウト（ＳＤ
Ｏ）出力回線を介して、再び走査モードのときに、連続
的に取り除かれる。
であるべく設計される、即ち、機能ロジック２０、出力
レジスタ２２及びシャドーレジスタ２６を編成しうるそ
れらを含んでいる、その基本メモリユニット（例えば、
フリップフロップ、レジスタ、ラッチ等）は、「実行
（run ）」（要素が普通に動作し、ＳＣＡＮ及びＨＯＬ
Ｄ信号が非表明である）、「保持（hold）」（要素がそ
の状態を保持する）、及び「走査（scan）」（全ての要
素が一つ以上の走査チェインズを形成すべく構成され
た）の三つのモードの一つで動作すべく構成可能であ
る。この目的に対し、構成部分１２は、テスト制御機器
（図示省略）からテスト信号ＳＣＡＮ及びＨＯＬＤを受
け取るためにテストバス３６に結合される。加えて、テ
ストバス３６は、テストベクトル（データストリング
ス）を連続的に伝達するためまたは構成部分１２の以前
に取り除かれた登録状態を置換するために走査データ・
イン（ＳＤＩ）回線を含む。勿論、構成部分は、ＳＤＩ
回線上のデータを受け取るべくＳＣＡＮテスト信号の表
明によって走査モードに設置されなければならない。構
成部分１２の登録状態は、走査データ・アウト（ＳＤ
Ｏ）出力回線を介して、再び走査モードのときに、連続
的に取り除かれる。
【００１１】普通に動作しているときに（即ち、実行モ
ード中に）、ＨＯＬＤテスト信号は、表明されない。そ
して、出力レジスタ２２の内容を選択し、かつアドレス
バス２８、そしてシャドー及びアドレスレジスタ２６，
３０（全てシステムクロック、Ｓ＿ＣＬＫの同期制御の
下）へ渡すべくマルチプレクサ２４を動作することは、
ＨＯＬＤの非表明状態である。実行モード中、時間毎
に、アドレスは、データがアクセスされるかまたはデー
タが書き込まれるメモリ配列３２のメモリ位置（memory
locations）をアドレスするために同期ＲＡＭ１４に伝
達される。アドレスは、メモリ配列３２をアドレスすべ
く同期ＲＡＭ１４のアドレスレジスタ３０に受け取られ
かつ一時的に保持される。それゆえに、同期ＲＡＭ１４
は、非走査可能な登録要素（走査可能であるべく設計さ
れない限り−この議論のコンテキストでは、そうではな
い）を有している商用要素（commercial element）の一
例である。図２及び図３を参照して、走査チェインに登
録状態（即ち、レジスタ３０の内容）を含むべく本発明
の動作を説明する。実行モード中の時間のある点におい
て（例えば、図３のステップ４０）、システム１０の登
録状態を試験のために取り除く目的のために、走査モー
ドを入力することが決定される。どのように決定がなさ
れたかは、本発明について重要ではない；それは、シス
テム１０の登録状態を置換すべくプログラム的に（テス
ト信号を供給するテストユニット（図示省略）によるよ
うに）或いはテストユニットを手動でコマンドしうるユ
ーザーによってなされうる。
ード中に）、ＨＯＬＤテスト信号は、表明されない。そ
して、出力レジスタ２２の内容を選択し、かつアドレス
バス２８、そしてシャドー及びアドレスレジスタ２６，
３０（全てシステムクロック、Ｓ＿ＣＬＫの同期制御の
下）へ渡すべくマルチプレクサ２４を動作することは、
ＨＯＬＤの非表明状態である。実行モード中、時間毎
に、アドレスは、データがアクセスされるかまたはデー
タが書き込まれるメモリ配列３２のメモリ位置（memory
locations）をアドレスするために同期ＲＡＭ１４に伝
達される。アドレスは、メモリ配列３２をアドレスすべ
く同期ＲＡＭ１４のアドレスレジスタ３０に受け取られ
かつ一時的に保持される。それゆえに、同期ＲＡＭ１４
は、非走査可能な登録要素（走査可能であるべく設計さ
れない限り−この議論のコンテキストでは、そうではな
い）を有している商用要素（commercial element）の一
例である。図２及び図３を参照して、走査チェインに登
録状態（即ち、レジスタ３０の内容）を含むべく本発明
の動作を説明する。実行モード中の時間のある点におい
て（例えば、図３のステップ４０）、システム１０の登
録状態を試験のために取り除く目的のために、走査モー
ドを入力することが決定される。どのように決定がなさ
れたかは、本発明について重要ではない；それは、シス
テム１０の登録状態を置換すべくプログラム的に（テス
ト信号を供給するテストユニット（図示省略）によるよ
うに）或いはテストユニットを手動でコマンドしうるユ
ーザーによってなされうる。
【００１２】継続する前に、レジスタ２２、２６及び３
０の内容を示す図２をここで考慮する。実行モード（図
３のステップ４０）を出る前に、時間ｔ0 で、出力レジ
スタ２２は、アドレスＡを受け取る。システムクロック
Ｓ＿ＣＬＫの次のサイクルで、時間ｔ1 、出力レジスタ
２２は、アドレスＢを受け取り、そして出力レジスタ２
２の以前の内容（アドレスＡ）は、アドレスレジスタ３
０及びシャドーレジスタ２６へ転送される。次のサイク
ル（時間ｔ2 ）は、出力レジスタ２２がアドレスＣを受
け取る間に、シャドーレジスタ２６及びアドレスレジス
タ３０でアドレスＢを見出す。ここで、時間ｔ3 の前
に、システム１０の登録状態（即ち、構成部分１２）を
取り除くべく決定がなされて、時間ｔ3 で、ステップ４
０（図３）の実行モードは、ＨＯＬＤテスト信号が表明
されるステップ４２のために出される。ＨＯＬＤ信号
は、上述したように、表明された間に、構成部分１２の
登録状態を凍結する。しかしながら、同期ＲＡＭ１４
は、非走査可能であるので、ＨＯＬＤ信号は、それ（同
期ＲＡＭ１４）またはその登録状態（即ち、アドレスレ
ジスタ３０）に何の影響も及ぼさない。次に、ＳＣＡＮ
信号は、走査可能なレジスタを一つ以上の走査チェイン
ズ中に再構成すべく表明され、そして構成部分１２の状
態は、それが観測されうる走査データ・アウト（ＳＤ
Ｏ）信号回線を介して、Ｓ＿ＣＬＫを用いて、連続的に
取り除かれる。
０の内容を示す図２をここで考慮する。実行モード（図
３のステップ４０）を出る前に、時間ｔ0 で、出力レジ
スタ２２は、アドレスＡを受け取る。システムクロック
Ｓ＿ＣＬＫの次のサイクルで、時間ｔ1 、出力レジスタ
２２は、アドレスＢを受け取り、そして出力レジスタ２
２の以前の内容（アドレスＡ）は、アドレスレジスタ３
０及びシャドーレジスタ２６へ転送される。次のサイク
ル（時間ｔ2 ）は、出力レジスタ２２がアドレスＣを受
け取る間に、シャドーレジスタ２６及びアドレスレジス
タ３０でアドレスＢを見出す。ここで、時間ｔ3 の前
に、システム１０の登録状態（即ち、構成部分１２）を
取り除くべく決定がなされて、時間ｔ3 で、ステップ４
０（図３）の実行モードは、ＨＯＬＤテスト信号が表明
されるステップ４２のために出される。ＨＯＬＤ信号
は、上述したように、表明された間に、構成部分１２の
登録状態を凍結する。しかしながら、同期ＲＡＭ１４
は、非走査可能であるので、ＨＯＬＤ信号は、それ（同
期ＲＡＭ１４）またはその登録状態（即ち、アドレスレ
ジスタ３０）に何の影響も及ぼさない。次に、ＳＣＡＮ
信号は、走査可能なレジスタを一つ以上の走査チェイン
ズ中に再構成すべく表明され、そして構成部分１２の状
態は、それが観測されうる走査データ・アウト（ＳＤ
Ｏ）信号回線を介して、Ｓ＿ＣＬＫを用いて、連続的に
取り除かれる。
【００１３】ＳＣＡＮ信号の表明は、構成部分１２の走
査中に偽書込み動作が実行されないことを確実にすべく
同期ＲＡＭ１４への書込み許可（write enable）をブロ
ックすべく動作する。Ｓ＿ＣＬＫ信号は、同期ＲＡＭ１
４へも印加され、そして、構成部分の状態の抽出中に、
同期ＲＡＭのアドレスレジスタ３０は、その時に出力レ
ジスタ２２（勿論、走査チェインの一部である）が包含
するあらゆる内容を受け取るべく、Ｓ＿ＣＬＫによって
連続的にクロックされる。それゆえに、走査の完了で、
アドレスレジスタ３０の内容が何であるかがわからな
い、即ち、その内容が不確定である。観測の後で、取り
除かれた状態が（ＳＤＩ信号回線における走査データを
介して）構成部分１２に戻り、かつ構成部分がその普通
の、動作状態に戻ったときに、アドレスレジスタ３０の
不確定内容の内容は、動作が再開されたときにメモリ配
列３２へ書き込まれうるかまたはメモリ配列３２からア
クセスされうるデータによって伝播されうる。本発明が
指向しているのは、不確定状態のこの伝播である。構成
部分１２を走査した結果としての不確定状態の伝播の問
題は、マルチプレクサ２４及びシャドーレジスタ２６の
追加によって取り除かれる。理解されるように、マルチ
プレクサ２４及びシャドーレジスタ２６の使用は、本質
的に構成部分１２の走査ストリングにおける非走査可能
な部分であるところの故障無しの登録状態（即ち、アド
レスレジスタ３０）を含むための効果的な技法を提供す
る。
査中に偽書込み動作が実行されないことを確実にすべく
同期ＲＡＭ１４への書込み許可（write enable）をブロ
ックすべく動作する。Ｓ＿ＣＬＫ信号は、同期ＲＡＭ１
４へも印加され、そして、構成部分の状態の抽出中に、
同期ＲＡＭのアドレスレジスタ３０は、その時に出力レ
ジスタ２２（勿論、走査チェインの一部である）が包含
するあらゆる内容を受け取るべく、Ｓ＿ＣＬＫによって
連続的にクロックされる。それゆえに、走査の完了で、
アドレスレジスタ３０の内容が何であるかがわからな
い、即ち、その内容が不確定である。観測の後で、取り
除かれた状態が（ＳＤＩ信号回線における走査データを
介して）構成部分１２に戻り、かつ構成部分がその普通
の、動作状態に戻ったときに、アドレスレジスタ３０の
不確定内容の内容は、動作が再開されたときにメモリ配
列３２へ書き込まれうるかまたはメモリ配列３２からア
クセスされうるデータによって伝播されうる。本発明が
指向しているのは、不確定状態のこの伝播である。構成
部分１２を走査した結果としての不確定状態の伝播の問
題は、マルチプレクサ２４及びシャドーレジスタ２６の
追加によって取り除かれる。理解されるように、マルチ
プレクサ２４及びシャドーレジスタ２６の使用は、本質
的に構成部分１２の走査ストリングにおける非走査可能
な部分であるところの故障無しの登録状態（即ち、アド
レスレジスタ３０）を含むための効果的な技法を提供す
る。
【００１４】通常動作中、マルチプレクサ２４の制御入
力に印加されたＨＯＬＤ信号は、表明されないので、出
力レジスタ２２の内容は、選択され、かつアドレスレジ
スタ３０へマルチプレクサ２４によって渡される。しか
しながら、毎回出力レジスタ２２の状態（即ち、アドレ
ス）がそのように転送されると、それは、シャドーレジ
スタ２６へも伝達されかつ記憶される。時間ｔ3 で、テ
スト制御ユニットは、ＨＯＬＤテスト信号を表明すべく
プログラム入力またはユーザー入力に応答し、そして実
行モードステップ４０は、ステップ４４のためにステッ
プ４２を介して出る（図３）。時間ｔ4 で、ＨＯＬＤ信
号が表明された（状態）で、出力レジスタ２２及びシャ
ドーレジスタ２６は、Ｓ＿ＣＬＫを無視し、そしてそれ
らの内容（即ち、それぞれアドレスＤ及びＣ）を維持す
る。しかしながら、アドレスレジスタ３０は、ＨＯＬＤ
信号によって影響されず、従って（ＭＵＸ２４を介し
て）レジスタ２６によってそれに印加されたアドレスＣ
を受け取る。ＳＣＡＮ信号は、時間ｔ4 でステップ４４
（図３）において表明される。次に、ステップ４６（多
くのＳ＿ＣＬＫサイクルの間続く）中に、構成部分１２
の状態は、アドレスレジスタ３０が不確定になる期間
に、取り除かれかつ置換される。上記したように、ＳＣ
ＡＮ信号は、同期ＲＡＭ１４への書込みをブロックすべ
く動作する。それゆえに、ＳＣＡＮが表明されている間
に、同期ＲＡＭ１４は、書込み動作を実行することから
回避され、そして走査テスト中に構成部分１２によって
仮定された種々の不確定状態は、同期ＲＡＭ１４のメモ
リ配列３２の内容に影響を及ぼさない。
力に印加されたＨＯＬＤ信号は、表明されないので、出
力レジスタ２２の内容は、選択され、かつアドレスレジ
スタ３０へマルチプレクサ２４によって渡される。しか
しながら、毎回出力レジスタ２２の状態（即ち、アドレ
ス）がそのように転送されると、それは、シャドーレジ
スタ２６へも伝達されかつ記憶される。時間ｔ3 で、テ
スト制御ユニットは、ＨＯＬＤテスト信号を表明すべく
プログラム入力またはユーザー入力に応答し、そして実
行モードステップ４０は、ステップ４４のためにステッ
プ４２を介して出る（図３）。時間ｔ4 で、ＨＯＬＤ信
号が表明された（状態）で、出力レジスタ２２及びシャ
ドーレジスタ２６は、Ｓ＿ＣＬＫを無視し、そしてそれ
らの内容（即ち、それぞれアドレスＤ及びＣ）を維持す
る。しかしながら、アドレスレジスタ３０は、ＨＯＬＤ
信号によって影響されず、従って（ＭＵＸ２４を介し
て）レジスタ２６によってそれに印加されたアドレスＣ
を受け取る。ＳＣＡＮ信号は、時間ｔ4 でステップ４４
（図３）において表明される。次に、ステップ４６（多
くのＳ＿ＣＬＫサイクルの間続く）中に、構成部分１２
の状態は、アドレスレジスタ３０が不確定になる期間
に、取り除かれかつ置換される。上記したように、ＳＣ
ＡＮ信号は、同期ＲＡＭ１４への書込みをブロックすべ
く動作する。それゆえに、ＳＣＡＮが表明されている間
に、同期ＲＡＭ１４は、書込み動作を実行することから
回避され、そして走査テスト中に構成部分１２によって
仮定された種々の不確定状態は、同期ＲＡＭ１４のメモ
リ配列３２の内容に影響を及ぼさない。
【００１５】適当な数（ｎ−１）のＳ＿ＣＬＫパルスの
後で、走査は完了し、そして構成部分１２の状態は、復
元される。その復元は、構成部分１２を、走査されるた
めに実行モードを出るまえにそれが入力した状態、即
ち、時間ｔ3 のちょうど前にそれが保持した状態に設置
する。システム１０が実行モード（図３のステップ４
０）に戻る前に、しかしながら、アドレスレジスタ３０
の不確定状態は、置換されなければならない；もしそう
でないならば、この不確定性は、動作の進行中のスキー
ムにおいて何の意味もないメモリ配列３２のメモリ位置
から読み取られる（またはメモリ位置へ書き込まれる）
データによってシステム中を伝播されるであろう（例え
ば、構成部分１２に戻る）。適当な状態へアドレスレジ
スタ３０を復元するために、Ｓ＿ＣＬＫの一つまたはそ
れ以上のクロック期間についてＨＯＬＤは、表明され
る。時間ｔn-1 で始まるクロック期間中に、シャドーレ
ジスタ中に走査されたアドレスは、マルチプレクサ２４
によって選択され、そしてＨＯＬＤ信号によってアドレ
スバス２８上に設置されて、アドレスレジスタ３０に負
荷（load）される。時間ｔn でシステム１０は、動作が
ステップ４２、４４が入力されたちょうど前の点から再
開されるところの、そして適当なアドレスＣを包含して
いるアドレスレジスタ３０を伴って、ＳＣＡＮ及びＨＯ
ＬＤ信号を非表明することによって、実行モードへ戻る
（図３のステップ４０）。動作が再開されたときに、ア
ドレスレジスタ３０の内容がもはや未知ではない、即
ち、不確定ではなく、それよりも、そうであるべき量、
アドレスＣを包含する、ということに注目してほしい。
また、走査テストが開始されたときにアドレスレジスタ
３０に包含されている情報状態は、事実、シャドーレジ
スタ２６に記憶されているそれによる走査テストに含ま
れていたということにも注目してほしい。。
後で、走査は完了し、そして構成部分１２の状態は、復
元される。その復元は、構成部分１２を、走査されるた
めに実行モードを出るまえにそれが入力した状態、即
ち、時間ｔ3 のちょうど前にそれが保持した状態に設置
する。システム１０が実行モード（図３のステップ４
０）に戻る前に、しかしながら、アドレスレジスタ３０
の不確定状態は、置換されなければならない；もしそう
でないならば、この不確定性は、動作の進行中のスキー
ムにおいて何の意味もないメモリ配列３２のメモリ位置
から読み取られる（またはメモリ位置へ書き込まれる）
データによってシステム中を伝播されるであろう（例え
ば、構成部分１２に戻る）。適当な状態へアドレスレジ
スタ３０を復元するために、Ｓ＿ＣＬＫの一つまたはそ
れ以上のクロック期間についてＨＯＬＤは、表明され
る。時間ｔn-1 で始まるクロック期間中に、シャドーレ
ジスタ中に走査されたアドレスは、マルチプレクサ２４
によって選択され、そしてＨＯＬＤ信号によってアドレ
スバス２８上に設置されて、アドレスレジスタ３０に負
荷（load）される。時間ｔn でシステム１０は、動作が
ステップ４２、４４が入力されたちょうど前の点から再
開されるところの、そして適当なアドレスＣを包含して
いるアドレスレジスタ３０を伴って、ＳＣＡＮ及びＨＯ
ＬＤ信号を非表明することによって、実行モードへ戻る
（図３のステップ４０）。動作が再開されたときに、ア
ドレスレジスタ３０の内容がもはや未知ではない、即
ち、不確定ではなく、それよりも、そうであるべき量、
アドレスＣを包含する、ということに注目してほしい。
また、走査テストが開始されたときにアドレスレジスタ
３０に包含されている情報状態は、事実、シャドーレジ
スタ２６に記憶されているそれによる走査テストに含ま
れていたということにも注目してほしい。。
【００１６】それゆえに、本発明は、あらゆる不確定状
態を取り除くために、精巧な手順なしに、走査可能な機
器の走査を、通常の動作によって追従させるということ
が当業者にとってここで自明であろう。加えて、本発明
は、走査における非走査可能な部分（即ち、同期ＲＡＭ
１４のアドレスレジスタ３０）の無欠陥状態を含むこと
が可能である。本発明は、出力レジスタ２６及びアドレ
スレジスタ３０を含む限定された「パイプライン」アー
キテクチャのコンテキストで記述され、同期ＲＡＭ１４
へのアドレスの伝達で少なくともある並列処理を許容す
る。ここに示されたパイプラインは、その非走査可能部
分としてアドレスレジスタ３０だけを有する。しかしな
がら、非走査可能要素、例えば同期ＲＡＭ１４は、デー
タを同期ＲＡＭ１４のメモリ配列３２と構成部分１２の
間で伝達するために、例えば、データレジスタ（データ
レジスタ３６として図１に破線で示した）を有している
ようなパイプラインへより多く加えうる。構成部分１２
の走査中、データレジスタ３６の内容が何であるかは未
知なので、別の不確定性が加えられる。従って、当業者
は、この発明の概念は、非走査可能なレジスタにおける
そのパイプラインの一層多くの量を有しているパイプラ
イン・アーキテクチャを網羅すべく伸長しうる、という
ことを認識するであろう。
態を取り除くために、精巧な手順なしに、走査可能な機
器の走査を、通常の動作によって追従させるということ
が当業者にとってここで自明であろう。加えて、本発明
は、走査における非走査可能な部分（即ち、同期ＲＡＭ
１４のアドレスレジスタ３０）の無欠陥状態を含むこと
が可能である。本発明は、出力レジスタ２６及びアドレ
スレジスタ３０を含む限定された「パイプライン」アー
キテクチャのコンテキストで記述され、同期ＲＡＭ１４
へのアドレスの伝達で少なくともある並列処理を許容す
る。ここに示されたパイプラインは、その非走査可能部
分としてアドレスレジスタ３０だけを有する。しかしな
がら、非走査可能要素、例えば同期ＲＡＭ１４は、デー
タを同期ＲＡＭ１４のメモリ配列３２と構成部分１２の
間で伝達するために、例えば、データレジスタ（データ
レジスタ３６として図１に破線で示した）を有している
ようなパイプラインへより多く加えうる。構成部分１２
の走査中、データレジスタ３６の内容が何であるかは未
知なので、別の不確定性が加えられる。従って、当業者
は、この発明の概念は、非走査可能なレジスタにおける
そのパイプラインの一層多くの量を有しているパイプラ
イン・アーキテクチャを網羅すべく伸長しうる、という
ことを認識するであろう。
【００１７】上述したように、本発明は、非走査可能な
構成部分の登録状態のある一定のものは、走査可能ユニ
ットで発生し、そして走査可能ユニットから転送される
ということを認識する。従って、本発明によれば、走査
可能な構成部分によって転送された登録状態は、走査可
能な回路構成に包含される走査可能なレジスタに模写さ
れかつ記憶される。それゆえに、走査可能な構成部分を
テストする走査は、非走査可能な要素の欠陥なしの登録
状態の観測も許容する。
構成部分の登録状態のある一定のものは、走査可能ユニ
ットで発生し、そして走査可能ユニットから転送される
ということを認識する。従って、本発明によれば、走査
可能な構成部分によって転送された登録状態は、走査可
能な回路構成に包含される走査可能なレジスタに模写さ
れかつ記憶される。それゆえに、走査可能な構成部分を
テストする走査は、非走査可能な要素の欠陥なしの登録
状態の観測も許容する。
【００１８】
【発明の効果】本発明の装置は、走査可能装置の走査で
非走査可能なデジタル装置の状態情報を含み、状態が該
走査可能装置によって非走査可能装置へ転送される装置
であって、走査可能装置によって非走査可能装置へ伝達
された状態情報を受け取る走査可能装置のレジスタ手段
と、走査テストの終結で非走査可能装置への伝達のため
のレジスタ手段を選択する手段とを備えているので、走
査可能な構成部分によって転送された登録状態が、走査
可能な回路構成に包含される走査可能なレジスタに模写
されかつ記憶されて、走査可能な構成部分をテストする
走査が、非走査可能な要素の欠陥なしの登録状態の観測
も許容する。また、本発明の装置は、少なくとも一つの
伸長したシフトレジスタを形成するために第１のテスト
信号に応答すべく動作モードから構成可能な複数の基本
記憶ユニットを有している走査可能ロジックユニットを
含んでいるデジタルシステムにおいて、複数の基本状態
要素のある一定のものは、第１のレジスタ手段を形成
し、非走査可能ロジックユニットは、第１のレジスタ手
段からデータを受け取るべく結合された第２のレジスタ
手段を有し、走査可能ロジックユニットは、複数の基本
記憶ユニットの他のものから形成され、第２のレジスタ
手段に結合されたデータを受け取るべく結合される第３
のレジスタ手段と、テスト信号の一つに応答して第２の
レジスタ手段へ第１のレジスタ手段または第３のレジス
タ手段からのデータを選択的に伝達するために第１及び
第３のレジスタ手段に結合れた選択手段とを有する装置
を備えているので、走査可能な構成部分によって転送さ
れた登録状態が、走査可能な回路構成に包含される走査
可能なレジスタに模写されかつ記憶されて、走査可能な
構成部分をテストする走査が、非走査可能な要素の欠陥
なしの登録状態の観測も許容する。
非走査可能なデジタル装置の状態情報を含み、状態が該
走査可能装置によって非走査可能装置へ転送される装置
であって、走査可能装置によって非走査可能装置へ伝達
された状態情報を受け取る走査可能装置のレジスタ手段
と、走査テストの終結で非走査可能装置への伝達のため
のレジスタ手段を選択する手段とを備えているので、走
査可能な構成部分によって転送された登録状態が、走査
可能な回路構成に包含される走査可能なレジスタに模写
されかつ記憶されて、走査可能な構成部分をテストする
走査が、非走査可能な要素の欠陥なしの登録状態の観測
も許容する。また、本発明の装置は、少なくとも一つの
伸長したシフトレジスタを形成するために第１のテスト
信号に応答すべく動作モードから構成可能な複数の基本
記憶ユニットを有している走査可能ロジックユニットを
含んでいるデジタルシステムにおいて、複数の基本状態
要素のある一定のものは、第１のレジスタ手段を形成
し、非走査可能ロジックユニットは、第１のレジスタ手
段からデータを受け取るべく結合された第２のレジスタ
手段を有し、走査可能ロジックユニットは、複数の基本
記憶ユニットの他のものから形成され、第２のレジスタ
手段に結合されたデータを受け取るべく結合される第３
のレジスタ手段と、テスト信号の一つに応答して第２の
レジスタ手段へ第１のレジスタ手段または第３のレジス
タ手段からのデータを選択的に伝達するために第１及び
第３のレジスタ手段に結合れた選択手段とを有する装置
を備えているので、走査可能な構成部分によって転送さ
れた登録状態が、走査可能な回路構成に包含される走査
可能なレジスタに模写されかつ記憶されて、走査可能な
構成部分をテストする走査が、非走査可能な要素の欠陥
なしの登録状態の観測も許容する。
【図１】非走査可能な構成部分に結合された、本発明を
組み込んでいる、走査可能な構成部分の線図である。
組み込んでいる、走査可能な構成部分の線図である。
【図２】本発明の動作を説明するためのタイミング・チ
ャートである。
ャートである。
【図３】動作の実行モードと動作の走査モードとの間を
切り換えるべく本発明の使用を説明するためのフロー・
チャートである。
切り換えるべく本発明の使用を説明するためのフロー・
チャートである。
１０ デジタルシステムの部分 １２ システム構成部分（応用指向集積回路（ＡＳＩ
Ｃ）） １４ システム構成部分（同期アンダムアクセスメモリ
（ＲＡＭ）） ２０ 機構ロジック ２２ 出力レジスタ ２４ マルチプレクサ ２６ シャドーレジスタ ２８ アドレスバス ３０ アドレスレジスタ ３２ メモリ配列 ３４ データバス ３６ テストバス
Ｃ）） １４ システム構成部分（同期アンダムアクセスメモリ
（ＲＡＭ）） ２０ 機構ロジック ２２ 出力レジスタ ２４ マルチプレクサ ２６ シャドーレジスタ ２８ アドレスバス ３０ アドレスレジスタ ３２ メモリ配列 ３４ データバス ３６ テストバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォルター イー ギブソン アメリカ合衆国 カリフォルニア州 95124 サン ホセ ヴァーデン アベニ ュー 2948 (72)発明者 チェン ガン コン アメリカ合衆国 カリフォルニア州 サラ トガ サラグレン ドライヴ 12230
Claims (3)
- 【請求項１】 走査可能装置の走査で非走査可能なデジ
タル装置の状態情報を含み、該状態が該走査可能装置に
よって該非走査可能装置へ転送される装置であって、前
記走査可能装置によって前記非走査可能装置へ伝達され
た前記状態情報を受け取る前記走査可能装置のレジスタ
手段と、走査テストの終結で前記非走査可能装置への伝
達のための前記レジスタ手段を選択する手段とを備えて
いることを特徴とする装置。 - 【請求項２】 少なくとも一つの伸長したシフトレジス
タを形成するために第１のテスト信号に応答すべく動作
モードから構成可能な複数の基本記憶ユニットを有して
いる走査可能ロジックユニットを含んでいるデジタルシ
ステムにおいて、複数の基本状態要素のある一定のもの
は、第１のレジスタ手段を形成し、非走査可能ロジック
ユニットは、前記第１のレジスタ手段からデータを受け
取るべく結合された第２のレジスタ手段を有し、 前記走査可能ロジックユニットは、複数の基本記憶ユニ
ットの他のものから形成され、前記第２のレジスタ手段
に結合されたデータを受け取るべく結合される第３のレ
ジスタ手段と、テスト信号の一つに応答して前記第２の
レジスタ手段へ前記第１のレジスタ手段または前記第３
のレジスタ手段からのデータを選択的に伝達するために
前記第１及び第３のレジスタ手段に結合れた選択手段と
を有する装置を備えていることを特徴とする走査可能ロ
ジックユニット。 - 【請求項３】 前記選択手段は、マルチプレクサである
ことを特徴とする請求項２に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/084,039 US5450455A (en) | 1993-06-28 | 1993-06-28 | Method and apparatus for including the states of nonscannable parts in a scan chain |
| US08/084039 | 1993-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141220A true JPH07141220A (ja) | 1995-06-02 |
| JP2902303B2 JP2902303B2 (ja) | 1999-06-07 |
Family
ID=22182499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144504A Expired - Lifetime JP2902303B2 (ja) | 1993-06-28 | 1994-06-27 | 走査チェインに非走査可能部分の状態を含む方法及び装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5450455A (ja) |
| EP (1) | EP0632387A3 (ja) |
| JP (1) | JP2902303B2 (ja) |
| KR (1) | KR950001534A (ja) |
| CN (1) | CN1099167A (ja) |
| AU (1) | AU667780B2 (ja) |
| CA (1) | CA2124910C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281211B2 (ja) * | 1995-01-31 | 2002-05-13 | 富士通株式会社 | 同期式メモリを有する情報処理装置および同期式メモリ |
| US6745357B2 (en) | 1998-10-27 | 2004-06-01 | Intrinsity, Inc. | Dynamic logic scan gate method and apparatus |
| US6415405B1 (en) * | 1998-10-27 | 2002-07-02 | Intrinsity, Inc. | Method and apparatus for scan of synchronized dynamic logic using embedded scan gates |
| US6412085B1 (en) * | 1999-08-13 | 2002-06-25 | Intrinsity, Inc. | Method and apparatus for a special stress mode for N-NARY logic that initializes the logic into a functionally illegal state |
| CN1391351A (zh) * | 2001-06-12 | 2003-01-15 | 松下电器产业株式会社 | 半导体集成电路装置和半导体集成电路装置的设计方法 |
| US7162673B2 (en) * | 2003-11-14 | 2007-01-09 | Integrated Device Technology, Inc. | Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing |
| US8621304B2 (en) * | 2004-10-07 | 2013-12-31 | Hewlett-Packard Development Company, L.P. | Built-in self-test system and method for an integrated circuit |
| CN100447796C (zh) * | 2005-09-29 | 2008-12-31 | 上海奇码数字信息有限公司 | 电路状态扫描链、数据采集系统和仿真验证方法 |
| CN102749574B (zh) * | 2012-07-18 | 2014-11-12 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
| US10417363B1 (en) * | 2016-12-27 | 2019-09-17 | Cadence Design Systems, Inc. | Power and scan resource reduction in integrated circuit designs having shift registers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130944A (en) * | 1977-04-20 | 1978-11-15 | Hitachi Ltd | Scan-in system |
| JPH0231179A (ja) * | 1988-07-21 | 1990-02-01 | Toshiba Corp | スキャンパスを持つ大規模集積回路装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481627A (en) * | 1981-10-30 | 1984-11-06 | Honeywell Information Systems Inc. | Embedded memory testing method and apparatus |
| US4827476A (en) * | 1987-04-16 | 1989-05-02 | Tandem Computers Incorporated | Scan test apparatus for digital systems having dynamic random access memory |
| US5173904A (en) * | 1987-06-02 | 1992-12-22 | Texas Instruments Incorporated | Logic circuits systems, and methods having individually testable logic modules |
| US5155432A (en) * | 1987-10-07 | 1992-10-13 | Xilinx, Inc. | System for scan testing of logic circuit networks |
| DE3886038T2 (de) * | 1988-07-13 | 1994-05-19 | Philips Nv | Speichergerät, das einen zur Ausführung einer Selbstprüfung adaptierten statischen RAM-Speicher enthält und integrierte Schaltung, die als eingebauten statischen RAM-Speicher ein solches Gerät enthält. |
| US5006787A (en) * | 1989-06-12 | 1991-04-09 | Unisys Corporation | Self-testing circuitry for VLSI units |
| US5157781A (en) * | 1990-01-02 | 1992-10-20 | Motorola, Inc. | Data processor test architecture |
| US5172377A (en) * | 1990-09-07 | 1992-12-15 | Genrad, Inc. | Method for testing mixed scan and non-scan circuitry |
| DE4038535A1 (de) * | 1990-12-03 | 1992-06-04 | Siemens Ag | Pruefbare integrierte schaltung und schaltungsbaugruppe |
| US5301156A (en) * | 1991-07-18 | 1994-04-05 | Hewlett-Packard Company | Configurable self-test for embedded RAMs |
| US5329533A (en) * | 1991-12-26 | 1994-07-12 | At&T Bell Laboratories | Partial-scan built-in self-test technique |
-
1993
- 1993-06-28 US US08/084,039 patent/US5450455A/en not_active Expired - Lifetime
-
1994
- 1994-06-01 CA CA002124910A patent/CA2124910C/en not_active Expired - Fee Related
- 1994-06-20 EP EP94304462A patent/EP0632387A3/en not_active Withdrawn
- 1994-06-27 JP JP6144504A patent/JP2902303B2/ja not_active Expired - Lifetime
- 1994-06-27 AU AU66005/94A patent/AU667780B2/en not_active Ceased
- 1994-06-27 KR KR1019940014782A patent/KR950001534A/ko not_active Ceased
- 1994-06-28 CN CN94107768A patent/CN1099167A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130944A (en) * | 1977-04-20 | 1978-11-15 | Hitachi Ltd | Scan-in system |
| JPH0231179A (ja) * | 1988-07-21 | 1990-02-01 | Toshiba Corp | スキャンパスを持つ大規模集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2902303B2 (ja) | 1999-06-07 |
| CA2124910C (en) | 1996-09-10 |
| CA2124910A1 (en) | 1994-12-29 |
| EP0632387A3 (en) | 1996-12-27 |
| CN1099167A (zh) | 1995-02-22 |
| US5450455A (en) | 1995-09-12 |
| KR950001534A (ko) | 1995-01-03 |
| EP0632387A2 (en) | 1995-01-04 |
| AU6600594A (en) | 1995-01-05 |
| AU667780B2 (en) | 1996-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860290A (en) | Logic circuit having individually testable logic modules | |
| US5173904A (en) | Logic circuits systems, and methods having individually testable logic modules | |
| US7168005B2 (en) | Programable multi-port memory BIST with compact microcode | |
| US5568437A (en) | Built-in self test for integrated circuits having read/write memory | |
| JP4494474B2 (ja) | プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ｍｂｉｓｔ）の方法及び装置 | |
| JP3890126B2 (ja) | 集積回路のテスト用クロック発生方法および回路 | |
| KR0180002B1 (ko) | 제어 신호 발생 방법, 다중 비트 테스트 제어 신호 발생 방법 및 제어 신호 발생 장치 | |
| JP4361681B2 (ja) | Ａｓｉｃ用試験回路 | |
| JPH07260883A (ja) | システム試験装置 | |
| JP2011069840A (ja) | 単一のｔａｐ（テストアクセスポート）を介して複数のｔａｐにアクセスするための方法、および集積回路 | |
| US5644609A (en) | Apparatus and method for reading and writing remote registers on an integrated circuit chip using a minimum of interconnects | |
| JPH04278475A (ja) | 先読みパターン発生及びシミュレーションの方法及びシステム | |
| JPH10143390A (ja) | テスト機構を有する処理システム | |
| JPH07141220A (ja) | 走査チェインに非走査可能部分の状態を含む方法及び装置 | |
| US5485466A (en) | Method and apparatus for performing dual scan path testing of an array in a data processing system | |
| US5617431A (en) | Method and apparatus to reuse existing test patterns to test a single integrated circuit containing previously existing cores | |
| CN100541217C (zh) | 测试结构和方法 | |
| US5951703A (en) | System and method for performing improved pseudo-random testing of systems having multi driver buses | |
| US6662324B1 (en) | Global transition scan based AC method | |
| JP2004280926A (ja) | 半導体記憶装置 | |
| WO1999027378A1 (en) | A method and apparatus for scan testing dynamic circuits | |
| EP1776596B1 (en) | Testing of a circuit that has an asynchronous timing circuit | |
| US7219280B2 (en) | Integrated circuit with test signal routing module | |
| JP2001297598A (ja) | 半導体集積回路装置、及び半導体集積回路装置の自己テスト方法 | |
| JP2002141414A (ja) | 集積回路を試験する装置および方法 |