JPH0714136B2 - ディジタルイコライザ装置 - Google Patents

ディジタルイコライザ装置

Info

Publication number
JPH0714136B2
JPH0714136B2 JP4747684A JP4747684A JPH0714136B2 JP H0714136 B2 JPH0714136 B2 JP H0714136B2 JP 4747684 A JP4747684 A JP 4747684A JP 4747684 A JP4747684 A JP 4747684A JP H0714136 B2 JPH0714136 B2 JP H0714136B2
Authority
JP
Japan
Prior art keywords
coefficient
buffer memory
memory
stored
equalizer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4747684A
Other languages
English (en)
Other versions
JPS60191514A (ja
Inventor
修 浜田
直久 北里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4747684A priority Critical patent/JPH0714136B2/ja
Publication of JPS60191514A publication Critical patent/JPS60191514A/ja
Publication of JPH0714136B2 publication Critical patent/JPH0714136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばディジタル化されたオーディオ信号
を、所望の特性で処理する際に使用されるディジタルイ
コライザの装置に関する。
背景技術とその問題点 例えばオーディオ信号をディジタル化し、このディジタ
ル信号を演算処理して各種フィルタ等の特性を得ること
ができる。第1図はそのための基本的な構成例を示し、
図において入力端子(1)からのディジタル・オーディ
オ信号が乗算係数Kの乗算器(2)、加算器(3),
(4)を通じて出力端子(5)に出力される。この加算
器(3),(4)の間の信号が、それぞれ遅延量Z-1
遅延回路(61),(62)・・・(6n)の縦続回路に供給
される。これらの遅延回路(61)〜(6n)の出力がそれ
ぞれ乗算係数a1,a2・・・anの乗算器(71),(72)・
・・(7n)を通じて前方の加算器(4)に供給される。
また遅延回路(61),(62)・・・(6n)の出力がそれ
ぞれ乗算係数b1,b2・・・bnの乗算器(81),(82)・
・・(8n)を通じて後方の加算器(3)に供給される。
この回路において、入力端子(1)から出力端子(5)
までの伝達関数は、 で表される。従って上述のK,a1〜an,b1〜bnの各係数を
変更することにより、任意の周波数特性のローパスフィ
ルタ、ハイパスフィルタ、バンドパスフィルタ等のフィ
ルタを得ることができる。
そこで上述の回路を複数段(例えば8段)縦続に接続
し、それぞれの回路の特性を第2図に示すように、それ
ぞれ任意の周波数帯域f1〜f8で変化し他はフラットな特
性とすると共に、この変化点の増幅または減衰のレベル
をそれぞれ独立に調整できるようにすることで、いわゆ
るグラフィックイコライザを構成することができる。
これによれば、全ての処理をディジタルで行っているの
で、実用化されているPCMオーディオ信号等の処理を行
う場合に、従来のアナログ処理によって生じる音質劣化
等のおそれがなく、良好かつ正確な処理を容易に行うこ
とができる。
ところで、例えば上述のグラフィックイコライザを構成
した場合に、装置の設置される場所などによって、必要
なイコライザ特性が一定のものに定まる場合がある。す
なわち一般に自動車の車内や家屋の部屋では、それぞれ
異なる音響特性を有し、それぞれ異なるイコライザ特性
が必要であるが、これが使用者の個人の自動車や部屋で
あると、それぞれの特性はその場所に固有に一定のもの
になる。またクラシック音楽と現代音楽のように、その
音楽のジャンルによってもそれぞれ最適なイコライザ特
性があり、それらはジャンル毎に固有に一定であると考
えられる。
しかしながら従来の装置においては、使用者は所望の特
性を一々設定手段を操作して得なければならず、上述の
所定の特性についても、煩雑な操作を行ってその特性に
合わせなければならなかった。
発明の目的 本発明はこのような点にかんがみ、容易に所定の特性が
得られるようにするものである。
発明の概要 本発明は、所望の特性を設定する設定手段(1411〜1
418)を有し、この設定手段(1411〜1418)からの設定
値により係数テーブル(15)を検索して上記所望の特性
に対応した第1の係数を取り出し、この第1の係数を第
1のバッファメモリ(16)に記憶し、この第1のバッフ
ァメモリ(16)に記憶された係数にて入力ディジタル信
号を演算処理して上記所望の特性を得るようにしたディ
ジタルイコライザ装置において、上記設定手段(1411
1418)からの設定値に相当する値を記憶するメモリ(1
8)を有し、このメモリに記憶された値にて上記係数テ
ーブル(15)を検索して第2の係数を取り出し、この第
2の係数を第2のバッファメモリ(19)に記憶し、この
第2のバッファメモリ(19)を上記第1のバッファメモ
リ(16)に切換えて上記入力ディジタル信号の演算処理
を行うようにしたことを特徴とするディジタルイコライ
ザ装置であって、これによれば容易に所定の特性を得る
ことができる。
実施例 ところで上述の回路を形成する場合に、現実には乗算
器、加算器、係数用のレジスタ等を内蔵するディジタル
信号処理ユニット(DSP)を用いる。
すなわち第3図において、入力端子(1)からのデータ
がDSP(10)に供給され、このDSP(10)から出力端子
(5)に出力される。このDSP(10)にデータの記憶遅
延用のランダムアクセスメモリ(RAM)(11)が接続さ
れ、またこのRAM(11)を制御するメモリ制御ユニット
(MCU)(12)が設けられる。このMCU(12)には、DSP
(10)からの状態を示す信号と、ホストCPU(13)から
の制御信号が供給され、これらの信号に従ってRAM(1
1)のアドレスが制御される。さらに例えばイコライザ
特性の統制手段となるボリューム(141),(142)・・
・(148)からの調整位置を示す信号がCPU(13)に供給
される。そしてこれらのボリューム(141)〜(148)か
らの信号に応じて、その特性に必要な係数(a,b)が係
数テーブルとなるリードオンリーメモリ(ROM)(15)
を検索して取り出され、この係数が第1のバッファメモ
リ(16)にセットされ、このメモリ(16)からの係数が
マルチプレクサ(17)を通じてDSP(10)に供給される
と共に、CPU(13)からの制御信号がDSP(10)、MCU(1
2)及びマルチプレクサ(17)に供給される。
これによって例えば上述のグラフィックイコライザの動
作が行われる。
さらにこの装置において、CPU(13)に関連してRAM(1
8)が設けられ、このRAM(18)の任意のアドレスには所
定の特性におけるボリューム(141)〜(148)の設定値
に相当する値が記憶される。またプリセット用の押ボタ
ン(1411)〜(1418)が設けられ、この押ボタンにてRA
M(18)の任意のアドレスが選択される。また押ボタン
(1411)〜(1418)と共にプリセット時のセット制御用
の押ボタン(14S)が設けられる。さらにバッファメモ
リ(16)に並列に第2のバッファメモリ(19)が設けら
れ、このバッファメモリ(19)には上述のRAM(18)か
ら読出された値に応じた係数がセットされ、このメモリ
(19)からの係数がマルチプレクサ(17)を通じてDSP
(10)に供給される。
そしてこの装置において、CPU(13)での制御プログラ
ムに、以下のようなプログラムが設けられる。第4図は
フローチャートを示し、図において押ボタン(1411)〜
(1418)が操作されると、メインルーチンからジャンプ
して以下のサブルーチンがスタートされる。
まずステップ〔1〕にて押ボタン(1411)〜(1418)に
よって指定されるRAM(18)のアドレスが読込まれる。
次にステップ〔2〕にて押ボタン(14S)が操作されて
いるか否かが判断される。
この操作がされているときは、ステップ〔3〕にてボリ
ューム(141)〜(148)の値V1〜V8が読込まれ、ステッ
プ〔4〕にてこれらの値V1〜V8が押ボタン(1411)〜
(1418)で指定されたRAM(18)のアドレスに書込まれ
る。そしてメインルーチンへリターンされる。
またステップ〔2〕で操作がされていないときは、ステ
ップ〔5〕にて押ボタン(1411)〜(1418)で指定され
たRAM(18)のアドレスに書込まれた値V1〜V8が読出さ
れ、ステップ〔6〕にてV1〜V8の値を用いて係数テーブ
ルが検索され、ステップ〔7〕にて取り出された係数が
バッファメモリ(19)にセットされ、ステップ〔8〕に
てマルチプレクサ(17)が切換えられる。そしてメイン
ルーチンへリターンされる。
こうして特性の変更が行われるわけであるが、上述によ
れば、RAM(18)に任意の特性をプリセットすることが
でき、これを読出して容易に所定の特性を得ることがで
きる。すなわち例えば押ボタン(1411)で指定されるア
ドレスに車内での音響特性に合せたイコライザ特性を記
憶させ、押ボタン(1412)で指定されるアドレスに室内
でのイコライザ特性を記憶させておくことにより、必要
時に押ボタン(1411)、(1412)を押すだけで所望の特
性を得ることができる。
さらにクラシック音楽や現代音楽に対する最適のイコラ
イザ特性もそれぞれプリセットしておくことにより、容
易にその特性を得ることができる。なおこの場合にこれ
らの特性は汎用であると考えられるので、これらの特性
に対応する値V1〜V8に相当する値をROM(15)に書込ん
でおき、任意の押ボタンにてこのROM(15)のアドレス
が指定されるようにしてもよい。
これによって使用者の使い勝手を大幅に向上させること
ができる。
また特性の切換えの際に、ソフトウェアで係数を切換え
ると切換えに時間がかかり、過渡的に前の係数と後の係
数が混在するなどして、誤った処理によるノイズ等の発
生のおそれがある。そこで上述の装置においては、バッ
ファメモリを2個用いてマルチプレクサにて一時に切換
えることにより、このようなノイズ等の発生を防止する
ことができる。
発明の効果 本発明によれば、容易に所定の特性を得ることができる
ようになった。
【図面の簡単な説明】
第1図、第2図は背景技術の説明のための図、第3図は
本発明の一例の構成図、第4図はその説明のための図で
ある。 (1)は入力端子、(5)は出力端子、(10)はディジ
タル信号処理ユニット、(13)はホストCPU、(141)〜
(148)は設定用ボリューム、(1411)〜(1418)はプ
リセット用押ボタン、(15)はリードオンリーメモリ、
(16)、(19)はバッファメモリ、(18)はランダムア
クセスメモリである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】所望の特性を設定する設定手段を有し、こ
    の設定手段からの設定値により係数テーブルを検索して
    上記所望の特性に対応した第1の係数を取り出し、この
    第1の係数を第1のバッファメモリに記憶し、この第1
    のバッファメモリに記憶された係数にて入力ディジタル
    信号を演算処理して上記所望の特性を得るようにしたデ
    ィジタルイコライザ装置において、上記設定手段からの
    設定値に相当する値を記憶するメモリを有し、このメモ
    リに記憶された値にて上記係数テーブルを検索して第2
    の係数を取り出し、この第2の係数を第2のバッファメ
    モリに記憶し、この第2のバッファメモリを上記第1の
    バッファメモリに切換えて上記入力ディジタル信号の演
    算処理を行うようにしたことを特徴とするディジタルイ
    コライザ装置。
JP4747684A 1984-03-12 1984-03-12 ディジタルイコライザ装置 Expired - Fee Related JPH0714136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4747684A JPH0714136B2 (ja) 1984-03-12 1984-03-12 ディジタルイコライザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4747684A JPH0714136B2 (ja) 1984-03-12 1984-03-12 ディジタルイコライザ装置

Publications (2)

Publication Number Publication Date
JPS60191514A JPS60191514A (ja) 1985-09-30
JPH0714136B2 true JPH0714136B2 (ja) 1995-02-15

Family

ID=12776188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4747684A Expired - Fee Related JPH0714136B2 (ja) 1984-03-12 1984-03-12 ディジタルイコライザ装置

Country Status (1)

Country Link
JP (1) JPH0714136B2 (ja)

Also Published As

Publication number Publication date
JPS60191514A (ja) 1985-09-30

Similar Documents

Publication Publication Date Title
JPH0663777B2 (ja) イコライザ装置
JPH03150910A (ja) ディジタルオーディオ信号処理装置
EP0989543A2 (en) Sound effect adding apparatus
EP0357034A2 (en) Audio signal processing system performing balance control in both amplitude and phase of audio signal
JP2517702B2 (ja) イコライザ装置
US5703956A (en) External memory control circuit for sound field processing digital signal processor
JP3112913B2 (ja) 音質調整装置
US5307417A (en) Sound system with howling-prevention function
JP2953851B2 (ja) 残響付加装置
JPS60191514A (ja) ディジタルイコライザ装置
JP2626315B2 (ja) 信号処理装置
JPH06318092A (ja) 可変遅延回路
JPS58202619A (ja) デイジタルフイルタ装置
JP4177492B2 (ja) オーディオ信号ミキサ
JPS60180319A (ja) デイジタル信号処理装置
JP2943112B2 (ja) デジタル信号処理装置
JP2630778B2 (ja) 低周波帯域デジタルフィルタの構成方法
JPH0544040B2 (ja)
JP2522239B2 (ja) ディジタル信号処理装置
JPS62123820A (ja) デジタル・グラフイツク・イコライザ
JPH03201900A (ja) 音場補正装置
JPH0819088A (ja) 音響処理方法
JP2834746B2 (ja) デジタル信号処理装置及びそのアドレスデータ作成方法
JP4376341B2 (ja) デジタル信号の系統切換装置および方法
JPH082720Y2 (ja) 残響付加装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees