JPH07143237A - Voice response device - Google Patents
Voice response deviceInfo
- Publication number
- JPH07143237A JPH07143237A JP28506193A JP28506193A JPH07143237A JP H07143237 A JPH07143237 A JP H07143237A JP 28506193 A JP28506193 A JP 28506193A JP 28506193 A JP28506193 A JP 28506193A JP H07143237 A JPH07143237 A JP H07143237A
- Authority
- JP
- Japan
- Prior art keywords
- input
- parallel
- data
- serial
- voice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】
【目的】 音声応答装置において、無音の音声データ転
送を必要とせず、音声メモリの利用効率の向上、及び処
理負荷の軽減をはかることにある。
【構成】 複数のフリップフロップ301〜30nをメ
モリ10から転送された音声データがパラレル入力10
0に入力する各パラレル−シリアル切替器201〜20
nを介して直列に設け、音声データのパラレル入力値を
シリアルにタイミングスイッチ12へ出力する。また上
記パラレル−シリアル切替器201〜20nの1段目の
シリアル入力111に無音データを入力する電源+Eを
設け、パラレル入力100に新たな音声データがない場
合、無音データがタイミングスイッチ12へ出力され
る。上記パラレル−シリアル切替器201〜20nのパ
ラレル入力及びシリアル入力の切替は入力切替102に
よって設定する。
(57) [Abstract] [Purpose] It is an object of the present invention to improve the utilization efficiency of a voice memory and to reduce the processing load in a voice response device without the need for silent voice data transfer. [Structure] Audio data transferred from a memory 10 to a plurality of flip-flops 301 to 30n is input in parallel.
Each parallel-serial switch 201 to 20 input to 0
It is provided in series via n, and the parallel input value of the audio data is serially output to the timing switch 12. Further, a power source + E for inputting silent data is provided to the serial input 111 of the first stage of the parallel-serial switching devices 201 to 20n, and when there is no new voice data in the parallel input 100, the silent data is output to the timing switch 12. It The switching of the parallel input and serial input of the parallel-serial switching devices 201 to 20n is set by the input switching 102.
Description
【0001】[0001]
【産業上の利用分野】本発明は、構内交換機等、電話回
線に対してメッセージを送出する音声応答装置に係わ
り、特にディジタル録音した音声データを蓄積した音声
メモリから音声データを転送しパラレル−シリアル変換
すると共にD/A変換して音声出力する音声応答装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice response device for sending a message to a telephone line, such as a private branch exchange, and more particularly to parallel-serial transmission of voice data from a voice memory storing digitally recorded voice data. The present invention relates to a voice response device that converts and D / A converts and outputs a voice.
【0002】[0002]
【従来の技術】従来の音声応答装置は、例えば特開平2
−56159号公報に記載されている如く、着信がある
と、回線が接続され、音声を出力するため、カウンタが
動作を開始する。このカウンタが動作開始するとメモリ
は、回線が接続されている間中、読出が行われる。その
ため、読出される音声データは、無音、有音にかかわら
ずメモリに蓄積され、またメモリからの読出は、常に連
続する必要があった。2. Description of the Related Art A conventional voice response device is disclosed in, for example, Japanese Patent Laid-Open No. Hei 2
As described in Japanese Patent Laid-Open No. 56159, when a call is received, the line is connected and a voice is output, so that the counter starts operating. When this counter starts operating, the memory is read while the line is connected. Therefore, the voice data to be read is accumulated in the memory regardless of whether it is silent or voiced, and the reading from the memory needs to be always continuous.
【0003】[0003]
【発明が解決しようとする課題】したがって、従来技術
ではメモリに無音のデータも蓄積する必要があり、メモ
リの有効利用ができなかった。また、音声データを読出
すアドレスポインタ、タイミングスイッチ、カウンタ、
アンドゲート、シフトレジスタ等の機能は、着信後の音
声出力のない電話器からのプッシュホン信号の受信時の
処理中でも連続して動作する必要があり、処理分散の点
について配慮されておらず、処理のソフト化、小型化に
欠ける問題があった。Therefore, in the prior art, it was necessary to store silent data in the memory, and the memory could not be effectively used. Also, an address pointer for reading voice data, a timing switch, a counter,
The functions of AND gate, shift register, etc. need to operate continuously even during the process of receiving a touch-tone signal from a telephone that does not output voice after an incoming call. There was a problem that it was lacking in software and miniaturization.
【0004】本発明の目的は、上記の無音データの転送
を必要とせずに、音声メモリの利用効率を向上させると
共に、処理負荷の軽減をはかることにある。An object of the present invention is to improve the utilization efficiency of the voice memory and reduce the processing load without the need to transfer the silent data.
【0005】[0005]
【課題を解決するための手段】上記の本発明の目的は、
音声を出力する必要のない期間において、メモリから音
声データの読出が停止することで、パラレル−シリアル
変換回路のパラレル入力に音声データが設定されず、そ
のかわりにシリアル入力より入力された無音データが設
定され、それがタイミングスイッチへ送られるようにし
たことで達成される。さらに無音データを音声メモリに
蓄積しないようにしたことで音声メモリの利用効率を向
上させる目的を達成させることができる。The above object of the present invention is to:
During the period when it is not necessary to output the voice, the reading of the voice data from the memory is stopped, so that the voice data is not set to the parallel input of the parallel-serial conversion circuit, and the silence data input from the serial input is instead set. This is achieved by setting and sending it to the timing switch. Further, since the silent data is not stored in the voice memory, the purpose of improving the utilization efficiency of the voice memory can be achieved.
【0006】[0006]
【作用】メモリには無音データが蓄積されず、有音デー
タのみが読出される。音声を出力する必要のない期間は
メモリから音声データの読出停止する。このため、パラ
レル−シリアル変換回路には有音のパラレルデータがロ
ードされ、それがシリアルに出力すると同時に無音デー
タがシリアル入力に入力される。そしてこの有音データ
及び無音データがシリアルにタイミングスイッチに出力
されていく。こうして無音データはメモリから読出処理
を必要とせずに出力させることができる。The silent data is not stored in the memory, and only the voiced data is read. The reading of the audio data from the memory is stopped during the period when it is not necessary to output the audio. Therefore, the parallel-serial conversion circuit is loaded with voiced parallel data, which is serially output, and at the same time, silent data is input to the serial input. Then, the voiced data and the silent data are serially output to the timing switch. In this way, the silent data can be output from the memory without requiring a reading process.
【0007】[0007]
【実施例】以下に本発明を一実施例の図面により説明す
る。音声応答装置の全体構成の一実施例は図1の通りで
あって、着信があった局線トランク31〜3nのリクエ
ストによりゲート61〜61nが開き、カウンタ71〜
7nが動作を開始するタイミングスイッチ8は発振回路
5からのクロック信号が到来する毎にカウンタ71〜7
nの一つを順次選択してアドレスポインタ9に出力す
る。タイミングスイッチ8から出力されたカウンタ71
〜7nのデータは、アドレスポインタ9に格納されてメ
モリ10のアクセスのためのアドレスとなり、アドレス
ポインタ9に格納されたアドレスに対応した音声データ
を出力する。メモリ10から転送されたデータは次のパ
ラレル−シリアル変換回路11によってシリアルデータ
に変換され、さらにタイミングスイッチ12によって所
定のタイミングで局線トランク31〜3nに音声として
送出される。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings of an embodiment. One embodiment of the overall configuration of the voice response device is as shown in FIG.
The timing switch 8 at which 7n starts to operate has counters 71 to 7 each time a clock signal from the oscillation circuit 5 arrives.
One of n is sequentially selected and output to the address pointer 9. Counter 71 output from timing switch 8
The data of 7n are stored in the address pointer 9 and become an address for accessing the memory 10, and the audio data corresponding to the address stored in the address pointer 9 is output. The data transferred from the memory 10 is converted into serial data by the next parallel-serial conversion circuit 11, and is further sent out as voice to the station line trunks 31 to 3n at a predetermined timing by the timing switch 12.
【0008】図2は本発明による音声応答装置のパラレ
ル−シリアル変換回路の一実施例を示す回路図である。
このパラレル−シリアル変換回路は図1に例示した転送
された並列音声データを直列データに変換するパラレル
−シリアル変換回路11として設けられる。FIG. 2 is a circuit diagram showing an embodiment of a parallel-serial conversion circuit of the voice response device according to the present invention.
This parallel-serial conversion circuit is provided as a parallel-serial conversion circuit 11 that converts the transferred parallel audio data illustrated in FIG. 1 into serial data.
【0009】図2において、301、302、…30
m、30nはフリップフロップ、201、202、…2
0m、20nは切替器、100は音声データのパラレル
入力、111は無音データのシリアル入力、102は入
力切替入力、103はクロック入力で、以上によりパラ
レル−シリアル変換回路が構成される。In FIG. 2, 301, 302, ... 30
m and 30n are flip-flops, 201, 202, ... 2
0m and 20n are switching devices, 100 is parallel input of audio data, 111 is serial input of silent data, 102 is input switching input, and 103 is clock input, and the parallel-serial conversion circuit is configured as described above.
【0010】以上において、メモリ10から読み出され
た音声データはパラレル入力100に加えられ、入力切
替入力102をパラレル入力に設定し、クロック入力1
03を加えることでフリップフロップ301〜30nに
音声データがロードされる。その後、入力切替入力10
2をシリアル入力に設定し、クロック入力103を加え
ることでフリップフロップ30mの値11nはフリップ
フロップ30nに取込まれタイミングスイッチ12へ送
られる。またフリップフロップ30mには入力値11m
が取込まれる如く、順次フリップフロップ30nを経て
シリアルタイミングスイッチ12へと送出される。In the above, the audio data read from the memory 10 is added to the parallel input 100, the input switching input 102 is set to the parallel input, and the clock input 1
By adding 03, audio data is loaded into the flip-flops 301 to 30n. After that, input switching input 10
By setting 2 to the serial input and adding the clock input 103, the value 11n of the flip-flop 30m is taken into the flip-flop 30n and sent to the timing switch 12. The input value to the flip-flop 30m is 11m.
Are sequentially sent to the serial timing switch 12 via the flip-flop 30n.
【0011】一方、フリップフロップ301にロードさ
れた音声データが次へ転送されて後は、1段目のシリア
ル入力111に加えられる電源Eからの固定値が無音デ
ータとして取込まれ、次のフリップフロップ302には
入力値112が取込まれる如く、これらの動作をクロッ
ク入力103によって繰返すことで、パラレル入力10
0の音声データが全てタイミングスイッチ12へシリア
ルに出力される。このパラレルデータが全てシリアルに
出力された時点で全てのフリップフロップ301〜30
nには1段目のシリアル入力111に入力される無音デ
ータが設定された状態となる。On the other hand, after the audio data loaded in the flip-flop 301 is transferred to the next, a fixed value from the power source E applied to the serial input 111 of the first stage is taken in as silent data and the next flip-flop is used. These operations are repeated by the clock input 103 so that the input value 112 is taken in by the clock input 103.
All the audio data of 0 is serially output to the timing switch 12. When all the parallel data are output serially, all flip-flops 301 to 30
Silence data input to the serial input 111 of the first stage is set in n.
【0012】ところで、メモリ10には音声データのみ
が蓄積され、無音データの蓄積はないから、メモリ10
から転送されるデータは全て有音データであり、これが
パラレル入力100より入力切替102をパラレル入力
に設定することで各フリップフロップ301〜30nに
ロードされ、入力切替102をシリアルに設定すること
でシリアルに変換されてタイミングスイッチ12へと出
力されていく。しかし、メモリ10からの読出が停止さ
れ、パラレル入力100に加わる音声データがない場合
は、入力切替102をシリアル入力111に設定したま
まとすることで、全てのフリップフロップ301〜30
nには1段目のシリアル入力111の無音データが設定
され、この値が音声データのかわりにタイミングスイッ
チ12へ出力される。この動作はメモリ10からの読出
が再開されるまで続き、音声データの全てのビットを1
段目のシリアル入力111のデータ値とすることにより
無音の出力が可能となる。又、無音のデータは全てのビ
ットを論理0や論理1の同一値とすればよく、1段目の
シリアル入力111に電源Eの固定値を入力することが
でき、そのため回路構成は極めて単純に構成できる。By the way, since only the voice data is stored in the memory 10 and the silent data is not stored, the memory 10 is not stored.
All the data transferred from is voiced data, which is loaded into the flip-flops 301 to 30n by setting the input switching 102 from the parallel input 100 to the parallel input, and the serial by setting the input switching 102 to serial. Is converted into the output to the timing switch 12. However, when the reading from the memory 10 is stopped and there is no audio data to be added to the parallel input 100, all the flip-flops 301 to 30 are set by keeping the input switch 102 set to the serial input 111.
The silence data of the serial input 111 of the first stage is set in n, and this value is output to the timing switch 12 instead of the voice data. This operation continues until reading from the memory 10 is resumed, and all bits of the audio data are set to 1
By using the data value of the serial input 111 of the stage, silent output is possible. Further, in the case of silent data, all bits may be set to the same value of logic 0 or logic 1, and a fixed value of the power supply E can be input to the serial input 111 of the first stage. Therefore, the circuit configuration is extremely simple. Can be configured.
【0013】以上のようにして、メモリ10には無音デ
ータの蓄積をしないようにすることができ、有音データ
のみの蓄積によりメモリの利用効率を向上させることが
できる。また、音声を出力する必要のない期間はメモリ
からのデータの読み出しを停止することができ、それに
より連続読出する場合に比較して処理負荷を低減でき、
処理のソフト化、小型化を可能とすることができる。As described above, it is possible to prevent silent data from being stored in the memory 10, and it is possible to improve the utilization efficiency of the memory by storing only voiced data. Further, it is possible to stop the reading of data from the memory during a period in which it is not necessary to output the sound, which can reduce the processing load as compared with the case of continuous reading,
The processing can be made softer and the size can be reduced.
【0014】なお、音声応答装置の全体構成は図1の実
施例のものに限らず、例えば、メモリ10からの音声デ
ータの読み出し回路は、読み出しアドレス、データ出力
時間等を設定でき且つ音声メモリの音声データを直接転
送することのできる直接メモリアクセスDMAを用いた
回路、CPUを利用した回路等が任意に利用できる。The overall structure of the voice response device is not limited to that of the embodiment shown in FIG. 1. For example, the read circuit of the voice data from the memory 10 can set the read address, the data output time, etc. A circuit using a direct memory access DMA capable of directly transferring audio data, a circuit using a CPU, or the like can be arbitrarily used.
【0015】[0015]
【発明の効果】以上のように本発明によれば、メモリに
は無音データの蓄積をしないようにし、有音データのみ
を蓄積すればよく、メモリの利用効率を向上させること
ができ、また、無音出力時には音声データの転送が不要
となりそれだけ処理負荷が低減できるとともに音声出力
停止の動作を単純に行なうことができる。As described above, according to the present invention, it is only necessary to store no voice data in the memory and to store only voiced data, which can improve the utilization efficiency of the memory. At the time of silent output, the transfer of voice data is not required, so that the processing load can be reduced and the operation of stopping voice output can be simply performed.
【図1】本発明の音声応答装置の一実施例を示す全体構
成図。FIG. 1 is an overall configuration diagram showing an embodiment of a voice response device of the present invention.
【図2】本発明の一実施例音声応答装置のパラレル−シ
リアル変換回路の構成図。FIG. 2 is a configuration diagram of a parallel-serial conversion circuit of a voice response device according to an embodiment of the present invention.
10…メモリ、11…パラレル−シリアル変換回路、1
2…タイミングスイッチ、100…音声データのパラレ
ル入力、102…入力切替入力、103…クロック入
力、111…1段目のシリアル入力、112〜11m、
11n…フリップフロップの出力、301〜30m、3
0n…フリップフロップ、201〜20m、20n…切
替器。10 ... Memory, 11 ... Parallel-serial conversion circuit, 1
2 ... Timing switch, 100 ... Parallel input of audio data, 102 ... Input switching input, 103 ... Clock input, 111 ... First stage serial input, 112 to 11 m,
11n ... Output of flip-flop, 301 to 30m, 3
0n ... Flip-flops, 201 to 20m, 20n ... Switching device.
Claims (2)
モリから音声データを転送しパラレル−シリアル変換す
ると共にD/A変換して音声出力する音声応答装置にお
いて、複数のフリップフロップをメモリから転送された
音声データがパラレル入力に入力する各パラレル−シリ
アル切替器を介して直列に設け、上記パラレル−シリア
ル切替器の1段目のシリアル入力に無音データを入力す
る入力手段を設け、上記各パラレル−シリアル切替器の
入力切替をパラレル入力に設定することにより上記各フ
リップフロップにメモリから転送された音声データをロ
ードし、上記各パラレル−シリアル切替器の入力切替を
シリアル入力に設定することにより上記各フリップフロ
ップにロードした音声データ及び上記パラレル−シリア
ル切替器の1段目のシリアル入力に入力した無音データ
をシリアルに送出させるパラレル−シリアル変換回路を
具備したことを特徴とする音声応答装置。1. In a voice response device for transmitting voice data from a voice memory storing digital voice data, performing parallel-serial conversion, and D / A converting the voice output, a voice transferred from a plurality of flip-flops from the memory. Data is input to the parallel input through parallel-serial switching devices in series, and input means for inputting silent data is provided at the first serial input of the parallel-serial switching device. By setting the input switching of the flip-flops to the parallel input, the audio data transferred from the memory is loaded into the flip-flops, and the flip-flops are set by setting the input switching of the parallel-serial switch to the serial input. Audio data loaded to the first stage of the parallel-serial switch A voice response device comprising a parallel-serial conversion circuit for serially transmitting silence data input to a serial input.
上記音声メモリに無音のデータを蓄積しない音声メモリ
を用いたことを特徴とする音声応答装置。2. The voice response device according to claim 1, wherein
A voice response device using a voice memory that does not store silent data in the voice memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506193A JPH07143237A (en) | 1993-11-15 | 1993-11-15 | Voice response device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506193A JPH07143237A (en) | 1993-11-15 | 1993-11-15 | Voice response device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07143237A true JPH07143237A (en) | 1995-06-02 |
Family
ID=17686658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28506193A Pending JPH07143237A (en) | 1993-11-15 | 1993-11-15 | Voice response device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07143237A (en) |
-
1993
- 1993-11-15 JP JP28506193A patent/JPH07143237A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES340182A1 (en) | Time division concentrator with reduced station scanning interval | |
| US5894594A (en) | Voice announcement broadcasting technique for base station of CT-2 cordless telephone | |
| JPH07143237A (en) | Voice response device | |
| JPH04326138A (en) | High-speed memory ic | |
| JPS58170117A (en) | Serial/parallel-parallel/serial converting circuit | |
| CN116089341B (en) | Controller for improving serial communication speed by utilizing serial-to-serial method | |
| JPH0537650A (en) | Voice response device | |
| JP3193202B2 (en) | FIFO type memory | |
| JP3589246B2 (en) | Image reading device | |
| KR100800704B1 (en) | Message preprocessor in the mobile communication terminal and its control method | |
| KR100204877B1 (en) | Voice data transmission device of voicemail system | |
| JPS645518B2 (en) | ||
| JPH09246869A (en) | Noise generator | |
| JP2595707B2 (en) | Memory device | |
| JPH035788A (en) | Display device driving lsi | |
| JPH0575714A (en) | Service tone generating circuit | |
| JPH01144734A (en) | Device for carrying digital subscriber line | |
| JPS61136400A (en) | Time slot converter | |
| JPS6324796A (en) | Time division switch | |
| EP1049024A1 (en) | Signal processing system and method | |
| JPS63167982A (en) | Processing circuit for serial data | |
| JPH06266638A (en) | Semiconductor memory device | |
| JPH02143757A (en) | broadband digital switching equipment | |
| JPH11102282A (en) | Interface buffer circuit | |
| JPH07110018B2 (en) | Serial communication device |