JPH07143457A - Ｍｕｓｅデコーダのメモリ制御回路 - Google Patents

Abstract

(57)【要約】 【目的】ＭＵＳＥ信号用動き補正メモリにおいて、ＦＩ
ＦＯメモリ以外のメモリを削減する。 【構成】ＦＩＦＯメモリ２の出力は、縦続接続された１
Ｈメモリ５〜８の１番目のメモリ５に供給される。各メ
モリ５〜８の出力とＦＩＦＯメモリ２の出力は、セレク
タ９と１０の各入力端子に接続されている。メモリ制御
手段４はＦＩＦＯメモリの遅延量を垂直ベクトル信号に
応じて輝度信号に必要な遅延量と色差信号に必要な遅延
量のうち少ない方に設定する。そしてセレクタ９、１０
を制御する場合、輝度信号に必要な遅延量と色差信号に
必要な遅延量の差の絶対値に応じて制御し、ベクトル補
正を得るようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＭＵＳＥ(Mulitiple
Sub-nyquist Sampling Encoding) デコーダのベクトル
補正を行うメモリを汎用ＦＩＦＯメモリで構成した場合
の制御回路に関する。

【０００２】

【従来の技術】近年、次世代テレビジョン方式として、
ハイビジョンと呼ばれる高品位テレビジョン方式が開発
されている。ハイビジョン放送は、従来の放送に比べ情
報量が多いためＭＵＳＥ方式と呼ばれる帯域圧縮方式を
用いている。

【０００３】図５はＭＵＳＥ方式による画像伝送の説明
図である。ＭＵＳＥ方式は、静止画部分ではハイビジョ
ンの１画面を４種類の部分に分け、これを４フィールド
分の時間をかけて伝送する。受信側ではこの４フィール
ド分の画面を重ね合わせて元の画面を再構成するように
している。動画部分では静止画部分のように４フィール
ドで１画面を伝送すると動きが不自然となるために、最
後に伝送された１フィールドの画面のみを用いて元の画
面を再構成するようにしている。従って、動画部分は静
止画部分に比べ情報量が少ないため、解像度が劣化する
が、人間の目は動き部分の解像度が低いため大きな問題
とはならない。

【０００４】以上のようにＭＵＳＥ方式では、人間の目
の性質に基づいて帯域圧縮を行っている。ところがカメ
ラが上下、左右に動いたときなど画面全体が同じ方向に
動くときは画面全体が動画となってしまい、解像度の低
下につながることがある。このためにＭＵＳＥ方式で
は、ベクトル補正と呼ばれる動き補正方式を導入してい
る。これはエンコーダで画面全体の動きの量、動きベク
トルを検出して、これをデコーダにコントロール信号と
してデジタル信号で伝送するものである。エンコーダ及
びデコーダでは、この動きベクトル信号をもとに前のフ
レームの信号に対して位置補正を行うことにより画面全
体が動画となることを避けるようにしている。

【０００５】図６（Ａ）に動きベクトル補正方式の説明
図を示している。ＭＵＳＥ方式では、ベクトル補正は輝
度信号のみに対して行われ、色差信号に対してはベクト
ル補正は行われない。またＭＵＳＥ方式は、ＴＣＩ（Ti
me Compressed Integration ）方式を用いており、色差
信号は輝度信号の水平帰線期間に多重されている。今、
ベクトル補正メモリへ図６（Ａ）の（ａ）に示すような
信号が入力されたとする。なお図中Ｃと書かれている部
分が色差信号であり、Ｙと書かれている部分が輝度信号
を表す。このとき、ベクトル信号が入力されていなけれ
ば、動きベクトル補正メモリの出力は（ｂ）に示すよう
な信号となる。この信号は、動きベクトルが入力されて
いないので、入力された信号が単に一定量遅延されたも
のである。次に、水平ベクトルｈが入力された場合を
（ｃ）に示す。この場合は、画面が右側に動いた場合で
あるのでＭＵＳＥ信号のうち輝度信号のみがｈだけ右側
にずれた信号が出力される。斜線で示される部分の信号
は、入力された信号中にないので、一定のレベルの信号
が出力される。また、点線で示される部分の信号は、は
みだしてしまうために出力されない。次に、垂直ベクト
ルｖが入力された場合を（ｄ）に示す。この場合は、画
面が下側に動いた場合であり、水平ベクトルが入力され
た場合と同様に、輝度信号のみがｖだけ下側にずれた信
号が出力される。

【０００６】ここで、この動きベクトル補正メモリを汎
用のＦＩＦＯ（First In First Out）メモリを用いて構
成する場合を考える。ＦＩＦＯメモリは、入力された順
番に出力されるメモリで、リセットなどのタイミング信
号を与えることにより、任意の遅延量を得ることができ
るものである。このＦＩＦＯメモリは、近年テレビジョ
ン受信機、ビデオテープレコーダなどのデジタル画像処
理用のメモリとして広く使われている。ところが動きベ
クトル補正メモリに垂直ベクトルが入力されているとき
には、（ｄ）に示すように（ｖ−１）ラインまでの色差
信号を出力してから１ラインの輝度信号を出力しなけれ
ばならないので、信号の順番を入れ替える必要がある。
このためにＦＩＦＯメモリ以外にラインメモリなどを用
いて動きベクトル補正メモリを構成する。

【０００７】図６（Ｂ）には、従来の汎用ＦＩＦＯメモ
リを用いた動きベクトル補正メモリの構成を示してい
る。端子３１より入力されたＭＵＳＥ信号は、（１１２
１Ｈ−８）サンプルの遅延量を持ったＦＩＦＯメモリ３
２で遅延され、第１のラインメモリ４１に入力される
（Ｈは水平期間を意味する）。ＦＩＦＯメモリ３２の出
力及び第１〜第７のラインメモリ４１〜４４、４５〜４
８の出力は、それぞれ輝度信号用セレクタ３４の入力端
子に入力される。輝度信号用セレクタ３４では、端子３
３より入力された垂直ベクトル信号にしたがって入力信
号を選び出力する。例えば、垂直ベクトルが０のとき
は、第４のラインメモリ４４の出力を選択する。このと
き選択された信号は、ＦＩＦＯメモリの（１１２１Ｈ遅
延−８サンプル＋１Ｈメモリ×４）、つまり合計で１１
２５Ｈ（１フレーム）−８サンプルの遅延量を持った信
号となる。これに対し、垂直ベクトルが１少なくなる毎
に１Ｈずつ少ない遅延量の信号を選択するようになって
いる。輝度信号用セレクタ３４の出力は、水平ベクトル
補正回路３６に入力される。水平ベクトル補正回路３６
は、０クロックから１５クロックの可変遅延回路となっ
ており、水平ベクトルがｈのときに（８＋ｈ）クロック
の遅延量を持つことにより、水平ベクトル補正を行って
いる。水平ベクトル補正回路３６の出力は、水平・垂直
ベクトル補正された信号となっており、セレクタ３８に
入力される。一方、第４のラインメモリ４４の出力は、
８クロックの固定遅延量を持つ色差信号用の遅延回路３
７に入力される。遅延回路３７の出力は調度１１２５Ｈ
（＝１フレーム）の遅延量をもった信号となり、ベクト
ル補正されていない信号である。この信号はセレクタ３
８に入力される。セレクタ３８は、端子３９に入力され
る輝度信号期間と色差信号期間を示す信号に基づき、輝
度信号期間には水平ベクトル補正回路３６からのベクト
ル補正された信号を選択し、色差信号期間には、遅延回
路３７からのベクトル補正されていない信号を選択して
端子５０へ導出する。

【０００８】

【発明が解決しようとする課題】上述した従来の回路で
はＦＩＦＯメモリ以外にも７Ｈものラインメモリ４１〜
４８を必要とするという問題がある。そこでこの発明
は、ＦＩＦＯメモリ以外のメモリを削減して安価なＭＵ
ＳＥデコーダのメモリ制御回路を提供することを目的と
する。

【０００９】

【課題を解決するための手段】この発明は、輝度信号に
必要な遅延量ＤＹと、色差信号に必要な遅延量ＤＣのう
ち、少ない方の遅延量をＦＩＦＯメモリに与え、ＤＹと
ＤＣの差の遅延量を外付のメモリに与えるものである。

【００１０】

【作用】上記の手段により、ＦＩＦＯメモリ以外に必要
とされるメモリを４Ｈ以下にすることができる。

【００１１】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。端子１に導
入された信号は、メモリ制御回路３に制御されるＦＩＦ
Ｏメモリ２に入力される。メモリ制御回路４では、ＦＩ
ＦＯメモリ２の遅延量を、輝度信号に必要な遅延量ＤＹ
と色差信号に必要な遅延量ＤＣのうち少ない方の遅延量
に設定する。ここで端子３に垂直ベクトル信号が入力さ
れた場合の、動きベクトル補正メモリに必要な遅延量を
図２（Ａ）に示す。

【００１２】図２（Ａ）は垂直ベクトル量が０のとき
は、丁度１フレーム（１１２５Ｈ）の遅延が設定されて
おり、輝度信号も色差信号も同じ遅延量である。ベクト
ル量が−１、−２、…と変化すると、輝度信号は１１２
４Ｈ、１１２３Ｈ、…の遅延量が必要であり、ベクトル
量が＋１、＋２、…と変化すると、輝度信号は１１２５
Ｈ、１１２５Ｈ、…の遅延量が必要である。色差信号に
必要な遅延量は一定で１１２５Ｈである。ここで、図２
（Ａ）に示すようにＤＹ−ＤＣの絶対値を見ると、０を
中心にして、従来と同様な遅延量を得るには最大４Ｈの
差がある。このシステムではこの点に着目している。

【００１３】従って、このシステムでは、図２（Ｂ）に
示すように垂直ベクトルが０または正のときはＦＩＦＯ
メモリ２の遅延量を１１２５Ｈに固定し、負のときはベ
クトル量が０から１減るごとに１１２５Ｈから１Ｈずつ
減っていき、垂直ベクトルが−４のときは１１２１Ｈと
なるように制御する。

【００１４】このように制御するために、ＦＩＦＯメモ
リ２の出力は第１のラインメモリ５および輝度信号用セ
レクタ９の端子ａおよび色差信号用セレクタ１０の端子
ａに入力される。第１のラインメモリ５の出力は、第２
のラインメモリ６、輝度信号用セレクタ９の端子ｂ及び
色差信号用セレクタ１０の端子ｂに入力される。第２の
ラインメモリ６の出力は、第３のラインメモリ７、輝度
信号用セレクタ９の端子ｃ及び色差信号用セレクタ１０
の端子ｃに入力される。第３のラインメモリ７の出力
は、第４のラインメモリ８、輝度信号用セレクタ９の端
子ｄ及び色差信号用セレクタ１０の端子ｄに入力され
る。第４のラインメモリ８の出力は、色差信号用セレク
タ１０の端子ｅに入力される。

【００１５】輝度信号用セレクタ９及び色差信号用セレ
クタ１０は、メモリ制御回路４により制御され、端子３
より入力された垂直ベクトル信号の量に応じて図２
（Ｂ）に示すようなモードで選択制御され、入力を選択
導出する。

【００１６】この動作は、図２（Ａ）に示す輝度信号と
色差信号のうち大きな遅延量が必要な方に、ＦＩＦＯメ
モリ２の出力よりＤＹ−ＤＣの絶対値分だけ遅延した信
号を選択するようになっている。

【００１７】輝度信号用セレクタ９の出力は、端子１１
より入力された水平ベクトル信号より制御される水平ベ
クトル補正回路１２で水平ベクトル補正処理がなされ、
セレクタ１５に入力される。また、色差信号用セレクタ
１０の出力は、遅延回路１３で水平ベクトル補正回路１
２の水平ベクトル０時の遅延量だけ遅延され、セレクタ
１５に入力される。セレクタ１５では端子１４に入力さ
れた輝度信号と色差信号のタイミングを示す信号によ
り、輝度信号期間には水平ベクトル補正回路１２からの
信号を、色差信号期間には遅延回路１３からの信号を選
択し、端子１６から出力する。

【００１８】以上の機能は、構成は異なるが従来のもの
と同じである。なお本実施例では水平ベクトル補正回路
１２のベクトル０時の遅延量の補正を省略して説明した
が、実際には、この遅延量だけＦＩＦＯメモリの遅延量
を少なく設定する。

【００１９】上記したようにこのシステムでは、色差信
号の取り出し位置をハードウエアで固定して、この位置
を中心に輝度信号を垂直移動位置に補正するのではな
く、色差信号と輝度信号の時間的ずれに着目して、両者
の遅延量を相対的に制御している。この結果、ＦＩＦＯ
メモリ以外の必要メモリを最小限に抑えることができ、
全体のハードウエア構成を簡素化し、コスト削減を得る
ことができる。

【００２０】図３にはこの発明の第２の実施例を示す。
第１の実施例では、第１〜第４のラインメモリを輝度信
号と色差信号のために同時に使用することはない。ＭＵ
ＳＥ信号は、図４に示すようにＴＣＩ方式を用いている
ために使用していない方の信号期間は、ラインメモリの
動作を停止することが可能である。このようにすること
によって、さらにメモリを削減することが可能となる。
ＭＵＳＥ信号の輝度信号のサンプル数は７６０、色差信
号のサンプル数は１９０で輝度信号の４分の１である。
ここで図２を見てみると、本発明を用いた構成では、Ｆ
ＩＦＯメモリ以外の遅延として輝度信号に最大３Ｈ（垂
直ベクトル＋３のとき）、色差信号に最大４Ｈ（垂直ベ
クトル−４のとき）が必要であることがわかる。色差信
号のサンプル数が輝度信号のサンプル数の丁度４分の１
なので、輝度信号用のメモリを４分割することによっ
て、４つの色差信号メモリとして用いることができる。
従って、ＦＩＦＯメモリ以外のメモリは、７６０サンプ
ル遅延のものが３つ必要（輝度信号の最大遅延量に必要
な分＝３Ｈ）で、そのうち１つを４つの１９０サンプル
遅延に分割（色差信号の遅延に必要な最大遅延量分＝４
Ｈ）にして使用すれば良いことがわかる。

【００２１】以下、第２の実施例について図面を参照し
ながら説明する。端子１より入力されたＭＵＳＥ信号
は、メモリ制御回路４により制御されるＦＩＦＯメモリ
２に入力される。ＦＩＦＯメモリ２の遅延量は端子３よ
り入力される垂直ベクトル信号によって、図５のように
制御される。以上は、第１の実施例の場合とまったく同
じである。本実施例では、ベクトルが負のときには第１
〜第４の遅延回路２１〜２４を色差信号４ライン分の遅
延回路として用いる。このときメモリ制御回路４から各
遅延回路に、色差信号期間のみ動作させるタイミング信
号が出力される。また垂直ベクトルが１以上の時は第１
〜第４の遅延回路２１〜２４を１つの輝度信号用遅延回
路として扱い、第５、第６の遅延回路６２、６３と併せ
て輝度信号３ライン分の遅延回路として用いる。このと
き、メモリ制御回路４から各遅延回路に、輝度信号期間
のみに動作させるタイミング信号が出力される。ＦＩＦ
Ｏメモリ２の出力と、各遅延回路２１〜２４、６２、６
３の出力は、セレクタ回路９に入力される。第１の実施
例では輝度信号用のセレクタと色信号用のセレクタの２
つのセレクタを使用したが、端子１４より入力される輝
度信号期間と色差信号期間を示す信号に基づき、色差信
号期間と輝度信号期間で輝度・色差信号用セレクタ６４
で選択する信号を切り替えることにより、１つのセレク
タで同じ機能を実現している。

【００２２】動作原理そのものは、第１の実施例と同じ
なので輝度・色差信号用セレクタ６４の選択動作モード
は図４に示すようになる。また、水平ベクトル補正回路
１２、遅延回路１３、セレクタ回路１５の動作は第１の
実施例とまったく同じである。なお、本実施例では第１
の実施例における輝度信号用セレクタ９と色差信号用セ
レクタ１０の機能を１つの輝度・色差信号用セレクタ６
４で実現した例で説明しているが、輝度信号用と色差信
号用の２つのセレクタを使用してもかまわない。反対
に、第１の実施例においても第２の実施例のように輝度
信号用セレクタ９と色差信号用のセレクタ１０を１つの
輝度・色差信号用セレクタで置き換えてよいのはいうま
でもない。また本実施例についても水平ベクトル補正回
路１２のベクトル０時の遅延量の補正を省略して説明し
たが、実際には、この遅延量だけＦＩＦＯメモリの遅延
量を少なく設定する。上記の装置の出力において、絶対
的な基準時間は、色差信号の位相を基準としてその後の
信号処理が行われる。

【００２３】

【発明の効果】以上説明した用にＦＩＦＯメモリを用い
てＭＵＳＥ信号用動き補正メモリを構成した場合、ＦＩ
ＦＯメモリ以外のメモリを削減することができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】図１の回路の動作を説明するために示した動作
説明図。

【図３】この発明の第２の実施例を示す回路図。

【図４】図３の回路の動作を説明するために示した動作
説明図。

【図５】ＭＵＳＥ方式の画像伝送を説明するために示し
た図。

【図６】動きベクトル補正の動作原理説明とその補正回
路を示す図。

【符号の説明】

２…ＦＩＦＯメモリ、４…メモリ制御回路、５〜８…１
Ｈメモリ、９…輝度信号用セレクタ、１０…色差信号用
セレクタ、１２…水平ベクトル補正回路、１３…遅延回
路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】ＭＵＳＥデコーダの垂直ベクトル補正を行
   うメモリにおいて、 ＦＩＦＯメモリと、 前記ＦＩＦＯメモリを垂直ベクトル信号に応じて輝度信
   号に必要な遅延量と色差信号に必要な遅延量のうち少な
   い方に設定するメモリ制御手段と、 １ライン毎の出力を有する４ライン分の遅延手段と、 前記４ライン分の遅延手段の各出力と前記ＦＩＦＯメモ
   リの出力を選択する選択手段と、 前記垂直ベクトル信号に従って前記選択手段を制御し、
   輝度信号に必要な遅延量と色差信号に必要な遅延量の差
   の絶対値に応じて、前記遅延手段を制御する制御手段と
   を具備したことを特徴とするＭＵＳＥデコーダのメモリ
   制御回路。
2. 【請求項２】前記４ライン分の遅延手段は、 それぞれ１ライン分の遅延量を有する４つの遅延回路で
   構成されていることを特徴とする請求項１記載のＭＵＳ
   Ｅデコーダのメモリ制御回路。
3. 【請求項３】前記４ライン分の遅延手段は、 それぞれ１ラインに含まれる色差信号サンプル数の遅延
   量を持つ４つの第１の遅延回路群と、それぞれ１ライン
   に含まれる輝度信号サンプル数の遅延量を持つ２つの第
   ２の遅延回路群とを有し、 前記制御手段は、 前記垂直ベクトル信号が負のときには色差信号期間のみ
   前記第１の遅延回路群を動作させる手段と、前記垂直ベ
   クトル信号が正のときには輝度信号期間のみ前記第１と
   第２の遅延回路群を動作させる手段とを有したことを特
   徴とする請求項１記載のＭＵＳＥデコーダのメモリ制御
   回路。
4. 【請求項４】前記選択手段は、前記遅延手段からの各出
   力とＦＩＦＯメモリからの出力が各入力端子に供給され
   る輝度信号用セレクタと、色差信号用セレクタで構成さ
   れていることを特徴とする請求項１記載のＭＵＳＥデコ
   ーダのメモリ制御回路。
5. 【請求項５】前記選択手段は、前記遅延手段からの各出
   力とＦＩＦＯメモリからの出力が各入力端子に供給され
   る輝度信号、色差信号用共通のセレクタで構成されてい
   ることを特徴とする請求項３記載のＭＵＳＥデコーダの
   メモリ制御回路。