JPH0714769A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0714769A JPH0714769A JP15072993A JP15072993A JPH0714769A JP H0714769 A JPH0714769 A JP H0714769A JP 15072993 A JP15072993 A JP 15072993A JP 15072993 A JP15072993 A JP 15072993A JP H0714769 A JPH0714769 A JP H0714769A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- difference
- electrodes
- semiconductor manufacturing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 印加した高周波電界に周波数干渉が起こるの
を防ぎ、放電の安定化を図ることを可能ならしめる半導
体製造装置を提供するを提供する。 【構成】 ５個の電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓに夫々印
加する高周波電圧の周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ
5を、夫々、１３．５５０MHz，１３．５５３MHz，１
３．５６５MHz，１３．５７４MHz，１３．５６０MHzと
する。この場合、それら各周波数の第１次周波数差、即
ちｆ1，ｆ2，ｆ3，ｆ4，ｆ5の相互の差の大きさは、何
れも２００Hz以上である。また、第２次周波数差、即ち
各第１次周波数差の相互の差の大きさも、何れも２００
Hz以上である。 【効果】 うなりの発生が抑えられるため、チャンバー
内の放電の安定化が図れ、周波数干渉を容易に防ぐこと
ができる。また、パワーを上げることができ、スループ
ットの向上が図れる。
を防ぎ、放電の安定化を図ることを可能ならしめる半導
体製造装置を提供するを提供する。 【構成】 ５個の電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓに夫々印
加する高周波電圧の周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ
5を、夫々、１３．５５０MHz，１３．５５３MHz，１
３．５６５MHz，１３．５７４MHz，１３．５６０MHzと
する。この場合、それら各周波数の第１次周波数差、即
ちｆ1，ｆ2，ｆ3，ｆ4，ｆ5の相互の差の大きさは、何
れも２００Hz以上である。また、第２次周波数差、即ち
各第１次周波数差の相互の差の大きさも、何れも２００
Hz以上である。 【効果】 うなりの発生が抑えられるため、チャンバー
内の放電の安定化が図れ、周波数干渉を容易に防ぐこと
ができる。また、パワーを上げることができ、スループ
ットの向上が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造技術さらに
は膜形成技術及びエッチング技術に関し、例えば多電極
を有するスパッタ装置やプラズマＣＶＤ装置やドライエ
ッチング装置における印加電界の周波数干渉防止に利用
して有用な技術に関する。
は膜形成技術及びエッチング技術に関し、例えば多電極
を有するスパッタ装置やプラズマＣＶＤ装置やドライエ
ッチング装置における印加電界の周波数干渉防止に利用
して有用な技術に関する。
【０００２】
【従来の技術】一般に、半導体装置の製造において、半
導体ウェハ上に絶縁膜や配線用の導電膜などを積層させ
る技術として、スパッタ法やＣＶＤ法などの膜形成技術
が知られている。また、形成した絶縁膜や導電膜を所望
のパターン（形状）をなすように加工する技術として、
反応性イオンエッチング法などのドライエッチング技術
が知られている。
導体ウェハ上に絶縁膜や配線用の導電膜などを積層させ
る技術として、スパッタ法やＣＶＤ法などの膜形成技術
が知られている。また、形成した絶縁膜や導電膜を所望
のパターン（形状）をなすように加工する技術として、
反応性イオンエッチング法などのドライエッチング技術
が知られている。
【０００３】それら各方法において使用される装置に
は、ＲＦ（高周波）バイアススパッタ装置やプラズマＣ
ＶＤ装置などのように複数の電極を有したものがある。
例えば、筒状の基板電極の側面に複数枚の半導体ウェハ
を取り付けて回転させることにより膜形成を行なうドラ
ム型回転タイプのバイアススパッタ装置では、基板電極
の外側に複数個、例えば４個のターゲット電極が設けら
れている。それら基板電極及びターゲット電極には夫々
専用の高周波電源（各電源の発信周波数は同一であ
る。）が接続されている。
は、ＲＦ（高周波）バイアススパッタ装置やプラズマＣ
ＶＤ装置などのように複数の電極を有したものがある。
例えば、筒状の基板電極の側面に複数枚の半導体ウェハ
を取り付けて回転させることにより膜形成を行なうドラ
ム型回転タイプのバイアススパッタ装置では、基板電極
の外側に複数個、例えば４個のターゲット電極が設けら
れている。それら基板電極及びターゲット電極には夫々
専用の高周波電源（各電源の発信周波数は同一であ
る。）が接続されている。
【０００４】そして、膜形成時に半導体ウェハに付着し
て異物となるスプラッタやコンタミネーションの発生を
抑えるために、各電極に印加する高周波電界の位相を制
御することにより、高周波電界のうなり現象、即ち周波
数干渉の発生を抑制して、放電の不安定状態や異常放電
が起こるのを防いでいる。具体的には、上述した５個の
電極に対して各電極とそれの専用電源との間のケーブル
長を同じにし、且つ各電極に印加する高周波電圧の位相
を各電極毎に制御可能な位相シフターなる装置を用い
て、高周波の位相が各電極毎にずれるようにしている。
多電極を有するプラズマＣＶＤ装置やドライエッチング
装置においても同様にして高周波電界の周波数干渉を防
いでいる。
て異物となるスプラッタやコンタミネーションの発生を
抑えるために、各電極に印加する高周波電界の位相を制
御することにより、高周波電界のうなり現象、即ち周波
数干渉の発生を抑制して、放電の不安定状態や異常放電
が起こるのを防いでいる。具体的には、上述した５個の
電極に対して各電極とそれの専用電源との間のケーブル
長を同じにし、且つ各電極に印加する高周波電圧の位相
を各電極毎に制御可能な位相シフターなる装置を用い
て、高周波の位相が各電極毎にずれるようにしている。
多電極を有するプラズマＣＶＤ装置やドライエッチング
装置においても同様にして高周波電界の周波数干渉を防
いでいる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、スパッタ装置の組
立・製造時に、上記５個の電極とそれの専用電源間を結
ぶ各ケーブルの長さに誤差が生じてしまうのは避けられ
ないことであり、ケーブル長を厳密に同一にすることは
極めて困難である。従って、各電極に対する位相をシフ
ターで制御しても、実際に電極間に生じる高周波電界の
位相は設定値から僅かにずれているのが普通である。電
源の出力（パワー）が小さい場合には周波数干渉は比較
的起こり難いが、スループットを上げるためにパワーを
大きくすると、位相のずれ等の影響が大きくなり、微少
な異常放電を起こし易くなる。チャンバー内で異常放電
が発生すると、位相シフターが誤動作して装置のインピ
ーダンスの整合などが取れなくなり、制御不能になるこ
とがある、というものである。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、スパッタ装置の組
立・製造時に、上記５個の電極とそれの専用電源間を結
ぶ各ケーブルの長さに誤差が生じてしまうのは避けられ
ないことであり、ケーブル長を厳密に同一にすることは
極めて困難である。従って、各電極に対する位相をシフ
ターで制御しても、実際に電極間に生じる高周波電界の
位相は設定値から僅かにずれているのが普通である。電
源の出力（パワー）が小さい場合には周波数干渉は比較
的起こり難いが、スループットを上げるためにパワーを
大きくすると、位相のずれ等の影響が大きくなり、微少
な異常放電を起こし易くなる。チャンバー内で異常放電
が発生すると、位相シフターが誤動作して装置のインピ
ーダンスの整合などが取れなくなり、制御不能になるこ
とがある、というものである。
【０００６】従って、上述した位相制御による周波数干
渉防止では、パワーを余り大きくすることができず、ス
ループットを上げることは困難であるという問題点があ
った。多電極を有するプラズマＣＶＤ装置やドライエッ
チング装置においても同様に、パワーを余り大きくする
ことができず、スループットが上がらなかった。
渉防止では、パワーを余り大きくすることができず、ス
ループットを上げることは困難であるという問題点があ
った。多電極を有するプラズマＣＶＤ装置やドライエッ
チング装置においても同様に、パワーを余り大きくする
ことができず、スループットが上がらなかった。
【０００７】本発明はかかる事情に鑑みてなされたもの
で、その主たる目的は、位相制御によらず、印加した高
周波電界に周波数干渉が起こるのを防ぎ、放電の安定化
を図ることを可能ならしめるスパッタ装置やプラズマＣ
ＶＤ装置やドライエッチング装置などの半導体製造装置
を提供することにある。また、本発明の他の目的は、放
電の安定化を図ることにより、パワーアップが可能とな
り、それによってスループットの向上をも可能ならしめ
る半導体製造装置を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述及び添附図面から明らかになるであろう。
で、その主たる目的は、位相制御によらず、印加した高
周波電界に周波数干渉が起こるのを防ぎ、放電の安定化
を図ることを可能ならしめるスパッタ装置やプラズマＣ
ＶＤ装置やドライエッチング装置などの半導体製造装置
を提供することにある。また、本発明の他の目的は、放
電の安定化を図ることにより、パワーアップが可能とな
り、それによってスループットの向上をも可能ならしめ
る半導体製造装置を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述及び添附図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明者等は、異なる周波数の高周波電界により引
き起こされるうなり現象を検討した結果、高周波電界の
周波数が約１３．５６MHzの場合、図２に示すように、
各周波数間の差が２００Hz以上であれば、うなりが殆ど
発生しないか、または全く発生しないことがわかった。
これより、ある特定値以上の周波数差を設ければうなり
現象が起こらないと考え、本発明の完成に至った。
め、本発明者等は、異なる周波数の高周波電界により引
き起こされるうなり現象を検討した結果、高周波電界の
周波数が約１３．５６MHzの場合、図２に示すように、
各周波数間の差が２００Hz以上であれば、うなりが殆ど
発生しないか、または全く発生しないことがわかった。
これより、ある特定値以上の周波数差を設ければうなり
現象が起こらないと考え、本発明の完成に至った。
【０００９】本願において開示される発明のうち代表的
なものの概要を説明すれば、下記のとおりである。すな
わち、本発明の半導体製造装置においては、複数の電極
を有し、それら電極に印加した各交番電圧の周波数同士
の差である第１次周波数差が第１の特定値以上であるこ
とを提案するものである。さらに、第１次周波数差同士
の差である第２次周波数差が第２の特定値以上であるこ
とも提案する。具体的には、例えば図１に示すように、
５個の電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓを有する装置の場
合、各電極に夫々印加する高周波電圧の周波数ｆ1，
ｆ2，ｆ3，ｆ4，ｆ5を、夫々、１３．５５０MHz，１
３．５５３MHz，１３．５６５MHz，１３．５７４MHz，
１３．５６０MHzとする。この場合、それら各周波数の
第１次周波数差、即ちｆ1，ｆ2，ｆ3，ｆ4，ｆ5の相互
の差の大きさ（絶対値）は、何れも２００Hz（第１の特
定値）以上である。また、第２次周波数差、即ち各第１
次周波数差の相互の差の大きさ（絶対値）も、何れも２
００Hz（第２の特定値）以上である。
なものの概要を説明すれば、下記のとおりである。すな
わち、本発明の半導体製造装置においては、複数の電極
を有し、それら電極に印加した各交番電圧の周波数同士
の差である第１次周波数差が第１の特定値以上であるこ
とを提案するものである。さらに、第１次周波数差同士
の差である第２次周波数差が第２の特定値以上であるこ
とも提案する。具体的には、例えば図１に示すように、
５個の電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓを有する装置の場
合、各電極に夫々印加する高周波電圧の周波数ｆ1，
ｆ2，ｆ3，ｆ4，ｆ5を、夫々、１３．５５０MHz，１
３．５５３MHz，１３．５６５MHz，１３．５７４MHz，
１３．５６０MHzとする。この場合、それら各周波数の
第１次周波数差、即ちｆ1，ｆ2，ｆ3，ｆ4，ｆ5の相互
の差の大きさ（絶対値）は、何れも２００Hz（第１の特
定値）以上である。また、第２次周波数差、即ち各第１
次周波数差の相互の差の大きさ（絶対値）も、何れも２
００Hz（第２の特定値）以上である。
【００１０】
【作用】上記した手段によれば、第１次周波数差が、顕
著にうなり現象の起こる限界値である第１の特定値以上
となるようにしたため、うなり現象の発生を抑えること
ができる。加えて、第２次周波数も同様に顕著なうなり
現象発生の限界値である第２の特定値以上となるように
したため、うなりが殆ど発生しないか、または全く発生
しない。従って、チャンバー内の放電の安定化が図れ
る。
著にうなり現象の起こる限界値である第１の特定値以上
となるようにしたため、うなり現象の発生を抑えること
ができる。加えて、第２次周波数も同様に顕著なうなり
現象発生の限界値である第２の特定値以上となるように
したため、うなりが殆ど発生しないか、または全く発生
しない。従って、チャンバー内の放電の安定化が図れ
る。
【００１１】
【実施例】本発明に係る半導体製造装置の一例を図１に
示し、以下に説明する。図１には、本発明を適用したド
ラム型回転タイプのＲＦバイアススパッタ装置が示され
ている。同図に示すように、このスパッタ装置１におい
ては、チャンバー１０内に４個のターゲット電極Ｔ1，
Ｔ2，Ｔ3，Ｔ4及びバイアス用の基板電極Ｓが設けられ
ており、それら各電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓには、夫
々、インピーダンス等の整合をとるマッチング回路
Ｍ1，Ｍ2，Ｍ3，Ｍ4，Ｍ5を介して、専用の高周波電源
Ｐ1，Ｐ2，Ｐ3，Ｐ4，Ｐ5が接続されている。
示し、以下に説明する。図１には、本発明を適用したド
ラム型回転タイプのＲＦバイアススパッタ装置が示され
ている。同図に示すように、このスパッタ装置１におい
ては、チャンバー１０内に４個のターゲット電極Ｔ1，
Ｔ2，Ｔ3，Ｔ4及びバイアス用の基板電極Ｓが設けられ
ており、それら各電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓには、夫
々、インピーダンス等の整合をとるマッチング回路
Ｍ1，Ｍ2，Ｍ3，Ｍ4，Ｍ5を介して、専用の高周波電源
Ｐ1，Ｐ2，Ｐ3，Ｐ4，Ｐ5が接続されている。
【００１２】例えば、各電源Ｐ1，Ｐ2，Ｐ3，Ｐ4，Ｐ5
の各発振周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ5は、夫々、１
３．５５０MHz，１３．５５３MHz，１３．５６５MHz，
１３．５７４MHz，１３．５６０MHzである。この時、各
周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ 5同士の差である第１次
周波数差は何れも第１の特定値である２００Hz以上の値
であり、式で表すと以下の通りである。即ち、Δｆ
12（ｆ1とｆ2との差の絶対値｜ｆ1−ｆ2｜を表す。他も
同じ。）＝０．３kHz、Δｆ13＝１５kHz、Δｆ14＝２４
kHz、Δｆ15＝１０kHz、Δｆ23＝１２kHz、Δｆ24＝２
１kHz、Δｆ25＝７kHz、Δｆ34＝０．９kHz、Δｆ35＝
０．５kHz、Δｆ45＝１４kHz、である。また、それら各
第１次周波数差Δｆ12，Δｆ13，Δｆ14，Δｆ15，Δｆ
23，Δｆ24，Δｆ25，Δｆ34，Δｆ35，Δｆ45同士の差
である第２次周波数差は式で表すと以下のようになる。
即ち、Δｆ12-23（Δｆ12とΔｆ23との差の絶対値｜Δ
ｆ12−Δｆ23｜を表す。他も同じ。）＝１１．７kHz、
Δｆ12-34＝０．６kHz、Δｆ12-45＝１３．７kHz、Δｆ
13-23＝３kHz、Δｆ13-34＝１４．１kHz、…、以下省略
するが、同一の値のものはなく、何れも第２の特定値で
ある２００Hz以上の値である。
の各発振周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ5は、夫々、１
３．５５０MHz，１３．５５３MHz，１３．５６５MHz，
１３．５７４MHz，１３．５６０MHzである。この時、各
周波数ｆ1，ｆ2，ｆ3，ｆ4，ｆ 5同士の差である第１次
周波数差は何れも第１の特定値である２００Hz以上の値
であり、式で表すと以下の通りである。即ち、Δｆ
12（ｆ1とｆ2との差の絶対値｜ｆ1−ｆ2｜を表す。他も
同じ。）＝０．３kHz、Δｆ13＝１５kHz、Δｆ14＝２４
kHz、Δｆ15＝１０kHz、Δｆ23＝１２kHz、Δｆ24＝２
１kHz、Δｆ25＝７kHz、Δｆ34＝０．９kHz、Δｆ35＝
０．５kHz、Δｆ45＝１４kHz、である。また、それら各
第１次周波数差Δｆ12，Δｆ13，Δｆ14，Δｆ15，Δｆ
23，Δｆ24，Δｆ25，Δｆ34，Δｆ35，Δｆ45同士の差
である第２次周波数差は式で表すと以下のようになる。
即ち、Δｆ12-23（Δｆ12とΔｆ23との差の絶対値｜Δ
ｆ12−Δｆ23｜を表す。他も同じ。）＝１１．７kHz、
Δｆ12-34＝０．６kHz、Δｆ12-45＝１３．７kHz、Δｆ
13-23＝３kHz、Δｆ13-34＝１４．１kHz、…、以下省略
するが、同一の値のものはなく、何れも第２の特定値で
ある２００Hz以上の値である。
【００１３】上記ターゲット電極Ｔ1，Ｔ2，Ｔ3，Ｔ
4は、例えば基板電極Ｓに取り付けた半導体ウェハ２０
にＳｉＯ2（酸化シリコン）膜を被着させる場合には、
ＳｉＯ2よりなる。また、図１において、符号３０は排
気口であり、この排気口３０を介して図示しないロータ
リーポンプなどにより例えば２×１０-4Pa以下までチャ
ンバー１０内を真空引きする。そして、真空引きした
後、符号４０で示したガス供給口よりＡｒ（アルゴン）
等の不活性ガスを導入して２．５×１０-1Paに保ち、ス
パッタを行う。
4は、例えば基板電極Ｓに取り付けた半導体ウェハ２０
にＳｉＯ2（酸化シリコン）膜を被着させる場合には、
ＳｉＯ2よりなる。また、図１において、符号３０は排
気口であり、この排気口３０を介して図示しないロータ
リーポンプなどにより例えば２×１０-4Pa以下までチャ
ンバー１０内を真空引きする。そして、真空引きした
後、符号４０で示したガス供給口よりＡｒ（アルゴン）
等の不活性ガスを導入して２．５×１０-1Paに保ち、ス
パッタを行う。
【００１４】以上、詳述したように、第１次周波数差が
２００Hz以上で相互に異なる値であり、好ましくはそれ
に加えて第２次周波数差も２００Hz以上で相互に異なる
値であるため、各電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓに印加し
た各電圧の交番電界による電子の動きと、第１次周波数
差により生じる交番電界による電子の動きと、第２次周
波数差により生じる交番電界による電子の動きとに重な
りが生じない。そのため、発生するプラズマ中の電子密
度に粗密が発生せず、プラズマの安定が図れる。また、
放電が安定し、それによって基板バイアスも安定し、ス
プラッタ等の異物やコンタミネーションが低減される。
２００Hz以上で相互に異なる値であり、好ましくはそれ
に加えて第２次周波数差も２００Hz以上で相互に異なる
値であるため、各電極Ｔ1，Ｔ2，Ｔ3，Ｔ4，Ｓに印加し
た各電圧の交番電界による電子の動きと、第１次周波数
差により生じる交番電界による電子の動きと、第２次周
波数差により生じる交番電界による電子の動きとに重な
りが生じない。そのため、発生するプラズマ中の電子密
度に粗密が発生せず、プラズマの安定が図れる。また、
放電が安定し、それによって基板バイアスも安定し、ス
プラッタ等の異物やコンタミネーションが低減される。
【００１５】直径１００mmの半導体ウェハに付着した異
物の数をカウントしたところ（但し、約５mm程度の周縁
部を除く。）、従来の位相制御による場合には１μｍ以
上の大きさの異物が数千個であったのに対して、第１次
周波数差のみを２００Hz以上とした場合（第２周波数差
に付いては考慮せず。）にはその数は１００〜２００個
程度であり、さらに第１次周波数差に加えて第２周波数
差も２００Hz以上とした場合にはその数は１０個程度で
あった。即ち、異物付着に対して、極めて優れた効果の
あることが確認された。
物の数をカウントしたところ（但し、約５mm程度の周縁
部を除く。）、従来の位相制御による場合には１μｍ以
上の大きさの異物が数千個であったのに対して、第１次
周波数差のみを２００Hz以上とした場合（第２周波数差
に付いては考慮せず。）にはその数は１００〜２００個
程度であり、さらに第１次周波数差に加えて第２周波数
差も２００Hz以上とした場合にはその数は１０個程度で
あった。即ち、異物付着に対して、極めて優れた効果の
あることが確認された。
【００１６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、電
極の数は上記実施例における数に限らず、第２次周波数
差を考慮しない場合には２個以上で有ればよいし、第２
次周波数差も考慮する場合には３個以上で有ればよい。
また、電源の発振周波数も約１３．５６MHzに限らない
のはいうまでもないし、第１次各周波数差及び第２次周
波数差の下限値、即ち第１の特定値及び第２の特定値も
上記実施例における２００Hzに限定されないのはいうま
でもない。即ち、それら第１の特定値及び第２の特定値
は、電源の発振周波数や個々の装置の個体差などにより
決められる。さらに、本発明は、バイアススパッタ以外
の多電極スパッタ装置や多電極ＣＶＤ装置や多電極エッ
チング装置にも適用可能である。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、電
極の数は上記実施例における数に限らず、第２次周波数
差を考慮しない場合には２個以上で有ればよいし、第２
次周波数差も考慮する場合には３個以上で有ればよい。
また、電源の発振周波数も約１３．５６MHzに限らない
のはいうまでもないし、第１次各周波数差及び第２次周
波数差の下限値、即ち第１の特定値及び第２の特定値も
上記実施例における２００Hzに限定されないのはいうま
でもない。即ち、それら第１の特定値及び第２の特定値
は、電源の発振周波数や個々の装置の個体差などにより
決められる。さらに、本発明は、バイアススパッタ以外
の多電極スパッタ装置や多電極ＣＶＤ装置や多電極エッ
チング装置にも適用可能である。
【００１７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術について説明したが、この発明はそれに
限定されるものではなく、膜形成技術一般及びエッチン
グ技術一般に利用することができる。
なされた発明をその背景となった利用分野である半導体
装置の製造技術について説明したが、この発明はそれに
限定されるものではなく、膜形成技術一般及びエッチン
グ技術一般に利用することができる。
【００１８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、異なる周波数の交番電界に
よるうなりの発生が抑えられるため、チャンバー内の放
電の安定化が図れ、従来の位相制御に較べて周波数干渉
を容易に防ぐことができる。また、位相制御に較べてパ
ワーを上げても放電の安定が保たれるので、従来よりも
パワーを上げて処理することができ、スループットの向
上が図れる。さらに、位相シフターが不要となるので、
装置の構造が簡略化され、装置にかかるコスト等も低く
なる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、異なる周波数の交番電界に
よるうなりの発生が抑えられるため、チャンバー内の放
電の安定化が図れ、従来の位相制御に較べて周波数干渉
を容易に防ぐことができる。また、位相制御に較べてパ
ワーを上げても放電の安定が保たれるので、従来よりも
パワーを上げて処理することができ、スループットの向
上が図れる。さらに、位相シフターが不要となるので、
装置の構造が簡略化され、装置にかかるコスト等も低く
なる。
【図１】本発明に係る半導体製造装置を適用したＲＦバ
イアススパッタ装置の一例の概略構成図である。
イアススパッタ装置の一例の概略構成図である。
【図２】うなりに対する周波数差の依存性を示す特性図
である。
である。
ｆ1，ｆ2，ｆ3，ｆ4，ｆ5 周波数 Ｔ1，Ｔ2，Ｔ3，Ｔ4 ターゲット電極（電極） Ｓ 基板電極（電極）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹部 俊二 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (3)
- 【請求項１】 異なる周波数の交番電圧を印加可能な複
数の電極を有し、それら電極のうち異なる二電極に夫々
割り当てられた周波数同士の差である第１次周波数差が
第１の特定値以上となっていることを特徴とする半導体
製造装置。 - 【請求項２】 少なくとも３個の電極を有し、上記第１
次周波数差同士の差である第２次周波数差が第２の特定
値以上となっていることを特徴とする請求項１記載の半
導体製造装置。 - 【請求項３】 上記各電極の周波数の値は約１３．５６
MHzであり、上記第１の特定値及び上記第２の特定値は
何れも２００Hzであることを特徴とする請求項１又は２
記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15072993A JPH0714769A (ja) | 1993-06-22 | 1993-06-22 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15072993A JPH0714769A (ja) | 1993-06-22 | 1993-06-22 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714769A true JPH0714769A (ja) | 1995-01-17 |
Family
ID=15503141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15072993A Pending JPH0714769A (ja) | 1993-06-22 | 1993-06-22 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714769A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274099A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Heavy Ind Ltd | 放電電極への給電方法、高周波プラズマ発生方法および半導体製造方法 |
| US6456010B2 (en) | 2000-03-13 | 2002-09-24 | Mitsubishi Heavy Industries, Ltd. | Discharge plasma generating method, discharge plasma generating apparatus, semiconductor device fabrication method, and semiconductor device fabrication apparatus |
| WO2012090422A1 (ja) * | 2010-12-27 | 2012-07-05 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| WO2014002465A1 (ja) * | 2012-06-26 | 2014-01-03 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| WO2016203585A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社シンクロン | 成膜方法及び成膜装置 |
-
1993
- 1993-06-22 JP JP15072993A patent/JPH0714769A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456010B2 (en) | 2000-03-13 | 2002-09-24 | Mitsubishi Heavy Industries, Ltd. | Discharge plasma generating method, discharge plasma generating apparatus, semiconductor device fabrication method, and semiconductor device fabrication apparatus |
| JP2001274099A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Heavy Ind Ltd | 放電電極への給電方法、高周波プラズマ発生方法および半導体製造方法 |
| WO2012090422A1 (ja) * | 2010-12-27 | 2012-07-05 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| JP5576507B2 (ja) * | 2010-12-27 | 2014-08-20 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| US10844470B2 (en) | 2010-12-27 | 2020-11-24 | Canon Anelva Corporation | Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device |
| WO2014002465A1 (ja) * | 2012-06-26 | 2014-01-03 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| JP5886426B2 (ja) * | 2012-06-26 | 2016-03-16 | キヤノンアネルバ株式会社 | エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置 |
| US9379279B2 (en) | 2012-06-26 | 2016-06-28 | Canon Anelva Corporation | Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device |
| WO2016203585A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社シンクロン | 成膜方法及び成膜装置 |
| JPWO2016203585A1 (ja) * | 2015-06-17 | 2018-04-05 | 株式会社シンクロン | 成膜方法及び成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016821B2 (ja) | プラズマ処理方法 | |
| JP5219479B2 (ja) | 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム | |
| US4844767A (en) | Method of and apparatus for etching | |
| US20080053818A1 (en) | Plasma processing apparatus of substrate and plasma processing method thereof | |
| KR980012066A (ko) | 플라즈마 처리장치 | |
| JP3949186B2 (ja) | 基板載置台、プラズマ処理装置及び半導体装置の製造方法 | |
| US6719875B1 (en) | Plasma process apparatus | |
| JP2000156370A (ja) | プラズマ処理方法 | |
| JP4122467B2 (ja) | 高周波放電装置及び高周波処理装置 | |
| US5436424A (en) | Plasma generating method and apparatus for generating rotating electrons in the plasma | |
| JPH11219938A (ja) | プラズマエッチング方法 | |
| US6815369B2 (en) | Method for monitoring deposition reaction during processing the surface of a semiconductor substrate | |
| JPH0714769A (ja) | 半導体製造装置 | |
| JP2002009043A (ja) | エッチング装置及びそれを用いた半導体装置の製造方法 | |
| JP2006100485A (ja) | 高周波電力用分岐スイッチ及びエッチング装置 | |
| JPH0653176A (ja) | ドライエッチング装置 | |
| JP2880920B2 (ja) | エッチング装置 | |
| JP4171590B2 (ja) | エッチング方法 | |
| JP2761172B2 (ja) | プラズマ発生装置 | |
| JP2851765B2 (ja) | プラズマ発生方法およびその装置 | |
| JPH08316214A (ja) | プラズマ処理装置 | |
| JP3222620B2 (ja) | 放電処理装置 | |
| JPH0645096A (ja) | プラズマ発生方法およびその装置 | |
| JP3357737B2 (ja) | 放電プラズマ処理装置 | |
| JP2862088B2 (ja) | プラズマ発生装置 |