JPH0714870A - 半導体装置の製造方法とその製造装置 - Google Patents
半導体装置の製造方法とその製造装置Info
- Publication number
- JPH0714870A JPH0714870A JP5150915A JP15091593A JPH0714870A JP H0714870 A JPH0714870 A JP H0714870A JP 5150915 A JP5150915 A JP 5150915A JP 15091593 A JP15091593 A JP 15091593A JP H0714870 A JPH0714870 A JP H0714870A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wire
- lead frame
- chip
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の組立て方法、特にモ
ールドプラスチックＩＣの組立方法とその製造装置に関
する。 【構成】 半導体チップ１の単体を半導体チップ固定機
構２により固定して、ダイステージの無いリードフレー
ム３のインナーリード４と、半導体チップ１上のパッド
５との間にワイヤ６のボンディングを行う工程と、ワイ
ヤボンディングされた半導体チップ１の単体、並びにダ
イステージの無いリードフレーム３をモールド樹脂７に
より封止する工程とを含むように構成し、そのため、半
導体チップ１を固定機構２により固定して、ダイステー
ジの無いリードフレーム３にワイヤボンディングできる
機構11を備えた半導体製造装置を用いるように構成す
る。
ールドプラスチックＩＣの組立方法とその製造装置に関
する。 【構成】 半導体チップ１の単体を半導体チップ固定機
構２により固定して、ダイステージの無いリードフレー
ム３のインナーリード４と、半導体チップ１上のパッド
５との間にワイヤ６のボンディングを行う工程と、ワイ
ヤボンディングされた半導体チップ１の単体、並びにダ
イステージの無いリードフレーム３をモールド樹脂７に
より封止する工程とを含むように構成し、そのため、半
導体チップ１を固定機構２により固定して、ダイステー
ジの無いリードフレーム３にワイヤボンディングできる
機構11を備えた半導体製造装置を用いるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の組立て方
法、特にモールドプラスチックＩＣの組立方法とその製
造装置に関する。
法、特にモールドプラスチックＩＣの組立方法とその製
造装置に関する。
【０００２】近年、半導体組立における生産効率の向
上、並びにコストダウンは、現在の組立技術として極め
て重要な課題となっている。そのため、工程を簡略化
し、コストダウンを図る方法、ならびに装置の開発が必
要となる。
上、並びにコストダウンは、現在の組立技術として極め
て重要な課題となっている。そのため、工程を簡略化
し、コストダウンを図る方法、ならびに装置の開発が必
要となる。
【０００３】
【従来の技術】図３は従来例の説明図である。図におい
て、１は半導体チップ、４はインナーリード、５はパッ
ド、６はワイヤ、７はモールド樹脂、９はウエハ、22は
リードフレーム、23はダイステージ、24はAgペーストで
ある。
て、１は半導体チップ、４はインナーリード、５はパッ
ド、６はワイヤ、７はモールド樹脂、９はウエハ、22は
リードフレーム、23はダイステージ、24はAgペーストで
ある。
【０００４】従来の半導体装置の組立て工程において
は、先ず、図３（ａ）に示すように、ウエハ９を半導体
チップ１の単体に切り離すダイシング工程を終了後、図
３（ｂ）に左側にリードフレーム22の平面図、右側にＡ
−Ｂラインでカットした断面図で示すように、リードフ
レーム22のダイステージ23に半導体チップ１を主に銀
（Ag) ペースト24で接着するダイス付け工程を行う。
は、先ず、図３（ａ）に示すように、ウエハ９を半導体
チップ１の単体に切り離すダイシング工程を終了後、図
３（ｂ）に左側にリードフレーム22の平面図、右側にＡ
−Ｂラインでカットした断面図で示すように、リードフ
レーム22のダイステージ23に半導体チップ１を主に銀
（Ag) ペースト24で接着するダイス付け工程を行う。
【０００５】そして、Agペースト24を例えば 150℃で３
時間のキュアを行った後で、図３（ｃ）に示すように、
半導体チップ１上のパッド５とリードフレーム22のイン
ナーリード４とをワイヤ６によりワイヤボンディングす
るワイヤボンディング工程を経た後、図３（ｄ）に示す
ように、リードフレームのダイステージ23上の半導体チ
ップ１をリードフレーム22のインナーリード４と共に、
モールド樹脂７でモールド封止する封止工程を完了して
完成品とする。
時間のキュアを行った後で、図３（ｃ）に示すように、
半導体チップ１上のパッド５とリードフレーム22のイン
ナーリード４とをワイヤ６によりワイヤボンディングす
るワイヤボンディング工程を経た後、図３（ｄ）に示す
ように、リードフレームのダイステージ23上の半導体チ
ップ１をリードフレーム22のインナーリード４と共に、
モールド樹脂７でモールド封止する封止工程を完了して
完成品とする。
【０００６】
【発明が解決しようとする課題】しかし、上記のダイス
付け工程は、半導体チップの裏面から接地ラインを得る
特殊な例を除いて大部分は、ワイヤボンディング時の半
導体チップの固定、並びにモールド樹脂封止の半導体チ
ップの固定の役割しかなく、半導体装置の基本特性に関
与していない。
付け工程は、半導体チップの裏面から接地ラインを得る
特殊な例を除いて大部分は、ワイヤボンディング時の半
導体チップの固定、並びにモールド樹脂封止の半導体チ
ップの固定の役割しかなく、半導体装置の基本特性に関
与していない。
【０００７】従って、半導体チップの背面を接地してい
る場合もあるが、現在では半導体チップの表面からワイ
ヤ配線にて接地を取る方式が主流である。そのため、こ
のダイス付け工程を削除したＴＡＢ方式が既知である。
る場合もあるが、現在では半導体チップの表面からワイ
ヤ配線にて接地を取る方式が主流である。そのため、こ
のダイス付け工程を削除したＴＡＢ方式が既知である。
【０００８】しかし、ＴＡＢ方式は、新規材料を導入す
る必要があり、場合によっては逆にコストアップとなっ
てしまう。本発明は、上記の点を鑑み、ダイス付け等の
工程を簡略化し、半導体装置のコストダウンを図ること
を目的として提供されるものである。
る必要があり、場合によっては逆にコストアップとなっ
てしまう。本発明は、上記の点を鑑み、ダイス付け等の
工程を簡略化し、半導体装置のコストダウンを図ること
を目的として提供されるものである。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図、図２は本発明の一実施例の説明図であり、本発明の
製造装置の斜視図である。
図、図２は本発明の一実施例の説明図であり、本発明の
製造装置の斜視図である。
【００１０】図において、１は半導体チップ、２は半導
体チップ固定機構、３はダイステージの無いリードフレ
ーム、４はインナーリード、５はパッド、６はワイヤ、
７はモールド樹脂、８はウエハ載置台、９はウエハ、11
はワイヤボンディング機構、12はチップトランスファア
ーム、13はチップトランスファ機構、14はチップ補正
爪、15はバキューム孔、16はヒートブロック、17はリー
ドフレーム搬送レール、18はリードフレーム搬送機構、
19はワイヤボンディングヘッド、20はワイヤボンディン
グツール、21はインナーリードヒート面である。
体チップ固定機構、３はダイステージの無いリードフレ
ーム、４はインナーリード、５はパッド、６はワイヤ、
７はモールド樹脂、８はウエハ載置台、９はウエハ、11
はワイヤボンディング機構、12はチップトランスファア
ーム、13はチップトランスファ機構、14はチップ補正
爪、15はバキューム孔、16はヒートブロック、17はリー
ドフレーム搬送レール、18はリードフレーム搬送機構、
19はワイヤボンディングヘッド、20はワイヤボンディン
グツール、21はインナーリードヒート面である。
【００１１】上記問題点の解決の手段として、本発明で
は、現状の材料にてダイス付け工程を省略するために、
図３に示した従来のリードフレーム22から、単純にダイ
ステージ23を削除したような、図１（ｂ）に示すような
ダイステージの無いリードフレーム３を作成し、本発明
のワイヤボンディング用の半導体製造装置を用いて、半
導体チップ１を半導体チップ固定機構２に固定して、ワ
イヤボンディングを行う。
は、現状の材料にてダイス付け工程を省略するために、
図３に示した従来のリードフレーム22から、単純にダイ
ステージ23を削除したような、図１（ｂ）に示すような
ダイステージの無いリードフレーム３を作成し、本発明
のワイヤボンディング用の半導体製造装置を用いて、半
導体チップ１を半導体チップ固定機構２に固定して、ワ
イヤボンディングを行う。
【００１２】即ち、本発明の目的は、図１に示すよう
に、半導体チップ１の単体を半導体チップ固定機構２に
より固定して、ダイステージの無いリードフレーム３の
インナーリード４と、該半導体チップ１上のパッド５と
の間にワイヤ６のボンディングを行う工程と、ワイヤボ
ンディングされた半導体チップ１の単体、並びにダイス
テージの無いリードフレーム３をモールド樹脂７により
封止する工程とを含む事により、また、図２に示すよう
に、ウエハ載置台８上のウエハ９より半導体チップ１を
ワイヤボンディング機構11に搬送するチップトランスフ
ァアーム12を有するチップトランスファ機構13と、半導
体チップ１をチップ補正爪14によりバキューム孔15を有
するヒートブロック16上に位置決めした後、半導体チッ
プ１をヒートブロック16上に吸着固定する半導体チップ
固定機構２と、積層されたダイステージの無いリードフ
レーム３を半導体チップ１上に順次搬送するリードフレ
ーム搬送レール17を有するリードフレーム搬送機構18
と、ワイヤボンディングヘッド19先端のワイヤボンディ
ングツール20により半導体チップ１にワイヤ６をボンデ
ィングするワイヤボンディング機構11とを備える半導体
装置を用いる事により達成される。
に、半導体チップ１の単体を半導体チップ固定機構２に
より固定して、ダイステージの無いリードフレーム３の
インナーリード４と、該半導体チップ１上のパッド５と
の間にワイヤ６のボンディングを行う工程と、ワイヤボ
ンディングされた半導体チップ１の単体、並びにダイス
テージの無いリードフレーム３をモールド樹脂７により
封止する工程とを含む事により、また、図２に示すよう
に、ウエハ載置台８上のウエハ９より半導体チップ１を
ワイヤボンディング機構11に搬送するチップトランスフ
ァアーム12を有するチップトランスファ機構13と、半導
体チップ１をチップ補正爪14によりバキューム孔15を有
するヒートブロック16上に位置決めした後、半導体チッ
プ１をヒートブロック16上に吸着固定する半導体チップ
固定機構２と、積層されたダイステージの無いリードフ
レーム３を半導体チップ１上に順次搬送するリードフレ
ーム搬送レール17を有するリードフレーム搬送機構18
と、ワイヤボンディングヘッド19先端のワイヤボンディ
ングツール20により半導体チップ１にワイヤ６をボンデ
ィングするワイヤボンディング機構11とを備える半導体
装置を用いる事により達成される。
【００１３】
【作用】本発明の方式では、一部ワイヤボンディング設
備の新規設計、又は改造が必要であるが、半導体チップ
をワイヤボンディングする時に、半導体チップを固定機
構により固定して行い、半導体チップとインナーリード
を結ぶワイヤ強度も十分あるため、モールド樹脂による
封止も容易に行なえ、ＴＡＢ方式よりも比較的容易にダ
イス付け工程を省略することができる。
備の新規設計、又は改造が必要であるが、半導体チップ
をワイヤボンディングする時に、半導体チップを固定機
構により固定して行い、半導体チップとインナーリード
を結ぶワイヤ強度も十分あるため、モールド樹脂による
封止も容易に行なえ、ＴＡＢ方式よりも比較的容易にダ
イス付け工程を省略することができる。
【００１４】
【実施例】図２は本発明の一実施例の説明図である。図
において、１は半導体チップ、２は半導体チップ固定機
構、３はダイステージの無いリードフレーム、４はイン
ナーリード、５はパッド、６はワイヤ、７はモールド樹
脂、８はウエハ載置台、９はウエハ、11はワイヤボンデ
ィング機構、12はチップトランスファアーム、13はチッ
プトランスファ機構、14はチップ補正爪、15はバキュー
ム孔、16はヒートブロック、17はリードフレーム搬送レ
ール、18はリードフレーム搬送機構、19はワイヤボンデ
ィングヘッド、20はワイヤボンディングツール、21はイ
ンナーリードヒート面である。
において、１は半導体チップ、２は半導体チップ固定機
構、３はダイステージの無いリードフレーム、４はイン
ナーリード、５はパッド、６はワイヤ、７はモールド樹
脂、８はウエハ載置台、９はウエハ、11はワイヤボンデ
ィング機構、12はチップトランスファアーム、13はチッ
プトランスファ機構、14はチップ補正爪、15はバキュー
ム孔、16はヒートブロック、17はリードフレーム搬送レ
ール、18はリードフレーム搬送機構、19はワイヤボンデ
ィングヘッド、20はワイヤボンディングツール、21はイ
ンナーリードヒート面である。
【００１５】図１（ｃ）に本発明の半導体装置の基本構
造の断面図を示したが、従来例と比較すると、単純にダ
イステージがないだけの違いである。図２（ａ）に本発
明の一実施例で使用したワイヤボンディング装置の主要
部の各機構を示す。
造の断面図を示したが、従来例と比較すると、単純にダ
イステージがないだけの違いである。図２（ａ）に本発
明の一実施例で使用したワイヤボンディング装置の主要
部の各機構を示す。
【００１６】基本的には、ダイボンダとワイヤボンダが
合体したような構造である。各機構は、ウエハ載置台８
上のウエハ９より半導体チップ１をワイヤボンディング
機構11に搬送するチップトランスファアーム12を有する
チップトランスファ機構13と、半導体チップ１をチップ
補正爪14によりバキューム孔15を有するヒートブロック
16上に位置決めした後、半導体チップ１をヒートブロッ
ク16上に吸着固定する半導体チップ固定機構２と、積層
されたダイステージの無いリードフレーム３を半導体チ
ップ１上に順次搬送するリードフレーム搬送レール17を
有するリードフレーム搬送機構18と、ワイヤボンディン
グヘッド19先端のワイヤボンディングツール20により半
導体チップ１にワイヤ６をボンディングするワイヤボン
ディング機構11よりなっている。
合体したような構造である。各機構は、ウエハ載置台８
上のウエハ９より半導体チップ１をワイヤボンディング
機構11に搬送するチップトランスファアーム12を有する
チップトランスファ機構13と、半導体チップ１をチップ
補正爪14によりバキューム孔15を有するヒートブロック
16上に位置決めした後、半導体チップ１をヒートブロッ
ク16上に吸着固定する半導体チップ固定機構２と、積層
されたダイステージの無いリードフレーム３を半導体チ
ップ１上に順次搬送するリードフレーム搬送レール17を
有するリードフレーム搬送機構18と、ワイヤボンディン
グヘッド19先端のワイヤボンディングツール20により半
導体チップ１にワイヤ６をボンディングするワイヤボン
ディング機構11よりなっている。
【００１７】本発明によるワイヤボンディングの方法
は、先ず、本発明のダイステージの無いリードフレーム
３をリドフレーム搬送レール17によりインナーリードヒ
ート面21とヒートブロック16の間の所定の位置に移動す
る。
は、先ず、本発明のダイステージの無いリードフレーム
３をリドフレーム搬送レール17によりインナーリードヒ
ート面21とヒートブロック16の間の所定の位置に移動す
る。
【００１８】次に、ウエハ載置台８上のダイシングされ
たウエハ９から、チップトランスファアーム12を用い
て、ヒートブロック16上のダイステージの無いリードフ
レーム３のインナーリード４の間に、半導体チップ１の
単体を１個セットする。
たウエハ９から、チップトランスファアーム12を用い
て、ヒートブロック16上のダイステージの無いリードフ
レーム３のインナーリード４の間に、半導体チップ１の
単体を１個セットする。
【００１９】そしてチップ補正爪14を前後左右に動かし
て、半導体チップ１をインナーリード４の中心位置にセ
ットしたらバキュームポンプを作動してバキューム孔15
上に半導体チップ１を真空吸着により固定する。続い
て、半導体チップ１はヒートブロック16により 280℃に
加熱される。
て、半導体チップ１をインナーリード４の中心位置にセ
ットしたらバキュームポンプを作動してバキューム孔15
上に半導体チップ１を真空吸着により固定する。続い
て、半導体チップ１はヒートブロック16により 280℃に
加熱される。
【００２０】同時に、インナーリード４もインナーリー
ドヒート面21により 280℃に加熱される。それから、ワ
イヤ６として用いる30μｍ径の金(Au)線を最初に半導体
チップ１のパッド５にボンディングし、続いてインナー
リード４先端のメッキ面にボンディングして結線する。
これを80回繰り返してＱＦＰパッケージのボンディング
工程が終了する。
ドヒート面21により 280℃に加熱される。それから、ワ
イヤ６として用いる30μｍ径の金(Au)線を最初に半導体
チップ１のパッド５にボンディングし、続いてインナー
リード４先端のメッキ面にボンディングして結線する。
これを80回繰り返してＱＦＰパッケージのボンディング
工程が終了する。
【００２１】尚、ワイヤ６による半導体チップ１の吊り
強度に関しては、パッケージにＱＦＰを用いた場合に例
をとれば、ワイヤ６に30μｍ径のAu線を用いた場合に
は、ワイヤ６の１本の強度を10ｇとして、インナーリー
ド４が百本の場合１ｋｇとなり、通常のAgペーストでの
ダイスボンディング強度と比較して遜色がない。
強度に関しては、パッケージにＱＦＰを用いた場合に例
をとれば、ワイヤ６に30μｍ径のAu線を用いた場合に
は、ワイヤ６の１本の強度を10ｇとして、インナーリー
ド４が百本の場合１ｋｇとなり、通常のAgペーストでの
ダイスボンディング強度と比較して遜色がない。
【００２２】それから、封止工程に移り、モールド樹脂
７として、流動性の良いエポキシ系低粘度樹脂を用い
て、先の半導体チップ１の単体をワイヤボンディングし
たダイステージの無いリードフレーム３をモールド樹脂
７で封止して、ＱＦＰパッケージを用いた半導体装置の
組立が完了する。
７として、流動性の良いエポキシ系低粘度樹脂を用い
て、先の半導体チップ１の単体をワイヤボンディングし
たダイステージの無いリードフレーム３をモールド樹脂
７で封止して、ＱＦＰパッケージを用いた半導体装置の
組立が完了する。
【００２３】このように、モールド樹脂７の封止工程
は、樹脂の低応力化がかなり進んでおり、半導体チップ
１をAu線等のワイヤ６で吊っただけで、樹脂封止が容易
に行なえ、本発明の一実施例ではパッケージに80ピンＱ
ＦＰを使用し、ワイヤ６に30μｍ径のAu線を用いたもの
で、問題なく封止することができた。
は、樹脂の低応力化がかなり進んでおり、半導体チップ
１をAu線等のワイヤ６で吊っただけで、樹脂封止が容易
に行なえ、本発明の一実施例ではパッケージに80ピンＱ
ＦＰを使用し、ワイヤ６に30μｍ径のAu線を用いたもの
で、問題なく封止することができた。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
ダイス付け工程や、長時間のAgペーストキュア工程を省
略することが出来、生産効率の向上、及びコストの改善
効果に寄与するところが大きい。
ダイス付け工程や、長時間のAgペーストキュア工程を省
略することが出来、生産効率の向上、及びコストの改善
効果に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の説明図
【図３】 従来例の説明図
１ 半導体チップ ２ 半導体チップ固定機構 ３ ダイステージの無いリードフレーム ４ インナーリード ５ パッド ６ ワイヤ ７ モールド樹脂 ８ ウエハ載置台 ９ ウエハ 11 ワイヤボンディング機構 12 チップトランスファアーム 13 チップトランスファ機構 14 チップ補正爪 15 バキューム孔 16 ヒートブロック 17 リードフレーム搬送レール 18 リードフレーム搬送機構 19 ワイヤボンディングヘッド 20 ワイヤボンディングツール 21 インナーリードヒート面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 均 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 則夫 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 奥山 重徳 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 佐々木 健一 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 保 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内
Claims (2)
- 【請求項１】半導体チップ(1) の単体を半導体チップ固
定機構(2) により固定して、ダイステージの無いリード
フレーム(3) のインナーリード(4) と、該半導体チップ
(1)上のパッド(5) との間にワイヤ(6) のボンディング
を行う工程と、 ワイヤボンディングされた該半導体チップ(1) の単体、
並びに該ダイステージの無いリードフレーム(3) をモー
ルド樹脂(7) により封止する工程とを含む事を特徴とす
る半導体装置の製造方法。 - 【請求項２】ウエハ載置台(8) 上のウエハ(9) より半導
体チップ(1) をワイヤボンディング機構(11)に搬送する
チップトランスファアーム(12)を有するチップトランス
ファ機構(13)と、該半導体チップ(1) をチップ補正爪(1
4)によりバキューム孔(15)を有するヒートブロック(16)
上に位置決めした後、該半導体チップ(1) を該ヒートブ
ロック(16)上に吸着固定する半導体チップ固定機構(2)
と、積層されたダイステージの無いリードフレーム(3)
を該半導体チップ(1) 上に順次搬送するリードフレーム
搬送レール(17)を有するリードフレーム搬送機構(18)
と、ワイヤボンディングヘッド(19)先端のワイヤボンデ
ィングツール(20)により該半導体チップ(1) にワイヤ
(6) をボンディングするワイヤボンディング機構(11)と
を備える事を特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150915A JPH0714870A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法とその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150915A JPH0714870A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法とその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714870A true JPH0714870A (ja) | 1995-01-17 |
Family
ID=15507182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150915A Pending JPH0714870A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法とその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714870A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396288B1 (en) | 1997-03-28 | 2002-05-28 | Oji Paper Co., Ltd | Orientation measuring instrument |
| US6538385B2 (en) | 2000-06-22 | 2003-03-25 | Hitachi, Ltd. | Cathode-ray tube and flat electrode of electronic gun and production method |
-
1993
- 1993-06-23 JP JP5150915A patent/JPH0714870A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396288B1 (en) | 1997-03-28 | 2002-05-28 | Oji Paper Co., Ltd | Orientation measuring instrument |
| USRE40488E1 (en) * | 1997-03-28 | 2008-09-09 | Oji Paper Co., Ltd. | Orientation measuring instrument |
| US6538385B2 (en) | 2000-06-22 | 2003-03-25 | Hitachi, Ltd. | Cathode-ray tube and flat electrode of electronic gun and production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| JPH05299576A (ja) | マルチチップ型半導体装置及びその製造方法 | |
| EP1237187A3 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH0997805A (ja) | 回転運動をするピックアップツールを備えたダイボンディング装置およびダイボンディング方法 | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| JPH09129663A (ja) | 半導体素子及びその製作方法 | |
| US20070099344A1 (en) | Ultrathin leadframe BGA circuit package | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPH0714870A (ja) | 半導体装置の製造方法とその製造装置 | |
| US6836961B2 (en) | Ceramic packaging method employing flip-chip bonding | |
| US20030057529A1 (en) | Package for a discrete device and manufacturing method of the same | |
| JPH10335366A (ja) | 半導体装置 | |
| JPH0621132A (ja) | 半導体装置とその製造方法 | |
| JP3686267B2 (ja) | 半導体装置の製造方法 | |
| US7229849B2 (en) | Method for packaging a semiconductor device | |
| JP2691891B2 (ja) | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| JPH05243307A (ja) | 半導体装置 | |
| JP2001284370A (ja) | 半導体装置の製造方法 | |
| JP2003017516A (ja) | 半導体装置の製造方法およびそれに用いられるモールド装置 | |
| JP2003188193A (ja) | 半導体装置の製造方法 | |
| US20020109222A1 (en) | Multi-die integrated circuit package structure and method of manufacturing the same | |
| JPS58216448A (ja) | 半導体装置及びその製造方法 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 |