JPH0714874A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0714874A JPH0714874A JP5142467A JP14246793A JPH0714874A JP H0714874 A JPH0714874 A JP H0714874A JP 5142467 A JP5142467 A JP 5142467A JP 14246793 A JP14246793 A JP 14246793A JP H0714874 A JPH0714874 A JP H0714874A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- pad
- conductor layer
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
Landscapes
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ボンディング法及びバンプ法の何れの実装にも
対応でき、かつ高密度化が達成できる半導体装置を提供
することを目的とする。 【構成】内部回路の一部と電気的に接続され、半導体基
板に設けられた穴に設けられた導体層２が半導体基板１
の表面と裏面に設けられた絶縁膜３から露出し接続用の
パッドを構成している。
対応でき、かつ高密度化が達成できる半導体装置を提供
することを目的とする。 【構成】内部回路の一部と電気的に接続され、半導体基
板に設けられた穴に設けられた導体層２が半導体基板１
の表面と裏面に設けられた絶縁膜３から露出し接続用の
パッドを構成している。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
そのチップの電極構造に関する。
そのチップの電極構造に関する。
【０００２】
【従来の技術】従来より一般に利用されている、例えば
半導体集積回路チップの電極取り出し部の構造を図３
（ａ）の断面図及び図３（ｂ）の平面図に示す。
半導体集積回路チップの電極取り出し部の構造を図３
（ａ）の断面図及び図３（ｂ）の平面図に示す。
【０００３】半導体基板８上に形成された絶縁膜１０中
に内部回路の一部と電気的に接続された導体層であるパ
ッド９（ボンディング法により金属細線と接続される）
が設けられており、図３（ｃ）で示すように、１チップ
上では、内部回路領域と同一面上に形成される構造とな
っている。
に内部回路の一部と電気的に接続された導体層であるパ
ッド９（ボンディング法により金属細線と接続される）
が設けられており、図３（ｃ）で示すように、１チップ
上では、内部回路領域と同一面上に形成される構造とな
っている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置では、パッド７は図３（ｃ）のように半導体基板８
の上部表面に設置され、図３（ｃ）のように内部回路領
域とパッド領域が同一面上に形成されているため、小型
化をめざす高密度半導体装置の実現に対して大きな問題
点となっていた。
装置では、パッド７は図３（ｃ）のように半導体基板８
の上部表面に設置され、図３（ｃ）のように内部回路領
域とパッド領域が同一面上に形成されているため、小型
化をめざす高密度半導体装置の実現に対して大きな問題
点となっていた。
【０００５】また実装する際にリード端子上の金属の突
起（バンプ）を介して半導体装置のパッドと接続するバ
ンプ法では、半導体装置のパッド面に覆いかぶせるよう
に裏返してのせるため、半導体装置を乗せるための基板
とはピン配線が逆になっていた。
起（バンプ）を介して半導体装置のパッドと接続するバ
ンプ法では、半導体装置のパッド面に覆いかぶせるよう
に裏返してのせるため、半導体装置を乗せるための基板
とはピン配線が逆になっていた。
【０００６】そのため半導体装置を乗せるための基板の
ピン配置を変更せずに実装するには、レイアウトデータ
を裏返し、ガラスマスクを再作成し、拡散をやり直して
ピン配置を合わせねばならず、よって同一機能の半導体
装置でもバンプ法とボンディング法で異なる半導体装置
を作らねばならないという問題点があった。
ピン配置を変更せずに実装するには、レイアウトデータ
を裏返し、ガラスマスクを再作成し、拡散をやり直して
ピン配置を合わせねばならず、よって同一機能の半導体
装置でもバンプ法とボンディング法で異なる半導体装置
を作らねばならないという問題点があった。
【０００７】本発明の目的は、従来の問題点を解消し、
小型化，高密度化が達成でき、またボンディング法、バ
ンプ法の実装にも容易に対応できる半導体装置を提供す
ることにある。
小型化，高密度化が達成でき、またボンディング法、バ
ンプ法の実装にも容易に対応できる半導体装置を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の第１の発明の半
導体装置は、半導体基板に穴を設け、該穴に設けられた
内部回路の一部と電気的に接続された導体層が半導体基
板の表面，裏面の両面に露出していることを特徴として
構成される。
導体装置は、半導体基板に穴を設け、該穴に設けられた
内部回路の一部と電気的に接続された導体層が半導体基
板の表面，裏面の両面に露出していることを特徴として
構成される。
【０００９】また本発明の第２の発明の半導体装置は、
半導体基板に穴を設け、該穴に設けられた内部回路の一
部と電気的に接続された導体層が半導体基板の内部回路
が形成された面と異なる面に導出露出していることを特
徴として構成される。
半導体基板に穴を設け、該穴に設けられた内部回路の一
部と電気的に接続された導体層が半導体基板の内部回路
が形成された面と異なる面に導出露出していることを特
徴として構成される。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の電極取りだし部の断面図
及び平面図並びに半導体装置の断面図である。
る。図１は本発明の一実施例の電極取りだし部の断面図
及び平面図並びに半導体装置の断面図である。
【００１１】図に示すように、半導体基板１を酸化し、
表面及び裏面に酸化膜を形成し、両面の酸化膜に窓開け
を行い、この酸化膜をマスクとして両面からシリコンエ
ッチングを行い穴をあける。
表面及び裏面に酸化膜を形成し、両面の酸化膜に窓開け
を行い、この酸化膜をマスクとして両面からシリコンエ
ッチングを行い穴をあける。
【００１２】次に図１（ａ）に示すように、穴部と半導
体基板１の表面を絶縁膜３で覆い、その中に導体層２を
形成する。この導体層２は半導体基板１の表面と裏面の
両面に露出しパッドとすることができる。
体基板１の表面を絶縁膜３で覆い、その中に導体層２を
形成する。この導体層２は半導体基板１の表面と裏面の
両面に露出しパッドとすることができる。
【００１３】このようにして、１チップにおいては図１
（ｃ）に示すように半導体基板１の表面と裏面にパッド
を設けることができ、１チップでボンディング法、及び
バンプ法の何れにも対応できると共に小型、高密度化を
達成することができる。
（ｃ）に示すように半導体基板１の表面と裏面にパッド
を設けることができ、１チップでボンディング法、及び
バンプ法の何れにも対応できると共に小型、高密度化を
達成することができる。
【００１４】図２は本発明の他の実施例の電極取り出し
部の断面図及びその平面図並びに半導体チップの断面図
である。
部の断面図及びその平面図並びに半導体チップの断面図
である。
【００１５】先ず、半導体基板１を酸化し、表面及び裏
面に酸化膜を形成し、両面の酸化膜に窓開けを行い、こ
の酸化膜をマスクとして両面からシリコンエッチングを
行い、穴を開ける。
面に酸化膜を形成し、両面の酸化膜に窓開けを行い、こ
の酸化膜をマスクとして両面からシリコンエッチングを
行い、穴を開ける。
【００１６】その後図１（ａ）のように穴部と半導体基
板１の表面を絶縁膜３で覆い、その中に導体層２を形成
する。又、裏面は、パッド用のガラスマスクを用い穴部
の導体層と接続したパッド７ａを設け、半導体基板の裏
面に露出させることが実現できる。
板１の表面を絶縁膜３で覆い、その中に導体層２を形成
する。又、裏面は、パッド用のガラスマスクを用い穴部
の導体層と接続したパッド７ａを設け、半導体基板の裏
面に露出させることが実現できる。
【００１７】図１（ｃ）のように１チップにおいては、
半導体基板１の表面上に内部回路領域、半導体基板１の
裏面にはパット領域を形成することができるので半導体
装置の小型化を実現できる。
半導体基板１の表面上に内部回路領域、半導体基板１の
裏面にはパット領域を形成することができるので半導体
装置の小型化を実現できる。
【００１８】なお本実施例では穴部の導体層に接続して
パット部を設けたが、パット部を設けることなく穴部の
裏面部を第１の実施例のように、接続部として用いるこ
とができ、半導体装置の小型化を達成できる。
パット部を設けたが、パット部を設けることなく穴部の
裏面部を第１の実施例のように、接続部として用いるこ
とができ、半導体装置の小型化を達成できる。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置では、半導体基板の表面及び裏面の両面に露出したパ
ッドが形成されているのでボンディング法にて実装する
ときは半導体装置の表面の電極取り出し部を、又、バン
プ法にて実装する場合は、裏面の電極取り出し部を用い
て実装できるので同一半導体チップでどちらの実装にも
対応できる。また小型化も達成できる。
置では、半導体基板の表面及び裏面の両面に露出したパ
ッドが形成されているのでボンディング法にて実装する
ときは半導体装置の表面の電極取り出し部を、又、バン
プ法にて実装する場合は、裏面の電極取り出し部を用い
て実装できるので同一半導体チップでどちらの実装にも
対応できる。また小型化も達成できる。
【００２０】また裏面にパッドを設けることにより表面
領域の部品密度をおとすことなく小型化、高密度化の進
んだ半導体装置を得ることができる。
領域の部品密度をおとすことなく小型化、高密度化の進
んだ半導体装置を得ることができる。
【図１】本発明の一実施例における電極取り出し部の断
面図およびその平面図並びに半導体装置の断面図であ
る。
面図およびその平面図並びに半導体装置の断面図であ
る。
【図２】本発明の他の実施例における電極取り出し部の
断面図およびその平面図、並びに半導体装置の断面図で
ある。
断面図およびその平面図、並びに半導体装置の断面図で
ある。
【図３】従来の半導体装置の一例の電極取り出し部の断
面図および平面図並びに半導体装置の断面図である。
面図および平面図並びに半導体装置の断面図である。
１，６ 半導体基板 ２，７，７ａ 導体層 ３，８ 絶縁膜 ４，９，９ａ パッド用導体 ５，１０，１０ａ パッド開口部 １１ 導体配線 １２ 導体配線（基板穴あけ部）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/41 7376−4Ｍ Ｈ０１Ｌ 29/44 Ｃ
Claims (3)
- 【請求項１】 内部回路の一部と電気的に接続された導
体層を有する半導体装置において、半導体基板に穴を設
け該穴に設けられ内部回路の一部と電気的に接続された
導体層が半導体基板の表面、裏面の両面に露出している
ことを特徴とする半導体装置。 - 【請求項２】 内部回路の一部と電気的に接続された導
体層を有する半導体装置において、半導体基板に穴を設
け、該穴に設けられ内部回路の一部と電気的に接続され
た導体層が半導体基板の内部回路が形成された面と異な
る面に導出露出していることを特徴とする半導体装置。 - 【請求項３】 前記導体層の形成された穴部の表面及び
基板表面を絶縁膜で覆い裏面は穴部の導体層と接続した
パッドが露出して設けられていることを特徴とする請求
項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142467A JPH0714874A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142467A JPH0714874A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714874A true JPH0714874A (ja) | 1995-01-17 |
Family
ID=15315999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142467A Withdrawn JPH0714874A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044319A1 (fr) * | 1997-04-03 | 1998-10-08 | Yamatake Corporation | Plaquette de circuit et detecteur, et leur procede de fabrication |
| US6113927A (en) * | 1997-01-06 | 2000-09-05 | Mitsubishi Gas Chemical Company, Inc. | Package and packaging method for aqueous liquid materials |
-
1993
- 1993-06-15 JP JP5142467A patent/JPH0714874A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6113927A (en) * | 1997-01-06 | 2000-09-05 | Mitsubishi Gas Chemical Company, Inc. | Package and packaging method for aqueous liquid materials |
| WO1998044319A1 (fr) * | 1997-04-03 | 1998-10-08 | Yamatake Corporation | Plaquette de circuit et detecteur, et leur procede de fabrication |
| US6353262B1 (en) | 1997-04-03 | 2002-03-05 | Yamatake Corporation | Circuit substrate, detector, and method of manufacturing the same |
| KR100337658B1 (ko) * | 1997-04-03 | 2002-05-24 | 사토 요시하루 | 회로 기판 및 검출기 그리고 이의 제조 방법 |
| US6475821B2 (en) | 1997-04-03 | 2002-11-05 | Yamatake Corporation | Circuit substrate, detector, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US20030111727A1 (en) | Semiconductor integrated circuit device and printed wired board for mounting the same | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPH0714874A (ja) | 半導体装置 | |
| US6353266B1 (en) | Semiconductor device having improved pad coupled to wiring on semiconductor substrate | |
| CN100470781C (zh) | 半导体装置及其制造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2726592B2 (ja) | 配線基板 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH05211380A (ja) | 電子部品の実装構造 | |
| JPH0520901B2 (ja) | ||
| JPH03104246A (ja) | 半導体装置 | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPH0344035A (ja) | バンプ電極を有する半導体装置及びその実装方法 | |
| JP2002009223A (ja) | 半導体チップ実装用配線基板、その製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |