JPH1092865A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1092865A
JPH1092865A JP8238786A JP23878696A JPH1092865A JP H1092865 A JPH1092865 A JP H1092865A JP 8238786 A JP8238786 A JP 8238786A JP 23878696 A JP23878696 A JP 23878696A JP H1092865 A JPH1092865 A JP H1092865A
Authority
JP
Japan
Prior art keywords
resin layer
electrode
resin
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8238786A
Other languages
English (en)
Other versions
JP3402086B2 (ja
Inventor
Tetsuhiro Yamamoto
哲浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP23878696A priority Critical patent/JP3402086B2/ja
Publication of JPH1092865A publication Critical patent/JPH1092865A/ja
Application granted granted Critical
Publication of JP3402086B2 publication Critical patent/JP3402086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 メモリーや汎用マイコンなどの小ピンの半導
体素子をＣＳＰ化すると、製造コスト的に高価になると
ともに、ＱＦＰの小型化率が小さくなる。 【解決手段】 半導体素子１２の素子電極１３から引き
出される金属配線１４は第１の樹脂層１５上に形成さ
れ、この金属配線１４により半導体素子１２の素子電極
１３とパッケージ電極１１が電気的に接続されている。
そして外部との電気的な接続は第２の樹脂層１０の開口
部に位置するパッケージ電極１１で行うものである。ま
た、パシベーション膜１６上に形成されるポリイミド樹
脂層１７、第１の樹脂層１５および第２の樹脂層１０に
より、この半導体装置と外部の実装基板とを実装した際
に、その実装基板と半導体素子１２のシリコン（Ｓｉ）
との熱膨脹差によって生じる応力を緩和するものであ
る。また個々の組立を行わずウェハ単位で一括して加工
を行うため低コストでＣＳＰ化することが可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらに最も高密度な実装を可能とした
半導体装置およびその製造方法に関するものである。本
発明により、情報通信機器、事務用電子機器、家庭用電
子機器、測定装置、組み立てロボット等の産業用電子機
器、医療用電子機器、電子玩具等の小型化を容易にする
ものである。
【０００２】
【従来の技術】以下、半導体装置としてＣＳＰ（チップ
・サイズ・パッケージ）タイプの半導体装置の従来例に
ついて図面を参照しながら説明する。図２３〜図２５
は、従来のＣＳＰタイプの半導体装置を示す図であり、
図２３は平面図、図２４は底面図、図２５は図２３のＡ
１−Ａ２間の断面図である。
【０００３】図２３〜図２５に示すように、半導体素子
１は、半導体キャリア２にフェイスダウンで搭載され、
金属突起３と導電性の接続材料４により電気的に接続さ
れている。さらに、半導体素子１と半導体キャリア２の
隙間は封止樹脂５により充填されている。また、半導体
キャリア２の表面電極６はビア７と内装電極８により裏
面電極９と電気的に接続される。
【０００４】図２３〜図２５に示したように、従来のＣ
ＳＰタイプの半導体装置は、搭載する半導体素子１に比
べて、半導体キャリア２が大きくなっている。これは、
マイコン等の外部電極端子数が多い半導体素子１を中心
にＣＳＰを構成したため、半導体キャリア２の底面の外
部端子数を十分に確保するためと、ＣＳＰ製造の封止工
程において封止樹脂５を半導体素子１と半導体キャリア
２との隙間に浸透させるために必要な樹脂の塗布エリア
を半導体素子１の存在しない半導体キャリア２の周辺部
にもたせていたからである。これらのことから、場合に
よっては半導体キャリア２の大きさが搭載する半導体素
子１の２倍程度の大きさになることも十分考えられる。
【０００５】また、半導体素子１をＣＳＰ化する際に、
フリップチップ（ＦＣ）実装と称する極めて高度な技術
を用いており、フリップチップを行うための他材料への
制限と工程数の多さにより、製造コストがかなり高価な
ものになっている。
【０００６】
【発明が解決しようとする課題】従来のＣＳＰタイプの
半導体装置においては、外部端子数であるピン数の特に
多いもの、あるいはウェハ状態で半導体素子の入手がで
きないものについては工法的にもコスト的にも十分であ
るが、ピン数の少ないＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリー）素子や汎用マイコン素子など
はＱＦＰ（ＴＳＯＰ）に対して、かなりコスト高になる
とともに、小型化のメリットもそれほど大きくなくなっ
てしまうという課題があった。
【０００７】本発明は、製造コストを低減し、ピン数の
少ないＤＲＡＭや汎用マイコン等の半導体素子をより高
密度で実装した半導体装置およびその製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】従来の課題を解決するた
め本発明の半導体装置は、半導体素子表面のパシベーシ
ョン膜上に前記半導体素子の素子電極部に相当する位置
に開口部を有する第１の樹脂層を有し、前記第１の樹脂
層上に前記半導体素子の前記素子電極部から配線される
金属配線を有し、前記金属配線上と前記第１の樹脂層上
に前記金属配線上の一部分に開口部を有する第２の樹脂
層を有し、前記第２の樹脂層の開口部に前記金属配線と
接続する金属電極を有するものである。
【０００９】また半導体装置の製造方法においては、半
導体素子のパシベーション膜上に前記半導体素子の電極
部が開口部になるように第１の樹脂層を形成する工程
と、前記第１の樹脂層と前記電極の表層の一部をＯ2プ
ラズマにて削り取る工程と、前記第１の樹脂層上に前記
電極と接続する金属配線を形成する工程と、前記金属配
線上と前記第１の樹脂層上に前記金属配線上の一部に開
口部を有する第２の樹脂層を形成する工程と、前記開口
部に金属電極を形成する工程と、前記第１の樹脂層、前
記第２の樹脂層、前記金属配線および前記金属電極を形
成したウェハを裏面研磨およびダイシングする工程とか
らなるものである。
【００１０】
【発明の実施の形態】前記構成の通り、チップ状態から
半導体装置を構成するものではなく、半導体素子が形成
された半導体ウェハ状態から半導体装置を構成すること
ができ、製造コスト的にも安価な工程を実現できるもの
である。また半導体装置においては、従来のような半導
体キャリアを用いた構造ではなく、高密度に構成された
ものである。そして半導体素子と外部基板との応力ひず
みに対しても、各樹脂層を介在させて対策しているの
で、信頼性上も優れた半導体装置である。
【００１１】以下、本発明の一実施形態について図面を
参照しながら説明する。第１の実施形態として、ＬＯＣ
（リード・オン・チップ）タイプのＤＲＡＭ素子をＣＳ
Ｐ構造にした場合について説明する。
【００１２】図１は本実施形態のＣＳＰタイプの半導体
装置の平面図であり、図２は、図１のＢ１−Ｂ２箇所の
断面図である。以下、本実施形態の半導体装置の構造を
説明する。
【００１３】本実施形態の半導体装置は、外部との電気
的な接続は第２の樹脂層１０の開口部に位置するパッケ
ージ電極１１で行い、必要であればハンダボール等をそ
のパッケージ電極１１に付けるものである。半導体素子
１２の素子電極１３から引き出される金属配線１４は第
１の樹脂層１５上に形成され、この金属配線１４により
半導体素子１２の素子電極１３とパッケージ電極１１が
電気的に接続されている。また、パシベーション膜１６
上に形成されるポリイミド樹脂層１７、第１の樹脂層１
５および第２の樹脂層１０により、この半導体装置と外
部の実装基板とを実装した際に、その実装基板と半導体
素子１２のシリコン（Ｓｉ）との熱膨脹差によって生じ
る応力を緩和するものである。なお、第１の樹脂層１
５、第２の樹脂層１０は、エポキシ系ドライフィルムで
あるが、エポキシ系樹脂、シリコーン系樹脂、ポリイミ
ド系樹脂から選択した樹脂を用いるものである。なお、
金属配線１４、金属電極であるパッケージ電極１１の金
属には、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン
（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、クロム（Ｃ
ｒ）、パラジウム（Ｐｄ）、およびそれら金属の合金を
用いるものである。
【００１４】次に図３〜図１３を参照して、本実施形態
の半導体装置の製造方法について説明する。なお、ここ
で本実施形態の半導体装置は、チップ状態から半導体装
置を構成するものではなく、半導体素子が形成された半
導体ウェハ状態から半導体装置を構成するものである。
【００１５】まず図３に示すように、半導体素子１２を
その表面に形成したシリコンよりなる半導体ウェハ１８
の表面全体にポリイミド層１７を形成し、素子電極１３
部とダイシング時のカットラインであるスクライブライ
ン部の除去を行い、パシベーション膜１６上にポリイミ
ド層を形成する。
【００１６】次に図４に示すように、ポリイミド層１７
を形成した半導体ウェハ１８上にあらかじめフィルム状
に加工したエポキシ系ドライフィルム１９を貼り付け、
真空と熱により熱圧着させる。これにより第１の樹脂層
１５が形成される。
【００１７】次に図５に示すように、第１の樹脂層１５
上にレジスト塗布を行い、プリ硬化、パターン露光、現
像およびポスト硬化を行って、半導体ウェハ１８の第１
の樹脂層１５上にエッチング用のレジストマスク２０を
形成する。
【００１８】次に図６に示すように、前工程で形成した
レジストマスク２０を用いてエッチングを行い、マスク
開口部の第１の樹脂層１５を除去し、半導体素子１２の
素子電極１３を露出させる。
【００１９】次に図７に示すように、レジストマスク２
０の除去を行い、半導体ウェハ１８表面に第１の樹脂層
１５を露出させる。
【００２０】次に図８に示すように、半導体素子１２上
の素子電極１３のアルミニウム（Ａｌ）酸化膜（図示せ
ず）の除去と、第１の樹脂層１５の表面の粗面化を行う
ために、Ｏ2プラズマ２１を照射し、第１の樹脂層１５
の表面のプラズマエッチングを行う。
【００２１】次に図９に示すように、開口部を有する半
導体ウェハ１８の全面に蒸着により、金属薄膜２２を形
成する。
【００２２】次に図１０に示すように、全面に金属薄膜
２２を形成した半導体ウェハ１８をエッチング、さらに
めっきを行うことにより金属配線１４を形成する。
【００２３】次に図１１に示すように、半導体ウェハ１
８表面に第２の樹脂層１０を形成する。
【００２４】そして図１２に示すように、金属配線１４
上に無電解めっき法によりパッケージ電極１１を形成
し、個々の半導体装置が完成する。
【００２５】最後に図１３に示すように、半導体ウェハ
１８の裏面研磨と、半導体ウェハ１８のスクライブライ
ン２３のダイシングにより、個々の半導体装置２４を分
離する。
【００２６】以上のような工程により、ウェハ状態から
ＬＯＣ（リード・オン・チップ）タイプのＤＲＡＭ素子
のＣＳＰタイプの半導体装置を製造することができる。
【００２７】次に図１４〜図１８を参照して、本実施形
態のＣＳＰタイプの半導体装置を製造するための第１の
樹脂層の形成工程の別の方法について説明する。
【００２８】まず図１４に示すように、半導体素子１２
を形成した半導体ウェハ１８全面に接着剤用樹脂２５を
塗布し、プリ硬化させる。
【００２９】次に図１５に示すように、前工程で形成し
た接着剤用樹脂２５に対して、エポキシ系ドライフィル
ム１９を貼り付けポスト硬化して接着させる。
【００３０】次に図１６に示すように、半導体ウェハ１
８の半導体素子１２の素子電極１３部に開口部ができる
ようにエッチング用のレジストマスク２０をエポキシ系
ドライフィルム１９上に形成する。
【００３１】次に図１７に示すように、エッチングによ
り、マスク開口部下のエポキシ系ドライフィルム１９と
接着剤用樹脂２５を除去し、パシベーション膜１６上に
接着剤用樹脂２５、エポキシ系ドライフィルム１９を形
成する。
【００３２】最後に図１８に示すように、レジストマス
ク２０を除去し、パシベーション膜１６上に接着剤用樹
脂２５、エポキシ系ドライフィルム１９よりなる第１の
樹脂層１５を形成する。
【００３３】以上、図１４〜図１８に示したような工程
により、接着剤用樹脂を用いて第１の樹脂層１５を形成
することができる。
【００３４】次に図１９〜図２２を参照して、本実施形
態のＣＳＰタイプの半導体装置を製造するための第１の
樹脂層の形成工程の別の方法について説明する。
【００３５】まず図１９に示すように、半導体素子１２
が形成された半導体ウェハ１８全体にエポキシ系ドライ
フィルム１９を貼り付け、真空圧と熱により熱圧着させ
る。
【００３６】次に図２０に示すように、半導体素子１２
の素子電極１３部に開口部ができるようにエッチング用
のレジストマスク２０をエポキシ系ドライフィルム１９
上に形成する。
【００３７】そして図２１に示すように、エッチングに
より、マスク開口部下のエポキシ系ドライフィルム１９
を除去し、パシベーション膜１６上にのみエポキシ系ド
ライフィルム１９を残存させる。
【００３８】最後に図２２に示すように、レジストマス
ク２０を除去し、第１の樹脂層１５を形成する。
【００３９】以上のようにこの方法は、ポリイミド樹脂
層なしの第１の樹脂層１５を形成するものである。
【００４０】以上、本実施形態は、チップ状態から半導
体装置を構成するものではなく、半導体素子が形成され
た半導体ウェハー状態から半導体装置を構成することが
でき、製造コスト的にも安価な工程を実現できるもので
ある。また半導体装置においては、従来のような半導体
キャリアを用いた構造ではなく、高密度に構成されたも
のである。そして半導体素子と外部基板との応力ひずみ
に対しても、各樹脂層を介在させて対策しているので、
信頼性上も優れた半導体装置である。
【００４１】
【発明の効果】以上、本発明のような構造を取ることに
より、ピン数の少ないＤＲＡＭや汎用マイコン等の半導
体素子がより高密度に実装できるようになる。また、Ｃ
ＳＰタイプの半導体装置の製造をウェハ単位で一括して
行うので、低コストで供給することができる。またパッ
ケージ電極の下にヤング率の小さい樹脂層を形成してい
るので、外部基板との実装時の熱膨脹差によって生じる
応力を緩和することができる半導体装置である。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１１】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１２】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１３】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１４】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１５】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１６】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１７】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１８】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１９】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図２０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図２１】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図２２】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図２３】従来の半導体装置を示す平面図
【図２４】従来の半導体装置を示す底面図
【図２５】従来の半導体装置を示す断面図
【符号の説明】
１ 半導体素子 ２ 半導体キャリア ３ 金属突起 ４ 接続材料 ５ 封止樹脂 ６ 表面電極 ７ ビア ８ 内装電極 ９ 裏面電極 １０ 第２の樹脂層 １１ パッケージ電極 １２ 半導体素子 １３ 素子電極 １４ 金属配線 １５ 第１の樹脂層 １６ パシベーション膜 １７ ポリイミド樹脂層 １８ 半導体ウェハ １９ エポキシ系ドライフィルム ２０ レジストマスク ２１ Ｏ2プラズマ ２２ 金属薄膜 ２３ スクライブライン ２４ 半導体装置 ２５ 接着剤用樹脂

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子表面のパシベーション膜上に
    前記半導体素子の素子電極部に相当する位置に開口部を
    有する第１の樹脂層を有し、前記第１の樹脂層上に前記
    半導体素子の前記素子電極部から配線される金属配線を
    有し、前記金属配線上と前記第１の樹脂層上に前記金属
    配線上の一部分に開口部を有する第２の樹脂層を有し、
    前記第２の樹脂層の開口部に前記金属配線と接続する金
    属電極を有することを特徴とする半導体装置。
  2. 【請求項２】 第１の樹脂層および第２の樹脂層は、ポ
    リイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂の
    中から選択した樹脂であることを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 金属配線および金属電極に用いる金属
    は、銅、アルミニウム、チタン、ニッケル、金、クロ
    ム、パラジウム、および前記金属の合金の中から選択し
    た金属であることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 半導体素子のパシベーション膜上に前記
    半導体素子の電極部が開口部になるように第１の樹脂層
    を形成する工程と、前記第１の樹脂層と前記電極の表層
    の一部をＯ2プラズマにて削り取る工程と、前記第１の
    樹脂層上に前記電極と接続する金属配線を形成する工程
    と、前記金属配線上と前記第１の樹脂層上に前記金属配
    線上の一部に開口部を有する第２の樹脂層を形成する工
    程と、前記開口部に金属電極を形成する工程と、前記第
    １の樹脂層、前記第２の樹脂層、前記金属配線および前
    記金属電極を形成したウェハを裏面研磨およびダイシン
    グする工程とからなることを特徴とする半導体装置の製
    造方法。
  5. 【請求項５】 第１の樹脂層を形成する工程は、半導体
    素子の形成されたウェハ上に樹脂を塗布する工程と、前
    記樹脂を硬化する工程と、樹脂層を形成した前記ウェハ
    上に予め形成された樹脂フィルムを貼り付ける工程と、
    前記樹脂フィルム上に前記半導体素子の電極を有する位
    置に開口部を有するレジスト膜を形成する工程と、前記
    ウェハの前記レジストの前記開口部に相当する位置の前
    記樹脂層および前記樹脂フィルムをエッチングにより除
    去する工程と、前記レジスト層を除去する工程とを有す
    ることを特徴とする請求項４記載の半導体装置の製造方
    法。
  6. 【請求項６】 第１の樹脂層を形成する工程は、半導体
    素子の形成されたウェハ上に電極部が開口部になるよう
    にポリイミド樹脂層を形成する工程と、前記ポリイミド
    樹脂層を形成した前記ウェハ上に予め形成された樹脂フ
    ィルムを貼り付ける工程と、前記樹脂フィルム上に前記
    半導体素子の電極を有する位置に開口部を有するレジス
    ト膜を形成する工程と、前記ウェハの前記レジストの前
    記開口部に相当する位置の前記樹脂層および前記樹脂フ
    ィルムをエッチングにより除去する工程と、前記レジス
    ト層を除去する工程とを有することを特徴とする請求項
    ４記載の半導体装置の製造方法。
  7. 【請求項７】 第１の樹脂層を形成する工程は、半導体
    素子の形成されたウェハ上に予め形成された樹脂フィル
    ムを貼り付ける工程と、前記樹脂フィルム上に前記半導
    体素子の電極を有する位置に開口部を有するレジスト膜
    を形成する工程と、前記ウェハの前記レジストの前記開
    口部に相当する位置の前記樹脂層および前記樹脂フィル
    ムをエッチングにより除去する工程と、前記レジスト層
    を除去する工程とを有することを特徴とする請求項４記
    載の半導体装置の製造方法。
  8. 【請求項８】 金属配線および金属電極の形成に蒸着
    法、またはめっき法を用いることを特徴とする請求項４
    記載の半導体装置の製造方法。
JP23878696A 1996-09-10 1996-09-10 半導体装置およびその製造方法 Expired - Fee Related JP3402086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23878696A JP3402086B2 (ja) 1996-09-10 1996-09-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23878696A JP3402086B2 (ja) 1996-09-10 1996-09-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1092865A true JPH1092865A (ja) 1998-04-10
JP3402086B2 JP3402086B2 (ja) 2003-04-28

Family

ID=17035269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23878696A Expired - Fee Related JP3402086B2 (ja) 1996-09-10 1996-09-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3402086B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
EP0991119A4 (en) * 1997-06-06 2002-01-23 Matsushita Electric Industrial Co Ltd SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
US6348741B1 (en) 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
US6515372B1 (en) 1999-02-26 2003-02-04 Hitachi, Ltd. Wiring board and its production method, semiconductor device and its production method, and electronic apparatus
US6624504B1 (en) 1999-10-29 2003-09-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
US6822317B1 (en) 1999-10-29 2004-11-23 Renesas Technology Corporation Semiconductor apparatus including insulating layer having a protrusive portion
US6946723B2 (en) 2000-08-07 2005-09-20 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module
EP1176637A4 (en) * 1999-01-22 2006-09-13 Hitachi Ltd INTEGRATED SEMICONDUCTOR CIRCUIT AND ITS MANUFACTURE
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0991119A4 (en) * 1997-06-06 2002-01-23 Matsushita Electric Industrial Co Ltd SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
US6812573B2 (en) 1997-06-06 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
KR100537243B1 (ko) * 1997-06-06 2005-12-19 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조방법
US7550763B2 (en) 1999-01-22 2009-06-23 Renesas Technology Corp. Semiconductor integrated circuit device and manufacture thereof
US7910922B2 (en) 1999-01-22 2011-03-22 Renesas Electronics Corporation Semiconductor integrated circuit device and manufacture thereof
US7910960B2 (en) 1999-01-22 2011-03-22 Renesas Electronics Corporation Semiconductor integrated circuit device with a fuse circuit
US8629481B2 (en) 1999-01-22 2014-01-14 Renesas Electronics Corporation Semiconductor integrated circuit device
EP1176637A4 (en) * 1999-01-22 2006-09-13 Hitachi Ltd INTEGRATED SEMICONDUCTOR CIRCUIT AND ITS MANUFACTURE
US6515372B1 (en) 1999-02-26 2003-02-04 Hitachi, Ltd. Wiring board and its production method, semiconductor device and its production method, and electronic apparatus
US6998713B2 (en) 1999-02-26 2006-02-14 Hitachi, Ltd. Wiring board and method for producing same
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
US6624504B1 (en) 1999-10-29 2003-09-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US7057283B2 (en) 1999-10-29 2006-06-06 Hitachi, Ltd. Semiconductor device and method for producing the same
US6822317B1 (en) 1999-10-29 2004-11-23 Renesas Technology Corporation Semiconductor apparatus including insulating layer having a protrusive portion
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
KR100709158B1 (ko) * 2000-02-23 2007-04-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조방법
US6348741B1 (en) 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
US6946723B2 (en) 2000-08-07 2005-09-20 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7378333B2 (en) 2000-08-07 2008-05-27 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining

Also Published As

Publication number Publication date
JP3402086B2 (ja) 2003-04-28

Similar Documents

Publication Publication Date Title
JP3313547B2 (ja) チップサイズパッケージの製造方法
JP3888854B2 (ja) 半導体集積回路の製造方法
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
JP2002110898A (ja) 半導体装置
JPH0897217A (ja) 半導体装置及びその製造方法
US20020041037A1 (en) Semiconductor device and process of producing same
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US20040089946A1 (en) Chip size semiconductor package structure
JPH1197573A (ja) 半導体パッケージ
JPH053183A (ja) 半導体装置及びその製造方法
JP4498991B2 (ja) 半導体装置及び電子装置
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
JPH03293740A (ja) 半導体装置の接続方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3336859B2 (ja) 半導体装置およびその製造方法
JPH11121647A (ja) 半導体装置及びその製造方法
JP2001035866A (ja) チップ型電子部品の製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP3019065B2 (ja) 半導体装置の接続方法
JPH0969539A (ja) バンプ形成方法及び半導体装置
KR100608331B1 (ko) 멀티 칩 패키지
JPS59208769A (ja) 半導体装置
JP3514149B2 (ja) 突起電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees