JPH07151641A - 液晶パネル画質検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＣＤパネルの画像データを高分解能で取り
込みながら、元の各１画素の情報を損なうことなく画像
データ圧縮をおこない、これによりコストダウンをし、
また、ＬＣＤ１画素が２つのブロックにまたがってデー
タ格納される場合に、正しく画像圧縮処理を行う、液晶
パネル画質検査装置を提供する。 【構成】 Ａ／Ｄ変換された入力信号を、任意の量ずつ
時間分割するブロック・サイズ・レジスタ２０を設け
る。そして、当該設定に基づいて動作する画像データ切
換用カウンタ１８を設ける。そして、入力バッファメモ
リ（１２、１３）を複数設ける。そして、当該画像デー
タを逐次画像圧縮処理するＤＳＰ１１を設ける。また、
当該入力バッファメモリに入力するＬＣＤ画像データ
は、２ブロック分を入力するような、アドレスマルチプ
レクサを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶パネル（ＬＣＤ）製
造の最終検査段階で使用される画質を検査する装置に於
いて、リアルタイム画像圧縮を行い、コストダウンし
た、液晶パネル画質検査装置に関する。

【０００２】

【従来の技術】従来から、液晶（ＬＣＤ）パネルの画質
検査を行う場合、ＬＣＤパネルの取り込み画像データの
分解能を向上させるため、ＬＣＤパネル画像入力部にＣ
ＣＤ（チャージ・カップルド・デバイス）から成るライ
ンセンサを使用して、ＬＣＤパネルを移動させながら画
像取り込みが行われている。

【０００３】図４は、従来のＬＣＤパネル画質検査装置
の例を示すブロック図である。被測定のＬＣＤパネル１
の画像は、レンズ３を介して、ラインセンサ２に結像す
る。当該ラインセンサ２で取り込まれたデータは、アナ
ログ処理回路４により、１サンプル毎に、Ａ／Ｄ変換器
５により、アナログ／ディジタル変換がなされ、画像メ
モリ６に記憶される。この画像メモリ６のデータは画像
処理装置７により、解析がなされ、良否の判別がなされ
る。

【０００４】図５は、ＬＣＤパネルの例である。例えば
ＶＧＡ規格のカラーＬＣＤの場合は、ＬＣＤ１画素に対
し、縦５、横５の計２５分解能でサンプルするとすれ
ば、全サンプル数は、４８０（縦）×６４０（横）×３
（ＲＧＢ）×２５（分解能）＝23,040,000すなわち、約
２３ＭＷのサンプル数となる。ここで、１Ｗ（ワード）
は、Ａ／Ｄ変換時のビット数であり、通常、８ー１２ビ
ットが用いられる。このため、画像メモリ６の容量とし
ては、１８４ー２７６Ｍビットを必要とし、１ＭＳＲＡ
Ｍに換算して、１８４ー２７６個のメモリチップを必要
とする。

【０００５】図６は、ＬＣＤ１画素に対するサンプル数
を示す概念図である。本例では、ＬＣＤ１画素をライン
センサで縦５、横５の２５分解能でサンプリングしてい
る。１画素を１サンプリングしただけでは、例えば半欠
けの状態を原因判別しにくい等のため、経験的にサンプ
ル数が定まっているものである。

【０００６】

【発明が解決しようとする課題】近年、高精度の、ある
いは目視状態に近い、ＬＣＤ画質検査のため、高分解能
が要求されてきているが、上述のように、１画素に対す
るサンプル数が増せば、画像処理のための画像メモリが
増大し、そのためコストアップとなってしまう。

【０００７】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされるものであって、第１の課題
として、Ａ／Ｄ変換後のデータを、リアルタイム画像圧
縮回路を設けることにより、ＬＣＤパネルの画像データ
を高分解能で取り込みながら、元のＬＣＤパネルの各１
画素の情報を損なうことなく画像データ圧縮をおこな
い、これによりコストダウンを計る、液晶パネル画質検
査装置を提供するものである。

【０００８】また、第２の課題として、ＬＣＤを移動さ
せるスピードむら等により、ＬＣＤ１画素が２つのブロ
ックにまたがってデータ格納される場合に備えて、リア
ルタイム画像圧縮回路に新たにオーバーラップ処理機能
を設けて、正しく画像圧縮処理を行う、液晶パネル画質
検査装置を提供するものである。

【０００９】

【課題を解決するための手段】この発明によれば、液晶
パネル１の画質検査をおこなう装置において、ラインセ
ンサ２からのＡ／Ｄ変換された入力信号を、任意の量ず
つ時間分割するブロック・サイズ・レジスタ２０を設け
る。そして、当該ブロック・サイズ・レジスタ２０の設
定に基づいて動作するＬＣＤ画像データ切換用カウンタ
１８を設ける。そして、ＬＣＤ画像データの入力バッフ
ァメモリ（１２、１３）を複数設ける。そして、当該画
像データを逐次画像圧縮処理するＤＳＰ１１を設ける。
以上により、画像データを取り込みながら、画像圧縮を
行うリアルタイム画像圧縮回路を有する、液晶パネル画
質検査装置を構成する。

【００１０】また、上記構成において、当該入力バッフ
ァメモリ（１０１、１０２、１０３）に入力するＬＣＤ
画像データは、２ブロック分を入力するような、アドレ
スマルチプレクサ（１０４、１０５、１０６）を設け
る。以上により、オーバーラップ処理機能を有する、液
晶パネル画質検査装置を構成する。

【００１１】

【作用】この発明によれば、以上のようにＤＳＰ部を設
けて液晶パネル画質検査装置を構成してあるので、ＤＳ
Ｐに、演算の種類を予めプログラムしておくことによ
り、例えば、任意の１サンプル・ポイント（中心部）
や、２５サンプル・ポイントに関する平均値等、ユーザ
ーの目的とする結果を１画素当たり１データとして、得
ることができる。すなわち１／２５に画像圧縮できる。
従って、画像メモリ６の必要数も１／２５に減少でき、
コストダウンできる。

【００１２】また、オーバーラップ処理機能としては、
入力バッファメモリを３種類設け、各々２ブロック量に
ついて、画像処理する。２つのブロック量のデータの中
には、必ず任意のＬＣＤ１画素全部の情報が入ってい
て、その中の任意のデータについてＤＳＰ処理を実行す
ることにより、ＬＣＤ１画素についての正しい画像圧縮
処理を実現できる。

【００１３】

【実施例】本発明の実施例について図面を参照して説明
する。

【００１４】（実施例１）図３は本発明のＬＣＤパネル
画質検査装置を示すブロック図である。従来のＡ／Ｄ変
換器５と、画像メモリ６の間に、新たにリアルタイム画
像圧縮回路１０を設ける。当該リアルタイム画像圧縮回
路１０の構成を図１に示す。図２は本発明によるリアル
タイム画像圧縮回路の動作を示すタイムチャートであ
る。

【００１５】図１において示すように、Ａ／Ｄ変換信号
をデジタルシグナルプロセッサ（ＤＳＰ）１１を用い
て、一定の信号処理を行い、ＤＳＰ処理データとして出
力し、次段の画像メモリ６に与える。

【００１６】図２において示すように、ラインセンサの
出力であるサンプリング数２３ＭＷすなわち23,040,000
分のデータを12,000毎にブロック分けし、ブロック０、
ブロック１、…ブロック１９１９として取り扱う。１ブ
ロックを12,000データとした理由については、後述す
る。このブロックに対応するデータを偶数用の入力バッ
ファメモリ１２と奇数用入力バッファメモリ１３に逐一
格納する。ＤＰＵ１１は、格納の完了した各バッファの
データを読み出し、リアルタイムで一定の数式処理を行
い、１画素毎に画像情報処理を行い、処理結果を、出力
バッファメモリ１４に格納する。すなわち、２５サンプ
リング・データを１データに圧縮している。

【００１７】本発明によるリアルタイム画像圧縮回路の
動作を詳述する。Ａ／Ｄ変換器５を介してリアルタイム
画像圧縮回路１０に入力するＬＣＤ画像データは、連続
したデータである。連続したデータに対し、予めブロッ
クサイズ設定レジスタ２０で設定したサンプリング数を
１つのブロック単位として、まず偶数用入力バッファメ
モリ１２にブロック０のデータを格納する。次に、ブロ
ック１のデータを奇数用バッファメモリ１３に格納す
る。それを順次、ブロック０ー１９１９まで行ってい
く。

【００１８】ここで、ブロック０のデータ格納が完了す
ると、ＬＣＤ画像取り込みカウンタ１９が０にリセット
され、偶数ブロック用アドレス・マルチプレクサ１５
は、Ａ側選択（ＬＣＤ画像取込カウンタ発生アドレス）
から、Ｂ側選択（ＤＳＰ発生アドレル）に変わる。反対
に、奇数ブロック用アドレス・マルチプレクサ１６は、
Ｂ側選択からＡ側選択に変わる。このように、この切り
換え操作は、ブロック切り換用カウンタ１８によりおこ
なっている。

【００１９】つぎに、偶数用入力バッファメモリ１２に
格納したブロック０のデータは、奇数用入力バッファメ
モリ１３にブロック１のデータ格納中に、ＤＳＰにより
圧縮処理が行われる。ＤＳＰ（デジタルシグナルプロセ
ッサ）は、乗算及び各命令が１マシン・サイクルで実行
され、通常とは比較にならない高速処理のできる集積回
路であり、ＩＣチップとして市販されているものであ
る。これにより、例えば処理速度３３ＭＩＰＳの性能を
有し、３２ビット・データの積和演算を６０ｎＳで実行
することができ、数１０種類の命令体系を有し、各種演
算が行える。従って、積算値や、平均値等の結果を高速
で得ることができる。

【００２０】ＤＳＰにより圧縮したデータは、出力バッ
ファメモリ１４に格納していく。次に、奇数用入力バッ
ファメモリ１３に格納したブロック１のデータは、ブロ
ック２のデータ格納が行われている間にＤＳＰ１１によ
る圧縮処理が行われ、出力バッファメモリ１４にＤＳＰ
１１により格納していく。圧縮処理についても順次、ブ
ロック０ー１９１９までＬＣＤの画像を取り込みながら
行っていく。

【００２１】本リアルタイム画像圧縮の特徴としては、
任意の量のデータをまとめてブロック単位でデータ格納
を行い、そのブロック単位のデータについてまとめてＤ
ＳＰによる処理を行うところにある。ブロック単位で圧
縮処理を行うことの優位性としては、以下のことがあ
る。ＬＣＤの画像データを高分解能で取り込むために、
データ取り込みはＣＣＤラインセンサ２を使用してい
る。この場合、１つのＬＣＤ画像のサンプルデータは、
図７のようになっている。すなわち、１ラインは、４８
０（縦）×５（縦分解能）＝２４００（サンプル）毎に
繰り返す規則性を有する。この２４００サンプルが、横
分解能の倍数、すなわち ２４００（サンプル）×５（横分解能）＝１２，０００（サンプル） 毎に１画素を網羅している。従って、１ブロックの大き
さをこのように、12,000に定めれば都合が良い。このよ
うに、ブロック単位でＤＳＰによる圧縮処理を行うこと
により、任意のＬＣＤ画素について正しく画像圧縮処理
を実行出来る。

【００２２】ＤＳＰには、演算の種類を予めプログラム
しておくことができ、例えば、任意の１サンプル・ポイ
ント（中心部）や、２５サンプル・ポイントに関する平
均値等、ユーザーの目的とする結果を１画素当たり１デ
ータとして、得ることができる。すなわち１／２５に画
像圧縮できる。従って、画像メモリ６の必要数も１／２
５に減少でき、コストダウンできる。

【００２３】（実施例２）本実施例は、ＬＣＤを移動さ
せるスピードむら等により、ＬＣＤ１画素が２つのブロ
ックにまたがってデータ格納される場合においても、リ
アルタイム画像圧縮回路に新たにオーバーラップ処理機
能を設けて、常に２ブロック分の画像情報を取り込むこ
とにより、正しく画像圧縮処理を行うものである。

【００２４】図８は、ＬＣＤを移動させるスピードムラ
等の原因により、ＬＣＤ１画素が２つのブロック（ｎと
ｎ＋１）にまたがって、データ格納した例である。図６
における本来の画像（図７の点線の部分）が分割されて
いるのがわかる。このような分割された画像情報を上述
のリアルタイム画像圧縮回路により画像圧縮しても、正
しい圧縮結果が得られないことになる。そこで、本実施
例では、オーバーラップ処理機能を新たに付加してＤＳ
Ｐ処理を行うものである。

【００２５】図９は、本オーバーラップ処理の動作を示
す概念図である。実施例１によるＤＳＰ処理では、１つ
のブロックについての処理を、偶数メモリ、奇数メモリ
で各々画像処理していた（ブロック０やブロック１
等）。本実施例２では、入力バッファメモリを３種類
（＃１、＃２、＃３）設け、各々２ブロック量につい
て、画像処理する。２つのブロック量のデータの中に
は、必ず任意のＬＣＤ１画素全部の情報が入っている。
その中の任意のデータについてＤＳＰ処理を実行するこ
とにより、ＬＣＤ１画素についての正しい画像圧縮処理
を実現できる。なお、２つのブロック量のうち、どの部
分が対象処理範囲かの情報は、画像圧縮処理に先だっ
て、ＤＳＰ部に設定するものとする。

【００２６】図１０は、実施例２に示す、オーバーラッ
プ処理付きのリアルタイム画像圧縮回路の構成である。
図１１は実施例２による動作を示すタイムチャートであ
る。入力バッファメモリを３種（１０１、１０２、１０
３）設けており、それに対応して、制御ラインも３系統
設けてある。このように、本実施例２による圧縮回路の
特徴として、２ブロック分のＬＣＤ画像データを１回の
ＤＳＰ処理で行い、そのブロックはＤＳＰ処理毎に１ブ
ロックずらしている。

【００２７】

【発明の効果】以上説明したように本発明は構成されて
いるので、次に記載する効果を奏する。

【００２８】第１の目的として、Ａ／Ｄ変換後のデータ
を、リアルタイム画像圧縮回路を設けることにより、Ｌ
ＣＤパネルの画像データを高分解能で取り込みながら、
元のＬＣＤパネルの各１画素の情報を損なうことなく画
像データ圧縮をおこない、これによりコストダウンを計
る、液晶パネル画質検査装置を提供できた。

【００２９】また、第２の目的として、ＬＣＤを移動さ
せるスピードむら等により、ＬＣＤ１画素が２つのブロ
ックにまたがってデータ格納される場合に備えて、リア
ルタイム画像圧縮回路に新たにオーバーラップ処理機能
を設けて、正しく画像圧縮処理を行う、液晶パネル画質
検査装置を提供できた。

【図面の簡単な説明】

【図１】本発明のリアルタイム画像圧縮回路の構成を示
す。

【図２】本発明によるリアルタイム画像圧縮回路の動作
を示すタイムチャートである。

【図３】本発明のＬＣＤパネル画質検査装置を示すブロ
ック図である。

【図４】従来のＬＣＤパネル画質検査装置の例を示すブ
ロック図である。

【図５】ＬＣＤパネルの例である。

【図６】ＬＣＤ１画素に対するサンプル数を示す概念図
である。

【図７】１つのＬＣＤ画像のサンプルデータの例であ
る。

【図８】ＬＣＤを移動させるスピードムラ等の原因によ
り、ＬＣＤ１画素が２つのブロック（ｎとｎ＋１）にま
たがって、データ格納した例である。

【図９】本発明のオーバーラップ処理の動作を示す概念
図である。

【図１０】実施例２に示す、オーバーラップ処理付きの
リアルタイム画像圧縮回路の構成である。

【図１１】実施例２による動作を示すタイムチャートで
ある。

【符号の説明】

１ ＬＣＤパネル ２ ラインセンサ ４ アナログ処理回路 ５ Ａ／Ｄ変換器 ６ 画像メモリ ７ 画像処理装置 １０ リアルタイム画像圧縮回路 １１ ＤＳＰ １２、１３、１４ メモリ １５、１６、１７ マルチプレクサ １８、１９、２１ カウンタ ２０ レジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 液晶パネル（１）の画質検査をおこなう
   装置において、 ラインセンサ（２）からのＡ／Ｄ変換された入力信号
   を、任意の量ずつ時間分割するブロック・サイズ・レジ
   スタ（２０）を設け、 当該ブロック・サイズ・レジスタ（２０）の設定に基づ
   いて動作するＬＣＤ画像データ切換用カウンタ（１８）
   を設け、 ＬＣＤ画像データの入力バッファメモリ（１２、１３）
   を複数設け、 当該画像データを逐次画像圧縮処理するＤＳＰ（１１）
   を設け、 以上の構成より、画像データを取り込みながら、画像圧
   縮を行うリアルタイム画像圧縮回路を有することを特徴
   とする、液晶パネル画質検査装置。
2. 【請求項２】 上記請求項１において、 当該入力バッファメモリ（１０１、１０２、１０３）に
   入力するＬＣＤ画像データは、２ブロック分を入力する
   ような、アドレスマルチプレクサ（１０４、１０５、１
   ０６）を設け、 以上の構成により、オーバーラップ処理機能を有するこ
   とを特徴とする、液晶パネル画質検査装置。