JPH0715239A - ピアス発振器およびピアス発振器の電力消費を低減するための方法 - Google Patents

ピアス発振器およびピアス発振器の電力消費を低減するための方法

Info

Publication number
JPH0715239A
JPH0715239A JP6081460A JP8146094A JPH0715239A JP H0715239 A JPH0715239 A JP H0715239A JP 6081460 A JP6081460 A JP 6081460A JP 8146094 A JP8146094 A JP 8146094A JP H0715239 A JPH0715239 A JP H0715239A
Authority
JP
Japan
Prior art keywords
switch
power
clamp
inverter
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6081460A
Other languages
English (en)
Inventor
John R Spence
ジョーン・アール・スペンス
Rajiv Gupta
ラジブ・グプタ
Mingming Zhang
ミンミン・ツァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPH0715239A publication Critical patent/JPH0715239A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【目的】 ピアス発振器の電力消費を低減する。 【構成】 ピアス発振器は、好ましくは直列のＮＦＥＴ
Ｎ０とＰＦＥＴ Ｐ０とでできたインバータを有す
る。好ましくはゲートがソースに配線されたＮＦＥＴ
Ｎ１である負荷が、Ｐ０とＶｃｃとの間で好ましくはＰ
ＦＥＴ Ｐ１であるスイッチと並列に位置付けられる。
好ましくはゲートがソースに配線されたＰＦＥＴ Ｐ２
であるクランプが、Ｎ０と接地との間で好ましくはＮＦ
ＥＴ Ｎ２であるスイッチと並列に位置付けられる。ス
イッチはパワーアップの間は能動化され、それにより発
振器は迅速にオンになる。それらのスイッチはその後不
能化され、それにより水晶ＸＴＡＬにかかる電圧は低減
され、その結果として消費される電力は低減される。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明は低電力発振器に関し、特に迅
速にオンにされなければならない低電力発振器に関す
る。
【０００２】図１はピアス発振器を示す。入力ノードＸ
ＴＡＬｉｎと出力ノードＸＴＡＬｏｕｔとは、並列のイ
ンバータ、水晶ＸＴＡＬ、および抵抗器Ｒによって分離
される。ノードは、典型的には集積回路上のパッドであ
る。インバータは、ＮＦＥＴＮ０と直列のＰＦＥＴ Ｐ
０を含む。双方のＦＥＴのゲートはＸＴＡＬｉｎに接続
される。Ｐ０のソースはＶｃｃに接続される。Ｐ０のド
レインとＮ０のソースとはＸＴＡＬｏｕｔに接続され
る。Ｎ０のドレインは接地される。入力キャパシタＣｉ
ｎと出力キャパシタＣｏｕｔとは水晶ＸＴＡＬに負荷を
与えるものであって、これらは並列共振に必要である。
【０００３】この発振器によって放散される電力は、動
作の周波数、ＣｉｎおよびＣｏｕｔのキャパシタンス、
ならびに水晶ＸＴＡＬにかかる電圧の二乗に比例する。
この電力を最小限に保つことがしばしば望ましい。最初
の２つの要素は固定される、すなわち周波数は発振器に
よって駆動されるべき装置の要求により設定され、キャ
パシタンスは水晶の要求により設定される。設計の好機
はしかしながら、第３の要素によってもたらされる。イ
ンバータを駆動するのに用いられる電圧は、典型的には
５．０ボルトであって、水晶の振動を維持するのに典型
的に必要とされる２．５ボルトよりも大きい。水晶の電
圧を適切に減じることができれば、電力消費は４のファ
クタだけ、おそらく４０．０ミリワットから１０．０ミ
リワットまで節約できるだろう。
【０００４】しかしながら水晶を始動させるには、２．
５ボルトでは、もし始動するとしても１５．０から３
０．０ミリ秒かかってしまう。多くの応用では、１．０
から２．０ミリ秒で始動することが求められる。たとえ
ば、モデムはデータの送信または受信を常に行なうわけ
ではないであろう。たとえ打鍵の速いタイピストが装置
を操作しており、かつ各キーが押さえられるのは一度に
５．０から１０．０ミリ秒の間のみであるとしても、キ
ーボードに対するキーストロークは２５０．０ミリ秒の
間隔があいているかもしれない。どのキーも押さえられ
ていないときに発振器をオンのままにしておくのは意味
のないことである。しかしながら、最短で１５．０ミリ
秒の間にオンにすることができるにせよ、発振器がオン
になるのを待っているのでは、キーストロークが最大１
０．０ミリ秒の間持続するとしてもそのキーストローク
を捉え損なってしまうだろう。水晶を継続的に５．０ボ
ルト（４０．０ミリワット）で動作させておくことは、
したがって当該技術にとって必要ではあるが不満足な答
えであった。
【０００５】
【発明の概要】この発明はＶｃｃとＰ０との間の第１の
スイッチと並列な負荷装置を提供し、その一方で第２の
スイッチと並列なクランプをＮ０と接地との間に位置付
けることによって、先行技術における制限を克服する。
スイッチは双方ともパワーアップの間に能動化され、そ
れによってパワーアップの間の装置を５．０ボルトのピ
アス発振器として継続させる。しかしながら、２．０ミ
リ秒後、水晶が確実に発振するようになると、スイッチ
は双方とも不能化される。したがって、インバータによ
って見られるＶｃｃは、負荷によってレール間の５．０
ボルトから３．５ボルトのみにまで降下され、一方でク
ランプはインバータによって見られる接地を０．０ボル
トからＶｓｓまで上昇させる。このＶｓｓは、典型的に
は１．０ボルトである。水晶に与えられる正味の電圧の
振幅は、したがって２．５ボルトであって、これは３．
５ボルトと１．０ボルトの間の差である。まさに、これ
こそが所望されているものである。
【０００６】
【好ましい実施例の説明】図２はこの発明を示すもので
ある。負荷装置は、好ましくは第１のＮＦＥＴＮ１であ
る。Ｎ１のゲートはそのソースに結合されており、ソー
スはＶｃｃに結合される。そのドレインはＰ０のソース
に結合される。第１のスイッチは好ましくは第１のＰＦ
ＥＴ Ｐ１であって、こちらのソースもＶｃｃに結合さ
れ、ドレインはＰ０のソースに結合される。Ｐ１のゲー
トは、しかしながらパワーアップの際に「０」に設定さ
れる。第１の遅延装置Ｄ１は、パワーアップ後２．０ミ
リ秒でその「０」を「１」に変える。
【０００７】同様に、クランプは好ましくは第２のＰＦ
ＥＴ Ｐ２である。Ｐ２のゲートはそのソースに結合さ
れ、ソースはＮ０のドレインに結合される。Ｐ２のドレ
インは接地される。第２のスイッチは好ましくは第２の
ＮＦＥＴ Ｎ２であって、このＮ２もまたソースがＮ０
のドレインは結合され、ドレインが接地される。Ｎ２の
ゲートはＰ１のものの反転であって、パワーアップの際
に「１」に設定される。第２の遅延装置Ｄ２が、パワー
アップ後２．０ミリ秒でその「１」を「０」に変える。
【０００８】第１および第２の遅延装置は、共通の構成
要素を多く有していてもよい。それらは、装置の出力が
一方の場合にはインバータを介して駆動されているが他
方ではインバータを介していないということを除けば、
典型的には同じ装置である。代替的には、発振器を駆動
している、または発振器によって駆動されている装置が
パワーアップ後２．０ミリ秒で信号を生成してもよい。
スイッチを駆動する信号の発生源の性質は重要ではな
く、肝心なのはそれが存在するということである。
【０００９】同様に、パワーアップとスイッチの不能化
との間の遅延の長さは、正確に２．０ミリ秒である必要
はない。いかなる遅延でも、水晶において振動を開始さ
せるのに必要な最長時間と同じ長さである、またはそれ
よりも長いものであり、しかし発振器によって駆動され
る装置が振動を受取るのに必要な最短時間と同じ短さ、
またはより短いものでもあれば、適している。上記のよ
うに、これは典型的には、そのように駆動される装置が
データモデムである場合は、キーストロークの持続時間
である。他の条件が同じであれば、利用可能な範囲の中
で最も短い遅延が用いられるべきである。なぜなら、そ
うすることによって電力消費が最小限になるからであ
る。
【００１０】さらに、上で提示された電圧は決定的なも
のではない。重要なのは、負荷およびクランプによって
もたらされる電圧の低減が２つの判断基準を満たすとい
うことのみである。第１に、追加の装置を付加すること
が正当化されるためには、低減はある程度多くなければ
ならない。第２に、低減は水晶に与えられる電圧を水晶
の仕様よりも低いレベルまで低減してしまうほど著しい
ものであってはならない。
【００１１】実際、双方を有することが好ましいとはい
え、負荷とクランプとが双方とも存在することさえ、要
求されてはいない。一方だけで適切な結果を得ることが
できるのであれば、他方は省略されてよい。省略される
のは、負荷よりもむしろクランプであることが好まし
い。
【００１２】
【産業上の利用可能性】この発明は、産業上、開発する
ことができるものであって、低電力で迅速にオンになる
発振器が所望されるならばいつでも用いることができ
る。これは個別に、互いに区別されて取り上げられるな
らば、完全に従来のものである構成要素から作ることも
できるし、もしくはそれらの構成要素に対応する従来の
ものではないものによって作ることもできる。
【００１３】この発明の特定の実施例をいくぶん詳細に
説明してきたが、この発明の真の精神および範囲はそれ
らに限定されるものではなく、前掲の特許請求の範囲に
よってのみ限定されるものである。
【図面の簡単な説明】
【図１】ピアス発振器の概略図である。
【図２】この発明の実施例の概略図である。
【符号の説明】
Ｎ１ 負荷装置 Ｐ１ 第１のスイッチ Ｐ２ クランプ ＸＴＡＬ 水晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラジブ・グプタ アメリカ合衆国、92621 カリフォルニア 州、ブレア、ムーアパーク・ドライブ、 1776 (72)発明者 ミンミン・ツァン アメリカ合衆国、91801 カリフォルニア 州、アルハンブラ、ペッパー・ストリー ト、1900、ナンバー・３

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 （ａ） 並列のインバータおよび水晶
    と、 （ｂ） 電圧源と、 （ｃ） 電圧源とインバータとの間で並列になった負荷
    および第１のスイッチと、 （ｄ） パワーアップの間に第１のスイッチを能動化
    し、その後その第１のスイッチを不能化するための手段
    とを含む、ピアス発振器。
  2. 【請求項２】 （ａ） 負荷はそのゲートがそのソース
    に配線されたＮＦＥＴを含み、 （ｂ） 第１のスイッチはＰＦＥＴを含む、請求項１に
    記載のピアス発振器。
  3. 【請求項３】 （ａ） 接地と、（ｂ） インバータと
    接地との間で並列になったクランプおよび第２のスイッ
    チと、 （ｃ） パワーアップの間には第２のスイッチを能動化
    し、その後その第２のスイッチを不能化するための手段
    とをさらに含む、請求項１に記載のピアス発振器。
  4. 【請求項４】 （ａ） クランプはそのゲートがそのソ
    ースに配線されたＰＦＥＴを含み、 （ｂ） 第２のスイッチはＮＦＥＴを含む、請求項３に
    記載のピアス発振器。
  5. 【請求項５】 （ａ） 並列のインバータおよび水晶
    と、 （ｂ） 接地と、 （ｃ） インバータと接地との間で並列になったクラン
    プおよび第２のスイッチと、 （ｄ） パワーアップの間には第２のスイッチを能動化
    し、その後その第２のスイッチを不能化するための手段
    とを含む、ピアス発振器。
  6. 【請求項６】 （ａ） クランプはそのゲートがそのソ
    ースに配線されたＰＦＥＴを含み、 （ｂ） 第２のスイッチはＮＦＥＴを含む、請求項６に
    記載のピアス発振器。
  7. 【請求項７】 （ａ） 並列のインバータおよび水晶
    と、 （ｂ） 電圧源とを含む、ピアス発振器の電力消費を低
    減するための方法であって、 （ｃ） パワーアップの間、電圧源とインバータとの間
    に置かれた負荷をバイパスするステップと、 （ｄ） パワーアップの後、電圧源とインバータとの間
    に置かれた負荷を介して電力を導くステップとを含む、
    方法。
  8. 【請求項８】 （ａ） 負荷はそのゲートがそのソース
    に配線されたＮＦＥＴを含み、 （ｂ） 負荷をバイパスするステップは、第１のスイッ
    チを能動化するステップを含み、 （ｃ） 負荷を介して電力を導くステップは、第１のス
    イッチを不能化するステップを含む、請求項７に記載の
    方法。
  9. 【請求項９】 第１のスイッチはＰＦＥＴを含む、請求
    項８に記載の方法。
  10. 【請求項１０】 発振器はさらに接地を含み、方法は （ａ） パワーアップの間、インバータと接地との間に
    置かれたクランプをバイパスするステップと、 （ｂ） パワーアップの後、インバータと接地との間に
    置かれたクランプを介して電力を導くステップとを含
    む、請求項７に記載の方法。
  11. 【請求項１１】 （ａ） クランプはそのゲートがその
    ソースに配線されたＰＦＥＴを含み、 （ｂ） クランプをバイパスするステップは、第２のス
    イッチを能動化するステップを含み、 （ｃ） クランプを介して電力を導くステップは、第２
    のスイッチを不能化するステップを含む、請求項１０に
    記載の方法。
  12. 【請求項１２】 第２のスイッチはＮＦＥＴを含む、請
    求項１１に記載の方法。
  13. 【請求項１３】 （ａ） 並列のインバータおよび水晶
    と、 （ｂ） 接地とを含む、ピアス発振器の電力消費を低減
    するための方法であって、 （ｃ） パワーアップの間、インバータと接地との間に
    置かれたクランプをバイパスするステップと、 （ｄ） パワーアップの後、インバータと接地との間に
    置かれたクランプを介して電力を導くステップとを含
    む、方法。
  14. 【請求項１４】 （ａ） クランプはそのゲートがその
    ソースに配線されたＰＦＥＴを含み、 （ｂ） クランプをバイパスするステップは、第２のス
    イッチを能動化するステップを含み、 （ｃ） クランプを介して電力を導くステップは、第２
    のスイッチを不能化するステップを含む、請求項１３に
    記載の方法。
  15. 【請求項１５】 第２のスイッチはＮＦＥＴを含む、請
    求項１３に記載の方法。
JP6081460A 1993-04-22 1994-04-20 ピアス発振器およびピアス発振器の電力消費を低減するための方法 Pending JPH0715239A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US051134 1993-04-22
US08/051,134 US5486795A (en) 1993-04-22 1993-04-22 Low power crystal oscillator

Publications (1)

Publication Number Publication Date
JPH0715239A true JPH0715239A (ja) 1995-01-17

Family

ID=21969554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6081460A Pending JPH0715239A (ja) 1993-04-22 1994-04-20 ピアス発振器およびピアス発振器の電力消費を低減するための方法

Country Status (2)

Country Link
US (1) US5486795A (ja)
JP (1) JPH0715239A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638202A1 (en) * 2004-09-21 2006-03-22 Dialog Semiconductor GmbH Oscillator with controlled current source

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757242A (en) * 1996-12-09 1998-05-26 Industrial Technology Research Institute Low power consumption oscillators with output level shifters
US5909152A (en) * 1997-02-28 1999-06-01 Texas Instruments Incorporated Low power CMOS crystal oscillator circuit
US6104257A (en) * 1997-12-22 2000-08-15 Cypress Semiconductor Corp. Crystal oscillator with eprom-controlled frequency trim
US6278336B1 (en) 1998-02-27 2001-08-21 Texas Instruments Incorporated Low-current oscillator with hysteresis input buffer
US6137374A (en) * 1998-10-15 2000-10-24 Chrysler Corporation Low power clock oscillator
TW437155B (en) 2000-02-23 2001-05-28 Ind Tech Res Inst Crystal oscillator with low voltage operation function and low power
JP3937781B2 (ja) * 2001-09-26 2007-06-27 ヤマハ株式会社 水晶発振回路
US6924708B2 (en) * 2002-09-11 2005-08-02 Visteon Global Technologies, Inc. Oscillator circuit having an expanded operating range
CN100414834C (zh) * 2004-01-29 2008-08-27 凌阳科技股份有限公司 晶体加速振荡电路
US7932787B1 (en) 2005-06-30 2011-04-26 Cypress Semiconductor Corporation Phase lock loop control system and method
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US7948327B1 (en) 2005-06-30 2011-05-24 Cypress Semiconductor Corporation Simplified phase lock loop control model system and method
US7961059B1 (en) 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US8174326B1 (en) 2005-06-30 2012-05-08 Cypress Semiconductor Corporation Phase lock loop control error selection system and method
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US20090131000A1 (en) * 2007-11-21 2009-05-21 Kuo Yao H Radio receiver system
US8143963B2 (en) 2010-06-08 2012-03-27 Ememory Technology Inc. Voltage source circuit for crystal oscillation circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5221754A (en) * 1975-08-12 1977-02-18 Mitsubishi Electric Corp Oscillation circuit
JPS54151357A (en) * 1978-05-19 1979-11-28 Seiko Instr & Electronics Ltd Crystal oscillator for wrist watch
JPS553263A (en) * 1978-06-23 1980-01-11 Seiko Instr & Electronics Ltd Crystal oscillation circuit
US4282496A (en) * 1979-08-29 1981-08-04 Rca Corporation Starting circuit for low power oscillator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638202A1 (en) * 2004-09-21 2006-03-22 Dialog Semiconductor GmbH Oscillator with controlled current source
US7038550B2 (en) 2004-09-21 2006-05-02 Dialog Semiconductor Gmbh Smart current controlled (SCC) resonator driver

Also Published As

Publication number Publication date
US5486795A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
US5486795A (en) Low power crystal oscillator
US4039973A (en) Initiation circuit in a crystal-controlled oscillator
US6646469B2 (en) High voltage level shifter via capacitors
KR950033765A (ko) 클럭 발생기
US5537067A (en) Signal driver circuit operable to control signal rise and fall times
JP2010087571A (ja) 発振回路およびその制御方法
TWI800455B (zh) 開關電源控制電路和方法
US7911226B2 (en) Power-up and power-down circuit for system-on-a-chip integrated circuit
US4564954A (en) Noise reduction circuit of synthetic speech generating apparatus
US5914643A (en) Source coupled CMOS crystal oscillator
JPH0645900A (ja) オーバーラップなしでの複数個の電圧の一つの選択
JP2890991B2 (ja) 発振回路
WO1994015394B1 (en) Low power electronic circuit comprising a resonant system and a function circuitry
JP2003032039A (ja) 圧電発振回路
US6483348B1 (en) Reducing power consumption variability of static busses
JPH06132807A (ja) 出力バッファ能力制御回路
KR960024282A (ko) 정전형 변환수단의 구동장치
JP3358379B2 (ja) Ｃｍｏｓ圧電発振回路
KR910002117A (ko) 반도체 집적 회로 장치
JP3962566B2 (ja) 事前充電プルダウンバスの消費電力の変動の低減
JPH06188631A (ja) 発振回路
JPS62225005A (ja) 発振回路
JPH04267607A (ja) 発振用駆動回路
KR910003943A (ko) 루프회로와 논리소자 수를 감소시킨 전압 제어 오실레이터
JP2001185952A (ja) 圧電発振器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990928