JPS62225005A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS62225005A JPS62225005A JP61069014A JP6901486A JPS62225005A JP S62225005 A JPS62225005 A JP S62225005A JP 61069014 A JP61069014 A JP 61069014A JP 6901486 A JP6901486 A JP 6901486A JP S62225005 A JPS62225005 A JP S62225005A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- power consumption
- waveform
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、発振開始の時間が早く、かつ消費電力の小さ
な発振回路に関するものである。
な発振回路に関するものである。
従来の技術
従来、発振回路の電源投入後の発振開始時間を短かくす
るには、発振回路の能力を大きくし、接続される水晶振
動子やセラミック発振素子に供給するエネルギを大きく
することが必要であったが、このことは、消費電力を大
きくすることにつながり、低消費電力と相反する。
るには、発振回路の能力を大きくし、接続される水晶振
動子やセラミック発振素子に供給するエネルギを大きく
することが必要であったが、このことは、消費電力を大
きくすることにつながり、低消費電力と相反する。
近年、情報処理速度がますます高速化されるに伴い、ま
た集積回路の大規模化に伴い、高速、低消費電力の発振
回路の要求が多い。特に、電池駆動の場合、低消費電力
化は不可欠であり、回路を使用しない、いわゆるスタン
バイモード時には、低消費電力が必須であシ、かつ回路
の使用状態では、できるだけ、速やかに発振を開始して
、動作状態に移行することが必要である。従来この両者
を両立させることが困難であった。
た集積回路の大規模化に伴い、高速、低消費電力の発振
回路の要求が多い。特に、電池駆動の場合、低消費電力
化は不可欠であり、回路を使用しない、いわゆるスタン
バイモード時には、低消費電力が必須であシ、かつ回路
の使用状態では、できるだけ、速やかに発振を開始して
、動作状態に移行することが必要である。従来この両者
を両立させることが困難であった。
発明が解決しようとする問題点
このように従来の回路では、相反する要求を満足させる
ことが困難であった。本発明は、かかる点に鑑みてなさ
れたもので、発振の立上り時間の短縮と低消費電力化を
同時に達成する回路の提供を目的としている。
ことが困難であった。本発明は、かかる点に鑑みてなさ
れたもので、発振の立上り時間の短縮と低消費電力化を
同時に達成する回路の提供を目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、発振開始時には複
数個のインバータを駆動することで発振開始時間を短か
くし、発振が安定した後には、１個あるいはそれ以上の
インバータを除いた他のインバータの動作を禁止し、発
振消費電力を減少させるものである。
数個のインバータを駆動することで発振開始時間を短か
くし、発振が安定した後には、１個あるいはそれ以上の
インバータを除いた他のインバータの動作を禁止し、発
振消費電力を減少させるものである。
本発明は複数個のインバータを有する発振回路と、発振
回路の発振開始を検出する回路と、発振が安定する迄の
時間以上の遅延を有する遅延信号を発生する遅延信号発
生回路と、その信号により、複数個のインバータのうち
、少くとも、１個のインバータの動作を禁止させる回路
とで構成される。
回路の発振開始を検出する回路と、発振が安定する迄の
時間以上の遅延を有する遅延信号を発生する遅延信号発
生回路と、その信号により、複数個のインバータのうち
、少くとも、１個のインバータの動作を禁止させる回路
とで構成される。
作用
本発明によると、発振開始時には、複数個のインバータ
を駆動させ、水晶又はセラミックに供給するエネルギを
大きくして発振開始時間を短縮し、また発振が安定した
後には、その発振回路を構成するインバータのうちの少
くとも１個は動作禁止状態にすることで、低消費電力化
を図る。
を駆動させ、水晶又はセラミックに供給するエネルギを
大きくして発振開始時間を短縮し、また発振が安定した
後には、その発振回路を構成するインバータのうちの少
くとも１個は動作禁止状態にすることで、低消費電力化
を図る。
実施例
第１図は本発明の発振回路の一例を示すブロック図であ
る。第１図において１は、複数個の発振回路、３は発振
波形を分周、整形して、例えばクロックパルスを作り出
す回路、４は電源、６は接地電位、６は発振出力端子、
７，８は回路内各ノード部である。１０はその発振出力
６の発振波形を検出し、更に発振が安定する迄の時間遅
延をもった遅延信号を発生する遅延信号発生回路であり
、１６は発振制御回路である。
る。第１図において１は、複数個の発振回路、３は発振
波形を分周、整形して、例えばクロックパルスを作り出
す回路、４は電源、６は接地電位、６は発振出力端子、
７，８は回路内各ノード部である。１０はその発振出力
６の発振波形を検出し、更に発振が安定する迄の時間遅
延をもった遅延信号を発生する遅延信号発生回路であり
、１６は発振制御回路である。
第２図はこの回路に生じる各信号の一例であり、ｖ４は
電源端子４の電圧であり、ある値以上になると、発振が
開始することで、出力端子８にｖ６のような発振出力が
得られる。この発振を検出し、安定するまでの一定時間
後には、中間ノード部７にｖ７の信号が発生するものと
する。そして、ノード７の電圧ｖ７の信号により、複数
個の発振回路ｎ、・・・・・・”ｎ−＋・・・・・・ｎ
ｎ のうちの１個わるいは、それ以上を除いた残りの
発振回路の動作を禁止することで、低消費電力を達成す
る。ノード７の電圧ｖ７の信号により、発振回路の駆動
力が絞られるため、発振波形はｖ６のように途中から振
幅が減少した形状を示すが、この時の振幅は、第１図の
次段の分周整形回路３を駆動できる大きさがるれば十分
である。
電源端子４の電圧であり、ある値以上になると、発振が
開始することで、出力端子８にｖ６のような発振出力が
得られる。この発振を検出し、安定するまでの一定時間
後には、中間ノード部７にｖ７の信号が発生するものと
する。そして、ノード７の電圧ｖ７の信号により、複数
個の発振回路ｎ、・・・・・・”ｎ−＋・・・・・・ｎ
ｎ のうちの１個わるいは、それ以上を除いた残りの
発振回路の動作を禁止することで、低消費電力を達成す
る。ノード７の電圧ｖ７の信号により、発振回路の駆動
力が絞られるため、発振波形はｖ６のように途中から振
幅が減少した形状を示すが、この時の振幅は、第１図の
次段の分周整形回路３を駆動できる大きさがるれば十分
である。
更に具体的回路例を第３図に示す。図では発振回路は、
並列２個のインバータより構成される場合を示す。１１
．２１はＰチャネルトランジスタ、１２．２２はＮチャ
ネルトランジスタであシ、相補対トランジスタ１１と１
２．同２１と２２でインバータを形成している。１３．
１４は容量、１６は水晶又はセラミック発振子、１７は
ＡＮＤ回路である。８はその出力、７，９はその入力で
あり、同出力８は遅延信号発生回路の出力として供給さ
れる。
並列２個のインバータより構成される場合を示す。１１
．２１はＰチャネルトランジスタ、１２．２２はＮチャ
ネルトランジスタであシ、相補対トランジスタ１１と１
２．同２１と２２でインバータを形成している。１３．
１４は容量、１６は水晶又はセラミック発振子、１７は
ＡＮＤ回路である。８はその出力、７，９はその入力で
あり、同出力８は遅延信号発生回路の出力として供給さ
れる。
発振開始時には、最初遅延信号発生回路１ｏの出力端子
７の電位は４Ｌ１”（第２図のｖ７参照）とするとき、
発振回路の各インバータをみると、相補対トランジスタ
１１．１２および同２１．２２とも動作状態となり、発
振は急速に立上り、時間短縮化をはかる。発振開始後あ
る遅延時間後、遅延信号発生回路１０の出力端子７の電
位ｖ７は１１Ｈ”に変化するため、インバータ構成の相
補対トランジスタ２１．２２は動作禁止状態となり、発
振の駆動力は抑えられ、消費電力が減少する。
７の電位は４Ｌ１”（第２図のｖ７参照）とするとき、
発振回路の各インバータをみると、相補対トランジスタ
１１．１２および同２１．２２とも動作状態となり、発
振は急速に立上り、時間短縮化をはかる。発振開始後あ
る遅延時間後、遅延信号発生回路１０の出力端子７の電
位ｖ７は１１Ｈ”に変化するため、インバータ構成の相
補対トランジスタ２１．２２は動作禁止状態となり、発
振の駆動力は抑えられ、消費電力が減少する。
ここで、相補対トランジスタ１１．１２のインバータ構
成での消費電力を最小値に設計することで、低消費電力
発振回路が達成される。
成での消費電力を最小値に設計することで、低消費電力
発振回路が達成される。
本発明はＣＭＯ８回路部分を除いて、残シの回路構成の
要素は、Ｎ−ＭＯＳ 、Ｐ−ＭＯＳあるいはバイポーラ
で構成される回路のいずれの場合にも同様に適用できる
。
要素は、Ｎ−ＭＯＳ 、Ｐ−ＭＯＳあるいはバイポーラ
で構成される回路のいずれの場合にも同様に適用できる
。
発明の効果
以上述べてきたように、本発明によれば、発振開始時間
を短縮化し、かつ使用時の消費電力を最小限にすること
が出来、高速、低消費電力の回路には極めて有効である
。
を短縮化し、かつ使用時の消費電力を最小限にすること
が出来、高速、低消費電力の回路には極めて有効である
。
第１図は本発明の一実施例における発振回路を路側であ
る。 ′１・・・・・・発振回路部、３・・・・・・分周整形
回路、４・・・・・・電源、５・・・・・・接地電位、
６・・・・・・発振回路出力、１０・・・・・・遅延信
号発生回路、１６・・・・・・発振制御回路、１７・・
・・・ＡＮＤ回路、１１．２１・・・・・・Ｐチャネル
トランジスタ、１２．２２・・・・・・Ｎチャネルトラ
ンジスタ、１３．１４・・・・・・容量、１６・・・・
・・水晶又はセラミック発振子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 吟崩
る。 ′１・・・・・・発振回路部、３・・・・・・分周整形
回路、４・・・・・・電源、５・・・・・・接地電位、
６・・・・・・発振回路出力、１０・・・・・・遅延信
号発生回路、１６・・・・・・発振制御回路、１７・・
・・・ＡＮＤ回路、１１．２１・・・・・・Ｐチャネル
トランジスタ、１２．２２・・・・・・Ｎチャネルトラ
ンジスタ、１３．１４・・・・・・容量、１６・・・・
・・水晶又はセラミック発振子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 吟崩
Claims (1)
- 複数個のインバータから構成される発振回路と、同発振
回路の発振波形を検出し、その発振が安定するまでの時
間以上の遅延信号を発生させる遅延信号発生回路と、そ
の遅延信号により、前記複数個のインバータのうちの少
くとも１個の動作を禁止させる手段をそなえた発振回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069014A JPS62225005A (ja) | 1986-03-27 | 1986-03-27 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069014A JPS62225005A (ja) | 1986-03-27 | 1986-03-27 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62225005A true JPS62225005A (ja) | 1987-10-03 |
Family
ID=13390310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069014A Pending JPS62225005A (ja) | 1986-03-27 | 1986-03-27 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62225005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04200009A (ja) * | 1990-11-29 | 1992-07-21 | Toshiba Corp | 発振回路 |
| JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
-
1986
- 1986-03-27 JP JP61069014A patent/JPS62225005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04200009A (ja) * | 1990-11-29 | 1992-07-21 | Toshiba Corp | 発振回路 |
| JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| JPH11150419A (ja) | 発振回路 | |
| KR100239105B1 (ko) | 전압 레벨 시프팅 회로를 갖는 저 전압, 저 전력 발진기 | |
| US5231313A (en) | Delay circuit | |
| JPH06350435A (ja) | パワーダウン回路 | |
| JPS62225005A (ja) | 発振回路 | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| EP0403047B1 (en) | A frequency divider circuit | |
| JPH0254698B2 (ja) | ||
| JP2551871B2 (ja) | 発振制御回路 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JPS62225006A (ja) | 発振回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| US6903592B2 (en) | Limited variable width internal clock generation | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JPH0512756B2 (ja) | ||
| JPH03101410A (ja) | 電圧制御発振回路 | |
| JP3229900B2 (ja) | 水晶発振器 | |
| JP3323153B2 (ja) | Ｐｌｌ回路 | |
| JPS62225004A (ja) | 発振回路 | |
| JP2000124785A (ja) | 半導体集積回路 | |
| JPH01250120A (ja) | クロック制御方式 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH06120782A (ja) | 信号処理回路 |