JPH07152446A - サスペンド制御装置 - Google Patents

サスペンド制御装置

Info

Publication number
JPH07152446A
JPH07152446A JP5299765A JP29976593A JPH07152446A JP H07152446 A JPH07152446 A JP H07152446A JP 5299765 A JP5299765 A JP 5299765A JP 29976593 A JP29976593 A JP 29976593A JP H07152446 A JPH07152446 A JP H07152446A
Authority
JP
Japan
Prior art keywords
output
suspend
input
cpu
keyboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5299765A
Other languages
English (en)
Inventor
Kazuhiro Takahashi
和弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5299765A priority Critical patent/JPH07152446A/ja
Publication of JPH07152446A publication Critical patent/JPH07152446A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 入出力装置の動作中に、サスペンド処理が実
行されることにより、CPUが誤動作してしまうことを
防止する。 【構成】 サスペンド制御装置21は、キーボード・マ
ウス装置13(1)から出力される入出力割込み信号I/
OINT(1)が所定期間内に出力されるか否かを判定す
ることにより、キーボード・マウス装置13(1)が動作
中か否かを判定する。また、キーボード・マウス装置1
3(1)が動作中であれば、電源オフ割込み信号OFFI
NT1をマスクすることにより、CPU11に電源オフ
割込みがかからないようにする。これにより、キーボー
ド・マウス装置13(1)の動作中は、サスペンド処理の
実行が禁止される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、サスペンド・レジュ
ーム機能を備えた計算機において、サスペンド処理の実
行を制御するサスペンド制御装置に関する。
【0002】
【従来の技術】一般に、パーソナルコンピュータ等の計
算機においては、サスペンド・レジューム機能が設けら
れている。
【0003】ここで、サスペンド・レジューム機能と
は、計算機本体の電源スイッチがオフ状態に設定された
とき、中央処理装置(以下、「CPU」という。)や入
出力装置(以下、「I/O装置」という。)の状態情報
を、バッテリーによってバックアップされた記憶装置に
保存し(サスペンド処理)、電源スイッチが再びオン状
態に設定されたとき、この保存情報をCPUやI/O装
置を戻す(レジューム処理)機能をいう。
【0004】このサスペンド・レジューム機能を設けれ
ば、計算機の使用中に、電源スイッチをオフ状態に設定
しても、再度、オン状態に設定したときには、即座に、
使用を再開することができる。したがって、このサスペ
ンド・レジューム機能は、最近の計算機にとっては、必
須機能となっている。
【0005】図2は、このようなサスペンド・レジュー
ム機能を有する従来の計算機の構成を示すブロック図で
ある。
【0006】図において、11は、計算機の中枢をなす
CPUである。12は、計算機を動作させるためのオペ
レーティングシステム(OS)やアプリケーションプロ
グラム(AP)を格納するランダムアクセスメモリ(以
下、「RAM」という。)である。このRAM12は、
電源スイッチがオフ状態に設定されると、図示しないバ
ッテリによってバックアップされるようになっている。
【0007】13(1),13(2),…は、I/0装置で
ある。各I/0装置13(n)(n=1,2,3,…)
は、データの入出力動作が終了すると、これをCPU1
1に知らせるための入出力割込み信号I/OINT(n)
を出力する。
【0008】なお、図2のI/O装置13(1)において
は、この装置の具体例として、キーボード・マウス装置
を示す。このキーボード・マウス装置13(1)は、I/
O機器部としてのキーボード131(1)やマウス132
(1)と、I/O制御部としてのキーボードコントローラ
133(1)とからなり、キーボードコントローラ133
(1)により、キーボード131(1)やマウス132(1)
からCPU11やRAM12に対するデータの入力動作
を制御する。
【0009】14は、I/O装置13(1),13(2),
…を動作させるためのベーシックI/Oシステム(BI
OS)とサスペンド・レジューム処理を実行するための
プログラムを格納するリードオンリメモリ(以下、「R
OM」という。)である。
【0010】15は、CPU11と、RAM12と、I
/O装置13(1),13(2),…と、ROM14を接続
するアドレスデータバス(以下、「ADバス」とい
う。)である。
【0011】16は、計算機本体の電源スイッチがオン
状態に設定されると、電源オン信号SONを出力し、オ
フ状態に設定されると、これをCPU11に知らせるた
めの電源オフ割込み信号OFFINTを出力する電源ス
イッチ部である。
【0012】17は、入出力割込み信号I/OINT
(n)あるいは電源オフ割込み信号OFFINTが出力さ
れると、これをCPU11に知らせるための割込み信号
INTを出力する割込み制御部である。この割込み制御
部17は、また、CPU11により割込みを許可される
と、このCPU11に、割込みの発生箇所を知らせるた
めの割込みベクタを出力する。
【0013】18は、電源オン時は、電源オン信号SO
Nが出力されることにより、計算機の各部に対する電力
供給を行い、電源オフ時は、CPU11から電源オフ命
令を受け取ることにより、RAM12以外の各部への電
力供給を停止する電源制御部である。
【0014】上記構成において、サスペンド・レジュー
ム処理を説明する。まず、サスペンド処理を説明する。
【0015】今、CPU11によってRAM11に格納
されているアプリケーションプログラムAPが実行され
ているものとする。この状態において、電源スイッチが
オフ状態に設定されると、電源スイッチ部16から電源
オフ割込み信号OFFINTが出力される。これによ
り、割込み制御部17から割込み信号INTが出力され
る。その結果、CPU11に電源オフ割込みがかけられ
る。
【0016】この電源オフ割込みがCPU11によって
受け付けられると、割込み制御部17から割込みベクタ
が出力される。これにより、CPU11は、割込みが電
源スイッチのオフによるものであることを認識すること
ができる。
【0017】その結果、CPU11は、アプリケーショ
ンプログラムAPの実行を中断し、ROM14に格納さ
れているサスペンド処理プログラムの実行を開始する。
これにより、CPU11や各I/O装置13(n)の状態
情報が必要に応じてRAM12に退避させられる。
【0018】この処理が終了すると、CPU11は、電
源制御部18に対し、電源オフ命令を発行する。これに
より、計算機の各部に対する電力供給が停止される。た
だし、RAM12はバッテリによりバックアップされ
る。これにより、このRAM12に退避された状態情報
はそのまま保存される。
【0019】以上がサスペンド処理である。次に、レジ
ューム処理について説明する。
【0020】計算機本体の電源スイッチがオン状態に設
定されると、電源スイッチ部16から電源オン信号SO
Nが出力される。これにより、計算機の各部に対する電
力供給が開始される。
【0021】その結果、CPU11では、ROM14に
格納されているレジューム処理プログラムが実行され
る。これにより、RAM12に退避されていた各I/O
装置13(n)の状態情報が対応するI/O装置13(n)
に戻されるとともに、CPU11の状態情報がこのCP
U11に戻される。なお、キーボードコントローラ13
3(1)は、通常は、イニシャライズされる。
【0022】この復旧処理が終了すると、RAM12に
格納されているアプリケーションプログラムAPの実行
が再開される。
【0023】
【発明が解決しようとする課題】以上、サスペンド・レ
ジューム機能を備えた計算機を説明したが、この計算機
においては、従来、I/O装置(n)の動作中に、電源ス
イッチがオフ状態に設定されると、CPU11が誤動作
することがあるという問題があった。以下、これを、キ
ーボード・マウス装置13(1)を使って説明する。
【0024】(1)まず、キーボード装置(キーボード
131(1)とキーボードコントローラ133(1)か
らなる装置)の動作中に、電源スイッチがオフ状態に設
定された場合を説明する。
【0025】キーボード131(1)上のキーが押下され
ると、キーボード131(1)からキーボードスキャンコ
ードが出力される。このコードは、キーボードコントロ
ーラ133(1)によりシステムスキャンコードに変換さ
れた後、アドレス・データバス15に出力される。
【0026】この出力が終了すると、キーボードコント
ローラ133(1)から入出力割込み信号I/OINT
(1)が出力される。これにより、電源オフ時と同じよう
にして、CPU11に割込みがかけられる。この入出力
割込みがCPU11により受け付けられると、アドレス
・データバス15に出力されたシステムスキャンコード
がCPU11に取り込まれる。
【0027】システムスキャンコードとしては、キーの
押下時に出力されるメイクコードと、キーの開放時に出
力されるブレークコードがある。各コードは、たとえ
ば、1バイトで構成される。また、メイクコードは、キ
ーの押下中は、ほぼ一定周期で繰り返し出力される。
【0028】入出力割込み信号I/OINTは、各コー
ドが出力されるたびに出力される。したがって、CPU
11は、バイト単位で、システムスキャンコードを受け
取ることになる。
【0029】しかしながら、CPU11は、メイクコー
ドとブレークコードが順に取り込まれたとき、押下され
たキーを認識することができる。したがって、キーの押
下中に、電源スイッチがオフ状態に設定されると、CP
U11が誤動作してしまうことがある。
【0030】これを図3を参照しながら説明する。この
図3は、キーが継続的に押下された場合のシステムスキ
ャンコードと入出力割込み信号I/OINT(1)の出
力状態を示すタイミングチャートである。なお、図中、
Mはメイクコードであり、Bはブレークコードである。
【0031】図示の如く、キーの押下中は、メイクコー
ドMがほぼ一定の周期T1で繰り返し出力され、キーが
開放されると、ブレークコードBが出力される。また、
入出力割込み信号I/OINT(1)は、各コードM,B
が出力されるたびに出力される。
【0032】このような状態で、キーの押下中のあるタ
イミングで、電源スイッチがオフ状態に設定されると、
CPU11にメイクコードMだけが取り込まれた状態
で、サスペンド処理が実行される。これにより、CPU
11は、電源スイッチが再度オン状態に設定されたと
き、ブレークコードBの受取りを期待する。
【0033】しかしながら、電源スイッチが再度オン状
態に設定され、かつ、キーが押下された場合、システム
スキャンコードとしては、メイクコードMが出力され
る。これにより、CPU11は、期待していたブレーク
コードBを受けとることができないため、誤動作してし
まうわけである。
【0034】(2)次に、マウス装置(マウス132
(1)とキーボードコントローラ133(1)からなる装
置)が動作中に、電源スイッチがオフ状態に設定された
場合を説明する。
【0035】マウス132(1)が操作されると、このマ
ウス132(1)からマウスデータが出力される。このマ
ウスデータは、キーボードコントローラ133(1)から
アドレス・データバス15に出力され、上述したような
入出力割込みにより、CPU11に取り込まれる。
【0036】マウスデータは、通常、1フレーム当たり
3バイトで構成される。また、入出力割込みは、各バイ
トごとに発生する。したがって、CPU11は、バイト
単位で、マウスデータを受け取ることになる。
【0037】しかしながら、CPU11は、3バイト分
のデータが揃ったとき初めて、取込みデータを意味のあ
るデータとして認識することができる。したがって、マ
ウス132(1)の動作中に、電源スイッチがオフ状態に
設定されると、CPU11が誤動作してしまうことがあ
る。
【0038】これを図4を参照しながら説明する。この
図4は、マウスデータと入出力割込み信号I/OINT
(1)の出力状態を示す図である。図中、D1,D2,
D3は、マウスデータの1フレームの1バイト目、2バ
イト目、3バイト目のデータである。
【0039】図示の如く、マウスデータは、1フレーム
当たり3バイト出力される。また、入出力割込み信号I
/OINT(1)は、各バイトごとに出力される。
【0040】このような状態で、キーボードコントロー
ラ133(1)から2バイト目のデータD2が出力され
ているときに、電源スイッチがオフ状態に設定される
と、CPU11に2バイト目までのデータD1,D2が
取り込まれた状態で、サスペンド処理が実行される。し
たがって、CPU11は、電源スイッチが再度オン状態
に設定されたとき、3バイト目のデータD3を受け取る
ことを期待する。
【0041】しかしながら、電源スイッチが再度オン状
態に設定され、かつ、マウス132(1)が再度動作させ
られたとき、マウスデータは1バイト目から出力され
る。これにより、CPU11は、期待していたデータD
3を受け取ることができないため、誤動作してしまうわ
けである。
【0042】なお、詳細な説明は省略するが、キーボー
ド・マウス装置13(1)以外のI/O装置13(2),
(3),…の動作中に電源スイッチがオフ状態に設定され
た場合も、CPU11が誤動作してしまう可能性は十分
考えられる。
【0043】この発明は、上記の事情に対処するために
なされたもので、I/O装置の動作中に、サスペンド処
理が実行されることにより、CPUが誤動作してしまう
ことを防止することができるサスペンド制御装置を提供
することを目的とする。
【0044】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明は、I/O装置が動作中か否か
を判定する動作状況判定手段と、この手段により非動作
と判定された場合のみ、サスペンド処理の実行を許可す
るサスペンド制御手段とを設けるようにしたものであ
る。
【0045】また、請求項2に係る発明は、上記動作状
況判定手段を、I/O装置から入出力割込み信号が所定
期間内に出力されるか否かを判定することにより、I/
O装置が動作中か否かを判定するように構成したもので
ある。
【0046】また、請求項3に係る発明は、上記動作状
況判定手段を、I/O装置のI/O制御部が入出力命令
を実行中か否かを判定することにより、I/O装置が動
作中か否かを判定するように構成したものである。
【0047】請求項4に係る発明は、上記サスペンド制
御手段を、上記動作状況判定手段の判定結果に基づい
て、電源オフ割込み信号をマスクすることにより、サス
ペンド処理の実行を制御するように構成したものであ
る。
【0048】
【作用】請求項1に係る発明においては、動作状況判定
手段により、I/O装置が動作中と判定されると、サス
ペンド制御手段により、サスペンド処理の実行が禁止さ
れ、非動作中と判定されると、この実行が許可される。
これにより、I/O装置の動作中に、サスペンド処理が
実行されることがないので、従来の問題をなくすことが
できる。
【0049】請求項2に係る発明においては、I/O装
置から所定期間内に、入出力割込み信号が出力される
と、I/O装置が動作中と判定され、出力されなけれ
ば、非動作と判定される。
【0050】請求項3に係る発明においては、I/O制
御部が入出力命令を実行中であれば、I/O装置が動作
中と判定され、実行中でなければ、非動作と判定され
る。
【0051】請求項4に係る発明においては、動作状況
判定手段により、I/O装置が動作中と判定されると、
電源オフ割込み信号がマスクされる。これにより、サス
ペンド処理の実行が禁止される。これに対し、非動作と
判定されると、電源オフ割込み信号のマスクが解除され
る。これにより、サスペンド処理の実行が許可される。
【0052】
【実施例】以下、図面を参照しながら、この発明の実施
例を詳細に説明する。
【0053】図1は、この発明の第1の実施例の構成を
示すブロック図である。なお、図1において、先の図2
と同一部には同一符号を付し、詳細な説明を省略する。
【0054】図1において、図2と異なる点は、サスペ
ンド処理の実行を制御するサスペンド制御装置21を設
けた点にある。
【0055】このサスペンド制御装置21は、I/O装
置13(n)が動作中か否かを判定し、非動作のときの
み、サスペンド処理の実行を許可する装置である。
【0056】この実施例のサスペンド制御装置21は、
I/O装置13(n)から入出力割込み信号I/OINT
(n)が所定期間内に出力されるか否かを判定することに
より、I/O装置13(n)が動作中か否かを判定するよ
うになっている。
【0057】また、このサスペンド制御装置21は、上
記判定結果に基づいて、電源スイッチ部16から出力さ
れる電源オフ割込み信号OFFINT(以下、「OFF
INT1」と記載する)をマスクすることにより、サス
ペンド処理の実行を制御するようになっている。
【0058】なお、図1には、キーボード・マウス装置
13(1)用のサスペンド制御装置21を示すが、ほかの
I/O装置13(2),13(3),…についても、同様
に、サスペンド制御装置が設けられる。ただし、これら
の機能は、ほぼ同じなので、以下、このキーボード・マ
ウス装置13(1)用のサスペンド制御装置21を用い
て、この実施例のサスペンド制御装置を説明する。
【0059】図5は、このサスペンド制御装置21の具
体的構成の一例を示すブロック図である。
【0060】図において、211は、入出力割込み信号
I/OINT(1)が所定期間内に発生するか否かを判定
することにより、I/O装置13(n)が動作中か否かを
判定する動作状況判定部である。
【0061】212は、この動作状況判定部211の判
定結果に基づいて、電源オフ割込み信号OFFINT1
をマスクすることにより、サスペンド処理の実行を制御
するサスペンド制御部である。
【0062】上記動作状況判定部211は、プログラマ
ブルカウンタ1Aにより構成されている。
【0063】このカウンタ1Aは、入出力割込み信号I
/OINT(1)によりクリアされた後、システムクロッ
クCLKをカウントすることにより、次の入出力割込み
信号I/OINT(1)が出力されるまでの時間を計測す
る。
【0064】そして、この計測時間がCPU11により
設定された値に達すると、キーボード・マウス装置13
(1)が動作していないものとみなして、非動作信号NO
Nを出力する。
【0065】上記サスペンド制御部212は、Dフリッ
プフロップ回路1Bとアンド回路2Bにより構成されて
いる。
【0066】Dフリップフロップ回路1Bは、入出力割
込み信号I/OINT(1)によって、データ入力端子
に供給されるハイレベルの信号をセットされ、非動作信
号NONによってクリアされることにより、電源オフ割
込み信号OFFINT1をマスクするマスク信号MSK
を出力する。
【0067】アンド回路2Bは、マスク信号MSKが出
力されている期間は、電源オフ割込み信号OFFINT
1をマスクし、出力されない期間は、これを通す。以
下、このアンド回路2Bを通った電源オフ割込み信号O
FFINT1の符号をOFFINT2と記載する。
【0068】上記構成において、図6のタイミングチャ
ートを参照しながら、サスペンド制御動作を説明する。
なお、図6は、キーボードが押下された場合のタイミン
グを示す。
【0069】キーボード131(1)が押下され、入出力
割込み信号I/OINT(1)が出力されると、Dフリッ
プフロップ回路1Bにハイレベルの信号がセットされ
る。これにより、このDフリップフロップ回路1Bから
ハイレベルのマスク信号MSKが出力される。
【0070】この状態は、キーボード131(1)が押下
され、入出力割込み信号I/OINT(1)が一定周期T
1で出力されている間続く。これは、この場合は、カウ
ンタ1Aのカウント値が所定値に達する前に、このカウ
ンタ1Aがクリアされ、非動作信号NONが出力されな
いからである。
【0071】マスク信号MSKが出力されると、電源オ
フ割込み信号OFFINT1(x),(y)がアンド回
路2Bにより、マスクされる。これにより、電源オフ割
込み信号OFFINT2が出力されないので、CPU1
1に電源オフ割込みがかけられることはない。その結
果、この場合は、サスペンド処理が実行されることはな
い。
【0072】キーボード131(1)が開放され、入出力
割込み信号I/OINT(1)が出力されなくなると、カ
ウンタ1Aが最後にクリアされた時点から所定周期T2
が経過した時点で、このカウンタ1Aのカウント値が所
定値に達する。これにより、ロウレベルの非動作信号N
ONが出力される。
【0073】非動作信号NONが出力されると、Dフリ
ップフロップ回路1Bがリセットされる。これにより、
マスク信号MSKの出力が停止される。その結果、電源
オフ割込み信号OFFINT1(z)がアンド回路2B
を通って、電源オフ割込み信号OFFINT2として、
割込み制御部17に供給される。これにより、CPU1
1に電源オフ割込みがかけられ、この割込みが許可され
ることにより、サスペンド処理が実行される。
【0074】なお、以上の説明では、キーボード装置を
例に説明したが、マウス装置の場合も、ほぼ同じように
動作する。また、以上の説明では、キーボード・マウス
装置13(1)を例に説明したが、ほかのI/O装置13
(2),13(3),…の場合も、ほぼ同じように動作す
る。
【0075】以上詳述したこの実施例によれば、次のよ
うな効果がある。
【0076】(1)I/O装置13(n)が動作中か否か
を判定し、非動作時のみ、サスペンド処理の実行を許可
するようにしたので、I/O装置13(n)の動作中にサ
スペンド処理が実行され、CPU11が誤動作してしま
うという問題を解決することができる。
【0077】(2)I/O装置13(n)が動作中か否か
を、入出力割込み信号I/OINT(n)に基づいて判定
するようにしたので、キーボードコントローラ133
(1)のようなI/O制御部の構成をなんら変更すること
なく、上記判定を行うことができる。
【0078】図7は、この発明の第2の実施例の構成を
示すブロック図である。なお、この図7においても、図
2と同一部には同一符号を付し、詳細な説明を省略す
る。
【0079】先の実施例では、入出力割込み信号I/O
INT(n)が出力されるか否かを判定することにより、
I/O装置13(n)が動作中か否かを判定するようにな
っていた。
【0080】これに対し、この実施例は、I/O装置1
3(n)のI/O制御部がCPU11により指定された入
出力命令を実行中か否かを判定することにより、I/O
装置13(n)が動作中か否かを判定するようにしたも
のである。
【0081】言い換えれば、先の実施例は、I/O装置
13(n)の動作を間接的に監視することにより、上記判
定を行うものであったのに対し、この実施例は、これを
直接的に監視することにより、この判定を行うものであ
る。
【0082】図7において、31は、この実施例のサス
ペンド制御装置である。このサスペンド制御装置31
は、上記の如く、I/O制御部が入出力命令を実行中か
否かを判定することにより、I/O装置13(n)が動作
中か否かを判定するようになっている。
【0083】なお、図7には、キーボード・マウス装置
13(1)用のサスペンド制御装置31を示すが、ほかの
I/O装置13(2),13(3),…についても、同様
に、サスペンド制御装置が設けられる。ただし、これら
の機能は、ほぼ同じなので、以下、このキーボード・マ
ウス装置13(1)用のサスペンド制御装置31を用い
て、この実施例のサスペンド制御装置を説明する。
【0084】この実施例のサスペンド制御回路装置31
は、キーボードコントローラ133(1)に若干の変更を
加えることにより実現される。このため、まず、このキ
ーボードコントローラ133(1)の構成を説明する。
【0085】キーボードコントローラ133(1)は、通
常、一般的なワンチップマイクロコンピュータで構成さ
れ、主に、ファームウェア制御により、データの入出力
動作(キーボード131(1)やマウス132(1)からC
PU11に対してデータを転送する動作)を制御する。
【0086】このため、このキーボードコントローラ1
33(1)は、図8に示すように、入出力制御命令を実行
するCPU1Cと、このCPU1Cの実行プログラムを
格納するROM2Cと、CPU1Cの作業メモリとして
使用されるRAM3Cと、CPU1Cとキーボード13
1(1)およびマウス132(1)を接続するI/Oポート
4Cを有する。
【0087】CPU1Cは、CPU11から入出力命令
を与えられることにより、ROM1Cに格納された入出
力制御プログラムを実行する。これにより、入出力制御
処理が開始される。
【0088】この処理においては、まず、I/Oポー
ト4Cにキーボード131(1)からキースキャンコード
が送られてきているか否かを判定する処理がなされる。
送られてきていれば、これを読み込んで、システムス
キャンコードに変換する処理がなされる。
【0089】この処理が終了すると、変換コードをア
ドレス・データバス15に出力する処理がなされる。
この処理が終了すると、入出力割込み信号I/OINT
を出力する処理がなされる。
【0090】この処理が終了すると、再び、上述したよ
うな処理が実行される。以下、同様に、一定周期で、上
述した処理が繰り返される。なお、キースキャンコード
が送られてきていない場合は、次の周期で、再び、上記
判定処理がなされる。
【0091】この実施例のサスペンド制御回路31は、
CPU1Cが上述した一連の処理,,を実行中か
否かを判定することにより、キーボード・マウス装置1
3(1)が動作中か否かを判定するようになっている。
【0092】この場合、CPU1Cが上記処理,,
を実行中か否かは、上記判定処理の判定結果をみれ
ばわかる。これは、キースキャンコードが送られてきた
か否かの判定結果が、送られてきていないという判定結
果aから送られてきているという判定結果bに切り替わ
ったときは、上記処理,,が開始され、逆に、b
からaに切り替わったときは、この処理,,が終
了するからである。
【0093】したがって、この実施例では、CPU1C
が上記処理,,を実行中か否かを判定する手段を
別途設けることなく、既存の入出力制御プログラムを利
用して、この判定を行うことができる。
【0094】また、この実施例のサスペンド制御回路3
1は、CPU1Cが上記処理,,を実行中の場合
は、I/Oポート4Cからビジー信号BUSYを発生
し、アンド回路5Cによって、電源オフ割込み信号OF
FINT1をマスクするようになっている。
【0095】なお、ビジー信号BUSYの発生は、上記
入出力制御プログラムに、ビジー信号の発生を指示する
ステップと、停止を指示するステップを設けることによ
り実現される。この場合、前者は、上記判定処理にお
いて、上記判定結果aが得られた場合に実行され、後者
は、逆に、判定結果bが得られた場合に実行される。
【0096】以上説明したように、この実施例のサスペ
ンド制御装置31は、キーボードコントローラ131
(1)の構成要素(CPU1C、ROM2C、RAM3
C,I/Oポート4C)と、アンド回路5Cにより構成
される。
【0097】上記構成において、図9のタイミングチャ
ートを参照しながら、サスペンド制御動作を説明する。
なお、図9は、キーボードが押下された場合のタイミン
グを示す。
【0098】CPU11から入出力命令を与えられる
と、CPU1Cによって、ROM2Cに格納された入出
力制御プログラムの実行が開始される。これにより、ま
ず、上述した判定処理がなされる。
【0099】この判定処理により、キースキャンコー
ドが送られてきているという判定結果aが得られると、
I/Oポート4Cにビジー信号BUSYの発生を指示す
る処理がなされる。これにより、I/Oポート4Cから
ビジー信号BUSYが出力される。
【0100】この後、上述したコード変換処理,シス
テムスキャンコード出力処理,入出力割込み信号I/
OINT(1)の出力処理がなされる。これらの処理が
終了すると、再び、上述した判定処理がなされる。こ
の判定処理により、再び、上記判定結果aが得られる
と、再び、上述した処理○に,,がなされる。
【0101】以下、同様に、キースキャンコードが送ら
れてきていないとの判定結果bが得られるまで、所定の
周期で、上述した処理,,,が繰り返される。
これにより、ビジー信号BUSYは出力されたままとな
る。
【0102】なお、ビジー信号BUSYは、最初の判定
結果aが得られたときに出力され、あとは、この判定結
果aが得られるか否かに関係なく、判定結果bが得られ
るまで、出力され続ける。
【0103】判定結果bが得られると、I/Oポート4
Cに対して、ビジー信号BUSYの出力の停止を指示す
る処理がなされる。これにより、ビジー信号BUSYの
出力が停止される。以上から、ビジー信号BUSYは、
CPU11がキーボードスキャンコードの読込みを開始
してから、システムスキャンコードの出力を終了するま
での間出力される。
【0104】ビジー信号BUSYが出力されると、アン
ド回路5Cのゲートが閉じられる。これにより、この場
合は、電源オフ割込み信号OFFINT1(x),(y)が
出力されても、電源オフ割込み信号OFFINT2が出
力されることはない。その結果、サスペンド処理の実行
が禁止される。
【0105】これに対し、ビジー信号BUSYが出力さ
れなくなると、アンド回路5Cのゲートが開かれる。こ
れにより、この場合は、電源オフ割込み信号OFFIN
T1(z)が出力されると、電源オフ割込み信号OFFI
NT2が出力される。その結果、サスペンド処理が実行
される。
【0106】なお、以上の説明では、キーボード装置を
例に説明したが、マウス装置の場合も、ほぼ同じように
動作する。また、以上の説明では、キーボード・マウス
装置13(1)を例に説明したが、ほかのI/O装置13
(2),13(3),…の場合も、ほぼ同じように動作す
る。
【0107】以上詳述したこの実施例においても、先の
実施例と同様に、入出力装置13(n)の動作中にサスペ
ンド処理が実行され、CPU11が誤動作してしまうと
いう問題を解決することができる。
【0108】また、この実施例によれば、I/O制御部
の構成を変更しなければならないが、その変更は、入出
力制御プログラムにビジー信号BUSYの発生と停止を
指示するステップを設け、かつ、I/Oポート4Cにビ
ジー信号BUSYの発生機能を設けるだけの簡単な変更
でよいという利点がある。
【0109】以上、この発明の2つの実施例を説明した
が、この発明は、これらの実施例に限定されるものでは
ない。
【0110】たとえば、先の実施例では、サスペンド処
理が許可されなかった場合、ユーザが、再度、電源スイ
ッチをオフ状態に設定する場合を説明した。
【0111】しかし、この発明は、I/O装置の動作中
に、電源スイッチがオフ状態に設定された場合、この情
報を保持しておき、I/O装置が非動作となったとき、
上記保持情報をみて、自動的に電源オフ割込みをかける
ようにしてもよい。
【0112】このような構成によれば、ユーザが電源ス
イッチを何回も操作しなければならないという手間を省
くことができる。
【0113】また、ユーザがI/O装置の動作中に、電
源スイッチをオフ状態に設定し、サスペンド処理が実行
されることを確認しないまま席を離れたとしても、I/
O装置の動作が終了したとき、自動的にサスペンド処理
を実行することができる。
【0114】このほかにも、この発明は、その要旨を逸
脱しない範囲で種々様々変形実施可能なことは勿論であ
る。
【0115】
【発明の効果】以上詳述したように、この発明によれ
ば、I/O装置の動作中に、サスペンド処理が実行され
ることにより、CPUが誤動作してしまうことを防止す
ることが可能なサスペンド制御装置を提供することがで
きる。
【図面の簡単な説明】
【図1】 この発明の第1の実施例の構成を示すブロッ
ク図である。
【図2】 従来の構成を示すブロック図である。
【図3】 従来の動作の一例を示すタイミングチャート
である。
【図4】 従来の動作の他の例を示すタイミングチャー
トである。
【図5】 第1の実施例の要部の具体的構成の一例を示
すブロック図である。
【図6】 第1の実施例の動作を示すタイミングチャー
トである。
【図7】 この発明の第2の実施例の構成を示すブロッ
ク図である。
【図8】 第2の実施例の要部の具体的構成の一例を示
すブロック図である。
【図9】 第2の実施例の動作を示すタイミングチャー
トである。
【符号の説明】
11,1C…CPU、12,3C…RAM、13(n)…
I/O装置、14,2C…ROM、15…アドレス・デ
ータバス、16…電源スイッチ部、17…割込み制御
部、18…電源制御部、21,31…サスペンド制御装
置、131(1)…キーボード、132(1)…マウス、1
33(1)…キーボードコントローラ、1A…プログラマ
ブルカウンタ、1B…Dフリップフロップ回路、2B,
5C…アンド回路、4C…I/Oポート。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 サスペンド・レジューム機能を備えた計
    算機において、 入出力装置が動作中か否かを判定する動作状況判定手段
    と、 この動作状況判定手段により非動作と判定された場合の
    み、サスペンド処理の実行を許可するサスペンド制御手
    段とを具備したことを特徴とするサスペンド制御装置。
  2. 【請求項2】 前記動作状況判定手段は、前記入出力装
    置から入出力割込み信号が所定期間内に出力されるか否
    かを判定することにより、前記入出力装置が動作中か否
    かを判定するように構成されていることを特徴とする請
    求項1記載のサスペンド制御装置。
  3. 【請求項3】 前記動作状況判定手段は、前記入出力装
    置の入出力制御部が入出力命令を実行中か否かを判定す
    ることにより、前記入出力装置が動作中か否かを判定す
    るように構成されていることを特徴とする請求項1記載
    のサスペンド制御装置。
  4. 【請求項4】 前記サスペンド制御手段は、前記動作状
    況判定手段の判定結果に基づいて、電源オフ割込み信号
    をマスクすることにより、前記サスペンド処理の実行を
    制御するように構成されていることを特徴とする請求項
    1記載のサスペンド制御装置。
JP5299765A 1993-11-30 1993-11-30 サスペンド制御装置 Pending JPH07152446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5299765A JPH07152446A (ja) 1993-11-30 1993-11-30 サスペンド制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5299765A JPH07152446A (ja) 1993-11-30 1993-11-30 サスペンド制御装置

Publications (1)

Publication Number Publication Date
JPH07152446A true JPH07152446A (ja) 1995-06-16

Family

ID=17876704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5299765A Pending JPH07152446A (ja) 1993-11-30 1993-11-30 サスペンド制御装置

Country Status (1)

Country Link
JP (1) JPH07152446A (ja)

Similar Documents

Publication Publication Date Title
US5280283A (en) Memory mapped keyboard controller
US5408624A (en) Method and apparatus for down-loading instructions from a host computer system to a memory in a peripheral controller for execution by a core microprocessor in the peripheral controller
CA2093932C (en) Internal interrupt controller for a peripheral controller
US5560024A (en) Computer power management system
US6327653B1 (en) Technique for easily changing operating systems of a digital computer system using at least two pushbuttons
US8234430B2 (en) Apparatus and method with controlled switch method
US7805650B2 (en) Semiconductor integrated circuit and debug mode determination method
US6633940B1 (en) Method and apparatus for processing interrupts in a computing system
JPH0417521B2 (ja)
JP2655615B2 (ja) 情報処理装置
US7500021B2 (en) Operation mode control circuit, microcomputer including the same, and control system using the microcomputer
US6055559A (en) Process switch control apparatus and a process control method
CN112230753B (zh) 一种arm服务器电源键关机方法、系统、终端及存储介质
US5771390A (en) System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system
US7103692B2 (en) Method and apparatus for an I/O controller to alert an external system management controller
JP4647276B2 (ja) 半導体回路装置
JP2701752B2 (ja) マイクロプロセッサのクロック供給制御回路
JP4439711B2 (ja) データ処理装置およびシステム
JP3302149B2 (ja) コンピュータシステム
KR20010047483A (ko) 컴퓨터에서의 터치 패드 기능 제어 방법
JP3209144B2 (ja) マイクロプロセッサ
JP3219438B2 (ja) 入出力制御装置の状況記憶方式
JPH11316691A (ja) オペレーティングシステムの実行方法及び、これを用いた情報処理装置
JPH0488448A (ja) プログラムエリアの保護装置
KR20050038467A (ko) 마이크로 컨트롤러 유닛 회로 및 이의 제어 방법