JPH0715256A - マイクロ波増幅器 - Google Patents
マイクロ波増幅器Info
- Publication number
- JPH0715256A JPH0715256A JP5158495A JP15849593A JPH0715256A JP H0715256 A JPH0715256 A JP H0715256A JP 5158495 A JP5158495 A JP 5158495A JP 15849593 A JP15849593 A JP 15849593A JP H0715256 A JPH0715256 A JP H0715256A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- microwave
- divided
- cells
- microwave amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 広帯域なマイクロ波増幅器を得る。
【構成】 マイクロ波ＦＥＴ１００を独立した複数のセ
ル１００Ａ，１００Ｂ，１００Ｃに分割し、かつ入力整
合回路、及び出力整合回路４０，９０をそれぞれ長さの
異なる分岐パターン５０ａ〜５０ｃ、９０ａ〜９０ｃを
有するものとし、セル毎に整合を少しずつずらすこと
で、全体として広帯域な整合を取る。
ル１００Ａ，１００Ｂ，１００Ｃに分割し、かつ入力整
合回路、及び出力整合回路４０，９０をそれぞれ長さの
異なる分岐パターン５０ａ〜５０ｃ、９０ａ〜９０ｃを
有するものとし、セル毎に整合を少しずつずらすこと
で、全体として広帯域な整合を取る。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波帯で用いら
れる増幅器に関し、特に内部整合型ＧａＡｓＦＥＴに関
するものである。
れる増幅器に関し、特に内部整合型ＧａＡｓＦＥＴに関
するものである。
【０００２】
【従来の技術】図１０は従来の内部整合型ＧａＡｓＦＥ
Ｔを示す平面図であり、また、図１１はその等価回路図
である。図において、１は図示しない基板上に配置され
たＧａＡｓＦＥＴ、２及び７は、誘電率ε＝１０の誘電
体基板、３及び６は、誘電率ε＝３８の誘電体基板であ
り、基板４，５、及び８，９は、これら誘電体基板２，
３、及び６，７上に形成された入出力整合回路である。
また１０は整合回路間、または整合回路とＦＥＴの各電
極との間を接続するためのボンディング用の金ワイヤで
ある。
Ｔを示す平面図であり、また、図１１はその等価回路図
である。図において、１は図示しない基板上に配置され
たＧａＡｓＦＥＴ、２及び７は、誘電率ε＝１０の誘電
体基板、３及び６は、誘電率ε＝３８の誘電体基板であ
り、基板４，５、及び８，９は、これら誘電体基板２，
３、及び６，７上に形成された入出力整合回路である。
また１０は整合回路間、または整合回路とＦＥＴの各電
極との間を接続するためのボンディング用の金ワイヤで
ある。
【０００３】次に動作について説明する。入力されたマ
イクロ波電力は、入力整合回路４，５を通り、ここでイ
ンピーダンス変換されてＧａＡｓＦＥＴ１に入力され
る。そしてＧａＡｓＦＥＴ１で増幅されたマイクロ波電
力は、出力整合回路８，９を通りインピーダンス変換さ
れて出力される。図１０に示すように、入力整合回路
４，５、ＧａＡｓＦＥＴ１のゲート，ドレイン電極、及
び出力整合回路８，９のそれぞれの間は、金ワイヤ１０
で電気的に接続されており、また、ＧａＡｓＦＥＴ１に
おいて、ゲート，ドレイン，ソース電極はそれぞれ複数
あるが、それぞれ１つに電気的に接続されている。
イクロ波電力は、入力整合回路４，５を通り、ここでイ
ンピーダンス変換されてＧａＡｓＦＥＴ１に入力され
る。そしてＧａＡｓＦＥＴ１で増幅されたマイクロ波電
力は、出力整合回路８，９を通りインピーダンス変換さ
れて出力される。図１０に示すように、入力整合回路
４，５、ＧａＡｓＦＥＴ１のゲート，ドレイン電極、及
び出力整合回路８，９のそれぞれの間は、金ワイヤ１０
で電気的に接続されており、また、ＧａＡｓＦＥＴ１に
おいて、ゲート，ドレイン，ソース電極はそれぞれ複数
あるが、それぞれ１つに電気的に接続されている。
【０００４】普通、５０Ω線路を通ってきたマイクロ波
電力は、入力整合回路４，５のインピーダンス変換線路
Ｚi4，Ｚi3，Ｚi2，Ｚi1（図１１参照）を通ってＧａＡ
ｓＦＥＴ１の入力インピーダンス近くのインピーダンス
に変換されてＧａＡｓＦＥＴ１に入力される。増幅され
たマイクロ波電力は入力側とは逆に、インピーダンス変
換線路Ｚo1，Ｚo2，Ｚo3，Ｚo4を通り、５０Ω近くのイ
ンピーダンスに変換されて出力される。
電力は、入力整合回路４，５のインピーダンス変換線路
Ｚi4，Ｚi3，Ｚi2，Ｚi1（図１１参照）を通ってＧａＡ
ｓＦＥＴ１の入力インピーダンス近くのインピーダンス
に変換されてＧａＡｓＦＥＴ１に入力される。増幅され
たマイクロ波電力は入力側とは逆に、インピーダンス変
換線路Ｚo1，Ｚo2，Ｚo3，Ｚo4を通り、５０Ω近くのイ
ンピーダンスに変換されて出力される。
【０００５】
【発明が解決しようとする課題】従来の内部整合型マイ
クロ波増幅器は以上のように構成されているので、所定
の帯域において増幅器の利得，出力電力，効率等が最適
となるように整合回路が設計されているため、広帯域に
わたって整合を取ることが困難であり、広帯域の内部整
合型マイクロ波増幅器を得ることが困難であるという問
題点があった。
クロ波増幅器は以上のように構成されているので、所定
の帯域において増幅器の利得，出力電力，効率等が最適
となるように整合回路が設計されているため、広帯域に
わたって整合を取ることが困難であり、広帯域の内部整
合型マイクロ波増幅器を得ることが困難であるという問
題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、広帯域にわたって整合を取るこ
とができるマイクロ波増幅器を得ることを目的とする。
ためになされたもので、広帯域にわたって整合を取るこ
とができるマイクロ波増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る内部整合
型マイクロ波増幅器は、ＧａＡｓＦＥＴを複数の独立し
たセルに分割し、そのセル毎の整合を少しずつずらして
行うようにしたものである。
型マイクロ波増幅器は、ＧａＡｓＦＥＴを複数の独立し
たセルに分割し、そのセル毎の整合を少しずつずらして
行うようにしたものである。
【０００８】
【作用】この発明においては、ＧａＡｓＦＥＴが複数の
セルに分割され、それぞれが電気的に独立しているの
で、整合のずれによる不均一動作を生じることなく、各
セルに対して整合を取ることができ、全体として広帯域
にわたって整合を実現することができる。
セルに分割され、それぞれが電気的に独立しているの
で、整合のずれによる不均一動作を生じることなく、各
セルに対して整合を取ることができ、全体として広帯域
にわたって整合を実現することができる。
【０００９】
【実施例】実施例１．以下、この発明の第１の実施例に
よる内部整合型マイクロ波増幅器を図について説明す
る。図１において、図１０と同一符号は同一または相当
部分を示し、１００Ａ，１００Ｂ，１００Ｃは分割され
たＧａＡｓＦＥＴ、４０，５０、及び８０，９０は、誘
電体基板２，３、及び６，７上に形成された入力整合回
路、及び出力整合回路を示す。図に示すように、入力整
合回路４０，５０はそれぞれ分岐パターン４０ａ〜４０
ｃ，５０ａ〜５０ｃを有し、出力整合回路８０，９０は
それぞれ分岐パターン８０ａ〜８０ｃ，９０ａ〜９０ｃ
を有するものとなっている。またＧａＡｓＦＥＴ１は、
３つの独立したセル１００Ａ，１００Ｂ，１００Ｃに分
割されており、ゲート，ドレイン，ソース電極もそれぞ
れ分割されている。
よる内部整合型マイクロ波増幅器を図について説明す
る。図１において、図１０と同一符号は同一または相当
部分を示し、１００Ａ，１００Ｂ，１００Ｃは分割され
たＧａＡｓＦＥＴ、４０，５０、及び８０，９０は、誘
電体基板２，３、及び６，７上に形成された入力整合回
路、及び出力整合回路を示す。図に示すように、入力整
合回路４０，５０はそれぞれ分岐パターン４０ａ〜４０
ｃ，５０ａ〜５０ｃを有し、出力整合回路８０，９０は
それぞれ分岐パターン８０ａ〜８０ｃ，９０ａ〜９０ｃ
を有するものとなっている。またＧａＡｓＦＥＴ１は、
３つの独立したセル１００Ａ，１００Ｂ，１００Ｃに分
割されており、ゲート，ドレイン，ソース電極もそれぞ
れ分割されている。
【００１０】次に作用について図２を参照しつつ説明す
る。５０Ω線路を通ってきたマイクロ波電力は、入力整
合回路４０，５０の各経路lA,lB,lCのインピーダンス変
換線路Ｚi4，Ｚi3（Ｚi3' ，Ｚi3" ），Ｚi2，Ｚi1を通
り、ＦＥＴ１００の入力インピーダンスに変換されてこ
れに入力される。該ＦＥＴ１００で増幅されたマイクロ
波電力は、出力整合回路８０，９０の各経路lA' ，lB'
，lC' のインピーダンス変換線路Ｚo1，Ｚo2，Ｚo3
（Ｚo3' ，Ｚo3"），Ｚo4を通り、５０Ωに変換されて
出力される。
る。５０Ω線路を通ってきたマイクロ波電力は、入力整
合回路４０，５０の各経路lA,lB,lCのインピーダンス変
換線路Ｚi4，Ｚi3（Ｚi3' ，Ｚi3" ），Ｚi2，Ｚi1を通
り、ＦＥＴ１００の入力インピーダンスに変換されてこ
れに入力される。該ＦＥＴ１００で増幅されたマイクロ
波電力は、出力整合回路８０，９０の各経路lA' ，lB'
，lC' のインピーダンス変換線路Ｚo1，Ｚo2，Ｚo3
（Ｚo3' ，Ｚo3"），Ｚo4を通り、５０Ωに変換されて
出力される。
【００１１】この際、ＧａＡｓＦＥＴ１００は３つのセ
ル１００Ａ，１００Ｂ，１００Ｃに分割されており、イ
ンピーダンス変換線路も３つ（lA，lB，lC、lA' ，lB'
，lC' ）に分配，結合されており、それぞれのセル１
００Ａ，１００Ｂ，１００Ｃに対して整合を取った形と
なっている。この時、インピーダンス変換線路Ｚi3，Ｚ
i3' ，Ｚi3" の電気長、及びインピーダンス変換経路Ｚ
o3，Ｚo3' ，Ｚo3" の電気長はそれぞれ異なった長さに
設定されており、その結果、セル１００Ａ，１００Ｂ，
１００Ｃは整合される帯域がずれることとなる。
ル１００Ａ，１００Ｂ，１００Ｃに分割されており、イ
ンピーダンス変換線路も３つ（lA，lB，lC、lA' ，lB'
，lC' ）に分配，結合されており、それぞれのセル１
００Ａ，１００Ｂ，１００Ｃに対して整合を取った形と
なっている。この時、インピーダンス変換線路Ｚi3，Ｚ
i3' ，Ｚi3" の電気長、及びインピーダンス変換経路Ｚ
o3，Ｚo3' ，Ｚo3" の電気長はそれぞれ異なった長さに
設定されており、その結果、セル１００Ａ，１００Ｂ，
１００Ｃは整合される帯域がずれることとなる。
【００１２】このように本実施例によれば、マイクロ波
ＦＥＴ１００を３つのセル１００Ａ，１００Ｂ，１００
Ｃに分割する一方、入力及び出力側整合回路４０，９０
は、それぞれの長さが異なる分岐パターン４０ａ〜４０
ｃ，９０ａ〜９０ｂを有するものとし、かつ分割された
各セル１００Ａ，１００Ｂ，１００Ｃに、それぞれ長さ
の異なるインピーダンス変換線路を接続するようにした
から、各セルにおける整合が少しずつずれて、増幅器全
体として見た場合、整合のとれる帯域が大きくなること
となる。
ＦＥＴ１００を３つのセル１００Ａ，１００Ｂ，１００
Ｃに分割する一方、入力及び出力側整合回路４０，９０
は、それぞれの長さが異なる分岐パターン４０ａ〜４０
ｃ，９０ａ〜９０ｂを有するものとし、かつ分割された
各セル１００Ａ，１００Ｂ，１００Ｃに、それぞれ長さ
の異なるインピーダンス変換線路を接続するようにした
から、各セルにおける整合が少しずつずれて、増幅器全
体として見た場合、整合のとれる帯域が大きくなること
となる。
【００１３】実施例２．次に本発明の第２の実施例によ
るマイクロ波増幅器を図について説明する。上記実施例
１では、整合回路を構成するインピーダンス変換線路の
電気長を異なるものとするために、分岐パターンの長さ
を変化させるようにしたが、本実施例２では、ＧａＡｓ
ＦＥＴの内部の構造を変更することにより、インピーダ
ンス変換線路の電気長を変化させるようにしたものであ
る。すなわち図３において、１０１はマイクロ波ＦＥ
Ｔ、１１，１２はそのボンディング用ゲート、及びドレ
インパッド、１３ａ〜１３ｃはゲート電極からの引き出
し線路である。セル１０１Ａ，１０１Ｂ，１０１Ｃに対
するゲート電極引き出し線路１３ａ〜１３ｃの長さはそ
れぞれ異なるように設定されており、そのインダクタン
スＬA ，ＬB ，ＬC （図４参照）も異なっている。
るマイクロ波増幅器を図について説明する。上記実施例
１では、整合回路を構成するインピーダンス変換線路の
電気長を異なるものとするために、分岐パターンの長さ
を変化させるようにしたが、本実施例２では、ＧａＡｓ
ＦＥＴの内部の構造を変更することにより、インピーダ
ンス変換線路の電気長を変化させるようにしたものであ
る。すなわち図３において、１０１はマイクロ波ＦＥ
Ｔ、１１，１２はそのボンディング用ゲート、及びドレ
インパッド、１３ａ〜１３ｃはゲート電極からの引き出
し線路である。セル１０１Ａ，１０１Ｂ，１０１Ｃに対
するゲート電極引き出し線路１３ａ〜１３ｃの長さはそ
れぞれ異なるように設定されており、そのインダクタン
スＬA ，ＬB ，ＬC （図４参照）も異なっている。
【００１４】また図５は上記図３で示したＧａＡｓＦＥ
Ｔ１０１を組み込んだマイクロ波増幅器の平面図を示
し、図に示すように、入力及び出力側整合回路を構成す
る分岐パターン４１ａ〜４１ｃ、９１ａ〜９１ｃの長さ
は、それぞれにおいて同一となるように設計されてい
る。また、図６はその等価回路図を示す。
Ｔ１０１を組み込んだマイクロ波増幅器の平面図を示
し、図に示すように、入力及び出力側整合回路を構成す
る分岐パターン４１ａ〜４１ｃ、９１ａ〜９１ｃの長さ
は、それぞれにおいて同一となるように設計されてい
る。また、図６はその等価回路図を示す。
【００１５】次に動作について説明する。５０Ω線路を
通ってきたマイクロ波電力は、入力整合回路４１，５０
のインピーダンス変換線路Ｚi4，Ｚi3，Ｚi2，Ｚi1を通
って、それぞれのセル１０１Ａ，１０１Ｂ，１０１Ｃに
対して一様にインピーダンス変換される。そしてボンデ
ィング用金ワイヤ１０を通ってＦＥＴ１０１に入力され
たマイクロ波電力は、各セル１０１Ａ，１０１Ｂ，１０
１Ｃの引き出し線路１３ａ，１３ｂ，１３ｃの長さla，
lb，lcが異なるため、帯域がずれて増幅されるようにな
る。
通ってきたマイクロ波電力は、入力整合回路４１，５０
のインピーダンス変換線路Ｚi4，Ｚi3，Ｚi2，Ｚi1を通
って、それぞれのセル１０１Ａ，１０１Ｂ，１０１Ｃに
対して一様にインピーダンス変換される。そしてボンデ
ィング用金ワイヤ１０を通ってＦＥＴ１０１に入力され
たマイクロ波電力は、各セル１０１Ａ，１０１Ｂ，１０
１Ｃの引き出し線路１３ａ，１３ｂ，１３ｃの長さla，
lb，lcが異なるため、帯域がずれて増幅されるようにな
る。
【００１６】このような本実施例２では、ＦＥＴ１０１
の各セル１０１Ａ，１０１Ｂ，１０１Ｃのゲート電極か
らの引き出し線路１３ａ，１３ｂ，１３ｃの長さをそれ
ぞれ異なるものとすることにより、各セルにおける整合
が少しずつずれることとなり、増幅器全体として見た場
合、整合のとれる帯域を大きくすることができるもので
ある。
の各セル１０１Ａ，１０１Ｂ，１０１Ｃのゲート電極か
らの引き出し線路１３ａ，１３ｂ，１３ｃの長さをそれ
ぞれ異なるものとすることにより、各セルにおける整合
が少しずつずれることとなり、増幅器全体として見た場
合、整合のとれる帯域を大きくすることができるもので
ある。
【００１７】実施例３．次に本発明の第３の実施例によ
るマイクロ波増幅器を図について説明する。図７におい
て、１４ａ，１４ｂ，１４ｃは、セル１００Ａ，１００
Ｂ，１００Ｃと入力整合回路５０とを接続する、それぞ
れ口径の異なる金ワイヤ、１５ａ，１５ｂ，１５ｃは、
セル１００Ａ，１００Ｂ，１００Ｃと出力整合回路８０
とを接続する、それぞれ口径の異なる金ワイヤである。
るマイクロ波増幅器を図について説明する。図７におい
て、１４ａ，１４ｂ，１４ｃは、セル１００Ａ，１００
Ｂ，１００Ｃと入力整合回路５０とを接続する、それぞ
れ口径の異なる金ワイヤ、１５ａ，１５ｂ，１５ｃは、
セル１００Ａ，１００Ｂ，１００Ｃと出力整合回路８０
とを接続する、それぞれ口径の異なる金ワイヤである。
【００１８】このような本実施例３では、分割されたセ
ル１００Ａ，１００Ｂ，１００Ｃと、入力及び出力整合
回路５０，８０とを、各セル毎に口径の異なる金ワイヤ
１４ａ，１４ｂ，１４ｃ及び１５ａ，１５ｂ，１５ｃを
用いて接続するようにしたから、各セル毎のインダクタ
ンスＬA ，ＬB ，ＬC （図８参照）が異なるようにな
り、各セルにおける整合が少しずつずれて、増幅器全体
として見た場合、整合のとれる帯域を大きくすることが
できることとなる。
ル１００Ａ，１００Ｂ，１００Ｃと、入力及び出力整合
回路５０，８０とを、各セル毎に口径の異なる金ワイヤ
１４ａ，１４ｂ，１４ｃ及び１５ａ，１５ｂ，１５ｃを
用いて接続するようにしたから、各セル毎のインダクタ
ンスＬA ，ＬB ，ＬC （図８参照）が異なるようにな
り、各セルにおける整合が少しずつずれて、増幅器全体
として見た場合、整合のとれる帯域を大きくすることが
できることとなる。
【００１９】実施例４．次に本発明の第４の実施例によ
るマイクロ波増幅器を図について説明する。図におい
て、５ａ，８ａはそれぞれＦＥＴ１００に対して斜めに
配置された入力及び出力整合回路である。１６はこれら
整合回路５ａ，８ａとセル１００Ａ，１００Ｂ，１００
Ｃとを接続する金ワイヤであり、各セル１００Ａ，１０
０Ｂ，１００Ｃ毎にその長さが異なっている。
るマイクロ波増幅器を図について説明する。図におい
て、５ａ，８ａはそれぞれＦＥＴ１００に対して斜めに
配置された入力及び出力整合回路である。１６はこれら
整合回路５ａ，８ａとセル１００Ａ，１００Ｂ，１００
Ｃとを接続する金ワイヤであり、各セル１００Ａ，１０
０Ｂ，１００Ｃ毎にその長さが異なっている。
【００２０】このような本実施例４では、入力及び出力
整合回路５ａ，８ａをＦＥＴ１００に対して斜めに形成
したから、各セル１００Ａ，１００Ｂ，１００Ｃ毎に長
さの異なる金ワイヤ１６でもって整合回路５ａ，８ａと
の接続が行われるようになり、その結果、各セル毎のイ
ンダクタンスが異なるようになり、各セルにおける整合
が少しずつずれて、増幅器全体として見た場合、整合の
とれる帯域を大きくすることができることとなる。
整合回路５ａ，８ａをＦＥＴ１００に対して斜めに形成
したから、各セル１００Ａ，１００Ｂ，１００Ｃ毎に長
さの異なる金ワイヤ１６でもって整合回路５ａ，８ａと
の接続が行われるようになり、その結果、各セル毎のイ
ンダクタンスが異なるようになり、各セルにおける整合
が少しずつずれて、増幅器全体として見た場合、整合の
とれる帯域を大きくすることができることとなる。
【００２１】
【発明の効果】以上のように、この発明に係るマイクロ
波増幅器によれば、ＦＥＴを複数の独立したセルに分割
し、そのセル毎に整合をずらすように構成したので、増
幅器全体としての整合のとれる帯域が大きくなり、広帯
域の内部整合型マイクロ波ＦＥＴを得ることができると
いう効果がある。
波増幅器によれば、ＦＥＴを複数の独立したセルに分割
し、そのセル毎に整合をずらすように構成したので、増
幅器全体としての整合のとれる帯域が大きくなり、広帯
域の内部整合型マイクロ波ＦＥＴを得ることができると
いう効果がある。
【図１】この発明の第１の実施例によるマイクロ波増幅
器を示す平面図。
器を示す平面図。
【図２】上記マイクロ波増幅器の等価回路図。
【図３】この発明の第２の実施例によるマイクロ波増幅
器に用いられるＦＥＴの平面図。
器に用いられるＦＥＴの平面図。
【図４】上記ＦＥＴの等価回路図。
【図５】上記第２の実施例のマイクロ波増幅器の平面
図。
図。
【図６】上記マイクロ波増幅器の等価回路図。
【図７】この発明の第３の実施例によるマイクロ波増幅
器を示す平面図。
器を示す平面図。
【図８】上記マイクロ波増幅器の等価回路図。
【図９】この発明の第４の実施例によるマイクロ波増幅
器を示す平面図。
器を示す平面図。
【図１０】従来のマイクロ波増幅器の平面図。
【図１１】従来のマイクロ波増幅器の等価回路図。
【符号の説明】 １ ＧａＡｓＦＥＴ １００ 分割されたＧａＡｓＦＥＴ １００Ａ〜１００Ｃ セル １０１ ＧａＡｓＦＥＴ ２ 誘電体基板（εr ＝１０） ３ 誘電体基板（εr ＝３８） ４ 入力整合回路 ４０ 入力整合回路 ４０ａ〜４０ｃ 分岐パターン ４１ａ〜４１ｃ 分岐パターン ５ 入力整合回路 ５ａ 入力整合回路 ５０ 入力整合回路 ５０ａ〜５０ｃ 分岐パターン ６ 誘電体基板（ε＝１０） ７ 誘電体基板（ε＝３８） ８ 出力整合回路 ８ａ 出力整合回路 ８０ 出力整合回路 ８０ａ〜８０ｃ 分岐パターン ９ 出力整合回路 ９０ 出力整合回路 ９０ａ〜９０ｃ 分岐パターン ９１ａ〜９１ｃ 分岐パターン １０ 金ワイヤ １１ ゲートパッド １２ ドレインパッド １３ａ〜１３ｃ ゲート電極引き出し線路 １４ａ〜１４ｃ 口径の異なる金ワイヤ １５ａ〜１５ｃ 口径の異なる金ワイヤ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年９月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】実施例４．次に本発明の第４の実施例によ
るマイクロ波増幅器を図について説明する。図９におい
て、５ａ，８ａはそれぞれＦＥＴ１００に対して斜めに
配置された入力及び出力整合回路である。１６はこれら
整合回路５ａ，８ａとセル１００Ａ，１００Ｂ，１００
Ｃとを接続する金ワイヤであり、各セル１００Ａ，１０
０Ｂ，１００Ｃ毎にその長さが異なっている。
るマイクロ波増幅器を図について説明する。図９におい
て、５ａ，８ａはそれぞれＦＥＴ１００に対して斜めに
配置された入力及び出力整合回路である。１６はこれら
整合回路５ａ，８ａとセル１００Ａ，１００Ｂ，１００
Ｃとを接続する金ワイヤであり、各セル１００Ａ，１０
０Ｂ，１００Ｃ毎にその長さが異なっている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ ＧａＡｓＦＥＴ １００ 分割されたＧａＡｓＦＥＴ １００Ａ〜１００Ｃ セル １０１ ＧａＡｓＦＥＴ ２ 誘電体基板（εr ＝１０） ３ 誘電体基板（εr ＝３８） ４ 入力整合回路 ４０ 入力整合回路 ４０ａ〜４０ｃ 分岐パターン ４１ａ〜４１ｃ 分岐パターン ５ 入力整合回路 ５ａ 入力整合回路 ５０ 入力整合回路 ５０ａ〜５０ｃ 分岐パターン ６ 誘電体基板（ε＝１０） ７ 誘電体基板（ε＝３８） ８ 出力整合回路 ８ａ 出力整合回路 ８０ 出力整合回路 ８０ａ〜８０ｃ 分岐パターン ９ 出力整合回路 ９０ 出力整合回路 ９０ａ〜９０ｃ 分岐パターン ９１ａ〜９１ｃ 分岐パターン １０ 金ワイヤ １１ ゲートパッド １２ ドレインパッド １３ａ〜１３ｃ ゲート電極引き出し線路 １４ａ〜１４ｃ 口径の異なる金ワイヤ １５ａ〜１５ｃ 口径の異なる金ワイヤ１６ 長さの異なる金ワイヤ
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
Claims (5)
- 【請求項１】 マイクロ波増幅用ＦＥＴと、その入力及
び出力側にそれぞれ設けられた整合回路とを備えたマイ
クロ波増幅器において、 上記マイクロ波増幅用ＦＥＴは、そのゲート，ドレイ
ン，及びソース電極が複数の部分に分かれて複数の独立
したセルに分割されており、 上記複数のゲート、及びドレインの引き出し電極線路の
長さがそれぞれ異なっていることを特徴とするマイクロ
波増幅器。 - 【請求項２】 マイクロ波増幅用ＦＥＴと、その入力及
び出力側にそれぞれ設けられた整合回路とを備えたマイ
クロ波増幅器において、 上記マイクロ波増幅用ＦＥＴは、そのゲート，ドレイ
ン，及びソース電極が複数の部分に分かれて複数の独立
したセルに分割されており、 上記入力側、及び出力側の整合回路は、上記セル毎にそ
のパターンが分割されており、各セルに対する分配線
路，及び結合線路のそれぞれの長さが相互に異なってい
ることを特徴とするマイクロ波増幅器。 - 【請求項３】 請求項２記載のマイクロ波増幅器におい
て、 上記整合回路のパターンの長さが、上記各セル毎に異な
ることを特徴とするマイクロ波増幅器。 - 【請求項４】 請求項２記載のマイクロ波増幅器におい
て、 上記各セルの電極パッドと、該各セルの各整合回路パタ
ーンとの間を結ぶ金ワイヤの口径が、相互に異なること
を特徴とするマイクロ波増幅器。 - 【請求項５】 請求項２記載のマイクロ波増幅器におい
て、 上記分割されたセルからなるＦＥＴに隣接する各整合回
路パターンを、前記ＦＥＴに対して斜めに形成し、上記
各セルの各整合回路パターンと上記各セルの電極パッド
との間を、各セル毎にその長さの異なる金属ワイヤを用
いて接続したことを特徴とするマイクロ波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158495A JPH0715256A (ja) | 1993-06-29 | 1993-06-29 | マイクロ波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158495A JPH0715256A (ja) | 1993-06-29 | 1993-06-29 | マイクロ波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715256A true JPH0715256A (ja) | 1995-01-17 |
Family
ID=15672991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158495A Pending JPH0715256A (ja) | 1993-06-29 | 1993-06-29 | マイクロ波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715256A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288434A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 増幅器および無線通信回路 |
| JP2008109227A (ja) * | 2006-10-23 | 2008-05-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| JP2015015496A (ja) * | 2008-12-10 | 2015-01-22 | 株式会社東芝 | 高周波半導体装置 |
-
1993
- 1993-06-29 JP JP5158495A patent/JPH0715256A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288434A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 増幅器および無線通信回路 |
| JP2008109227A (ja) * | 2006-10-23 | 2008-05-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| JP2015015496A (ja) * | 2008-12-10 | 2015-01-22 | 株式会社東芝 | 高周波半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5528203A (en) | Coplanar waveguide-mounted flip chip | |
| US5061910A (en) | Balun transformers | |
| CA2236993C (en) | Hybrid circuit construction of push-pull power amplifier | |
| JPS60233912A (ja) | 分布増幅器 | |
| US4547745A (en) | Composite amplifier with divider/combiner | |
| US4668920A (en) | Power divider/combiner circuit | |
| JPH0396007A (ja) | インピーダンス変換を行うための装置 | |
| JP2544595B2 (ja) | 超高周波電力増幅器 | |
| JP2000500310A (ja) | スロットラインから共平面導波路への移行 | |
| JPH0715256A (ja) | マイクロ波増幅器 | |
| KR100381685B1 (ko) | 리액티브보상전력트랜지스터회로 | |
| EP1058380A2 (en) | Push-pull amplifier with dual coplanar transmission line | |
| US6714095B2 (en) | Tapered constant “R” network for use in distributed amplifiers | |
| JPH0352407A (ja) | ハイブリツド増幅器 | |
| JPS6181017A (ja) | 電力分割器及び電力結合器 | |
| JP2980001B2 (ja) | 電界効果型トランジスタ | |
| JP7793898B2 (ja) | ドハティ増幅器 | |
| CN221448375U (zh) | 功率放大器、芯片及射频前端模组 | |
| CN1206499A (zh) | 具有倒装的器件矩阵的电路结构 | |
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN1206495A (zh) | 具有倒装的器件矩阵的电路结构的制造方法 | |
| CN121508468A (zh) | 一种封装协同设计的毫米波cmos功率放大器 | |
| JPH0239573A (ja) | ゲートバイアホール型半導体素子 | |
| JP3402795B2 (ja) | 半導体装置 | |
| CN119382644A (zh) | 射频功放器件及其制造方法 |