JPH07153002A

JPH07153002A - 記録再生回路

Info

Publication number: JPH07153002A
Application number: JP29811793A
Authority: JP
Inventors: Yuji Nagaya; 裕士長屋; Takashi Hashimoto; 崇橋本; Takeo Mochizuki; 建男望月; Takeshi Hirose; 豪廣瀬
Original assignee: Hitachi Ltd; Hitachi Communication Systems Inc
Current assignee: Hitachi Ltd; Hitachi Information and Telecommunication Engineering Ltd
Priority date: 1993-11-29
Filing date: 1993-11-29
Publication date: 1995-06-16

Abstract

(57)【要約】【目的】磁気抵抗効果型ヘッド（ＭＲヘッド）の劣化
状態を監視し、これに断線不良若くは短絡不良が生じた
とき即座に検出して、その信頼性を高める。【構成】記憶再生回路１０に設けられている帰還回路
Ｃ１から差動トランジスタのベースに印加される電位差
が検出され、これが電位差増幅回路２２によって増幅さ
れる。この電位差は、ＭＲヘッドの抵抗値ＲMRに応じた
値であり、この抵抗値に応じた電位差は、増幅された
後、短絡判定用比較回路２３，断線判定用比較回路２４
に送られる。これら比較回路２３，２４は、当該ＭＲヘ
ッド１の抵抗値ＲMRの経時的な変化に応じた電位差を、
抵抗値ｒ１１，ｒ１２による電圧降下分と比較する。こ
の比較によってＭＲヘッド１が断線または短絡不良とな
ったとき、その旨が出力端子ＯＵＴ３，４より検出され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録再生回路、更には
磁気抵抗効果型ヘッドを具えた記録再生回路に適用して
特に有効な技術に関し、例えば、磁気ディスクのデータ
読出し／書込み装置用のＬＳＩに利用して有用な技術に
関する。

【０００２】

【従来の技術】磁気ディスク等に磁気的に記憶された情
報を、その磁界の影響を受けて抵抗値が変化する磁気効
果型ヘッド（以下「ＭＲヘッド」と称する。）を用いて
読み出す記憶再生回路が公知である。このＭＲヘッド
は、その使用状態によっては、ヘッド部分が記憶媒体に
接触することがあり、この場合、ヘッド部分が摩耗し
て、ひいては、断線不良となる虞がある。このため従
来、ＭＲヘッドの断線状態を検出する技術が、例えばＩ
ＢＭ社発行の“ＩＳＳＣＣ９３”の「ＳＥＳＳＩＯＮ
１３／ＨＡＲＤＤＩＳＫＡＮＤＴＡＰＥＤＲＩＶ
ＥＳ／ＰＡＰＥＲＦＡ１３．４」（１９９３年２月２
６日）にて提案されている。この提案では、ＭＲヘッド
が断線しているか否かの異常状態の判定は、該ヘッドか
らの出力信号の値に基いて行われている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかにされた。即ち、上記のようにＭＲヘッ
ドの断線状態を、その出力信号に基いて行なう方法で
は、実際にその出力信号の値が、異常レベルとなるまで
これを検出することができない。又、ＭＲヘッドの使用
状態によっては、短絡不良が生じる虞もあるが、従来、
短絡不良を検出する手法は、提案されていない。

【０００４】本発明は、かかる事情に鑑みてなされたも
ので、ＭＲヘッドの劣化状態を監視し、当該ヘッドに断
線不良若くは短絡不良が生じたとき即座にこれを判別で
きるようにして、その信頼性を高めるようにした記録再
生回路を提供することをその主たる目的とする。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明は、差動対をなす第１，及び
第２のバイポーラトランジスタのうち、第１のトランジ
スタのエミッタと定電流源との間に、磁界の変化に応じ
て抵抗値が変化するＭＲヘッドが接続されてその入力段
が形成され、上記２つのトランジスタのコレクタ電圧の
直流分の差に相当する電圧を、２つトランジスタのベー
ス間に負帰還させる帰還回路を具えた記録再生回路にお
いて、上記帰還回路から帰還される電位差を検出し、検
出された電位差に基いて当該ＭＲヘッドの抵抗値を推定
して、その異常判別を行うようにしたものである。

【０００６】

【作用】上記２つのベース間の電位差に基いて、磁気抵
抗効果型ヘッドの抵抗値の変化分を検出することができ
るため、当該ヘッドが断線または短絡したときに即座
に、これを判別することができる。

【０００７】

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、本実施例の磁気効果型ヘッドを用
いた記憶再生回路の入力段１０及びこれに接続された異
常検出回路２０を示す回路図である。本実施例の記憶再
生回路の入力段１０は、差動対をなす２つのバイポーラ
トランジスタＴｒ１，Ｔｒ２、抵抗Ｒ１，Ｒ２、帰還回
路Ｃ１、及び定電流源Ｓ１によって構成されており、ト
ランジスタＴｒ１と定電流源Ｓ１との間に、磁気抵抗効
果型ヘッド（以下「ＭＲヘッド」と称する。）１が接続
されている。この場合、トランジスタＴｒ１，Ｔｒ２、
抵抗Ｒ１，Ｒ２及び定電流源Ｓ１は同一のＬＳＩチップ
に、上記ＭＲヘッド１は当該チップの外部に、夫々形成
されており、ＭＲヘッド１は電線等によって当該ＬＳＩ
チップ上の回路に電気的に接続される。

【０００８】このように構成された記憶再生回路では、
磁気ディスク等の磁気記憶媒体（図示省略）の磁界の影
響を受けて、当該ＭＲヘッド１の抵抗ＲMRが変化する
と、この抵抗値の変化分ΔＲにより、ΔＶ＝ΔＲ・ＩMR
・Ｇ（ＧはＴｒ１，Ｔｒ２よりなる差動アンプのゲイ
ン）が差動トランジスタＴｒ１，Ｔｒ２のコレクタ間
（出力端子ＯＵＴ１，２）の電位差となって現れる。

【０００９】かかる構成の記憶再生回路には、２つの差
動トランジスタＴｒ１，Ｔｒ２を流れるコレクタ電流を
一定（ＩMR）にするための帰還回路Ｃ１が設けられてい
る。このようにコレクタ電流を一定にすることによっ
て、上記抵抗の変化分ΔＲに相当する電位差のみが差動
トランジスタＴｒ１，Ｔｒ２によって増幅されて、出力
端子ＯＵＴ１，２間に現れるようになる。

【００１０】具体的には、帰還回路Ｃ１は、差動トラン
ジスタＴｒ１，Ｔｒ２間にＭＲヘッド１を接続すること
によって生じる、コレクタ電圧差の直流分をなくすよ
う、２つのトランジスタＴｒ２，Ｔｒ１のベース間にＶ
＝ＩMR×ＲMRを加えるもので、これによって２つのトラ
ンジスタＴｒ１，Ｔｒ２のコレクタ電流が一致する（共
にＩMR）。この結果、当該ＭＲヘッド１の抵抗が、磁気
記憶媒体の影響を受けて変化したとき（ΔＲ）、この抵
抗の変化分に相当するコレクタ電圧の差が、２つの端子
ＯＵＴ１，２間に現れる。

【００１１】いま仮に、磁界の影響がないときのＭＲヘ
ッド１の抵抗値（基準抵抗値）をＲMRとするならば、上
記２つのトランジスタＴｒ１，Ｔｒ２のコレクタ電流値
を一致させる場合（共にＩMR）、トランジスタＴｒ１，
Ｔｒ２のベース間の電位差は、帰還回路Ｃ１の作用によ
って｜ＲMR×ＩMR｜とされる。

【００１２】このことは、反対に、帰還回路Ｃ１の出力
（ｎ１，ｎ２間の電位差）を検出すれば、ＭＲヘッド１
の基準抵抗値ＲMRを求めることができることを意味す
る。しかして、本実施例では、ノードｎ１，ｎ２間の電
位差を検出し、その値が一定範囲を越えたときに、ＭＲ
ヘッド１が断線、又は短絡したと判定する異常検出回路
２０が、入力段１０のノードｎ１，ｎ２に接続されてい
る。

【００１３】異常判定回路２０は、電位差増幅回路２１
と、レベルシフト回路２２と、短絡判定用比較回路２３
と、断線判定用比較回路２４とによって構成されてい
る。

【００１４】このうち電位差増幅回路２１は、一対の差
動トランジスタＴｒ３，Ｔｒ４を具え、当該差動トラン
ジスタＴｒ３，Ｔｒ４は、コレクタが、コレクタ抵抗Ｒ
３，Ｒ４を介して電源電圧ＶCCに接続され、ベースが夫
々上記ノードｎ１，ｎ２に接続され、エミッタが負荷抵
抗Ｒ５，Ｒ６を介して定電流源Ｓ２に接続されている。
この電位差増幅回路２１の働きによって、上記ノードｎ
１，ｎ２間に現れる電位差（ＩMR×ＲMR）が当該回路２
１のゲインＧに従って増幅されて（Ａ倍）、次段のレベ
ルシフト回路２２に送られる。このように電位差増幅回
路２１を設けておくのは、ＭＲヘッド１の基準抵抗ＲMR
の値が小さい場合でも、当該抵抗値の経時的な変化を精
度良く検出して、その異常判別を可能ならしめるためで
ある。

【００１５】レベルシフト回路２２は、２つのトランジ
スタＴｒ５，Ｔｒ６、定電流源Ｓ３，Ｓ４、及び、２つ
の抵抗Ｒ１１，Ｒ１２によって構成される。尚、定電流
源Ｓ４の電流値ＩREFは、定電流源Ｓ１の電流値ＩMRに
依存した値（例えばＩMR＝ＩREF）に設定される。この
レベルシフト回路２２では、上記増幅された電位差（Ａ
×ＩMR×ＲMR）が、ノードｎ３，ｎ４に現れる。そし
て、電位の高い方のノードｎ４に現れた電位が、更に、
抵抗Ｒ１１，Ｒ１２によって電圧降下されて、ノードｎ
５，ｎ６に現れるようになっている。因に、ノードｎ４
の電位差を基準としたとき、ノードｎ５の電位は（ＩRE
F×Ｒ１１）だけ低下し、ノードｎ５の電位は｛ＩREF×
（Ｒ１１＋Ｒ１２）｝低下する。

【００１６】短絡判定用比較回路２３は、一対のエミッ
タホロワ（トランジスタＴｒ７，Ｔｒ８）、コレクタ抵
抗Ｒ７，Ｒ８、及び、定電流源Ｓ５によって構成されて
いる。２つのトランジスタのうちトランジスタＴｒ７
は、上記ノードｎ３の電位をベースに受け、トランジス
タＴｒ８は、ノードｎ５の電位を受けるようになってい
る。ここでＲ１１は、後述する手順によって、所望の値
に設定される。しかして、上記ノードｎ３，ｎ４の電位
差（Ａ×ＩMR×ＲMR）が、定電流ＩREFと抵抗値Ｒ１１
によって決定される上記電位差ΔＶ₁（＝ＩREF×Ｒ１
１）より小さいとき、トランジスタＴｒ７がオンして当
該ＭＲヘッドが短絡不良である旨を表わす異常信号（ロ
ウレベルの信号）が出力端子ＯＵＴ３から出力される。

【００１７】一方、断線判定用比較回路２３は、一対の
エミッタホロワ（トランジスタＴｒ９，Ｔｒ１０）、コ
レクタ抵抗Ｒ９，Ｒ１０、及び定電流源Ｓ６によって構
成されている。上記トランジスタＴｒ９は、上記ノード
ｎ３の電位をベースに受け、トランジスタＴｒ１０は、
ノードｎ６の電位を受けるようになっている。ここでＲ
１２は後述する手順によってその値が決定される。しか
して、上記ノードｎ３，ｎ４の電位差（Ａ×ＩMR×ＲM
R）が、定電流ＩREFと抵抗値Ｒ１１，Ｒ１２によって決
定される電位差ΔＶ₂｛＝ＩREF×（Ｒ１１＋Ｒ１２）｝
をより大きいとき、トランジスタＴｒ１０がオンして当
該ＭＲヘッドが断線不良である旨を表わす異常信号（ロ
ウレベルの信号）が出力端子ＯＵＴ４から出力される。

【００１８】図２は、ＭＲヘッド１の基準抵抗値ＲMRが
変化したとき、ノードｎ１，ｎ２間の電位差Ｖが変化す
る様子を示すグラフである。ここでは、説明を簡単にす
るために、ＩMR＝ＩREFとする。

【００１９】この図に示すように、ＭＲヘッド１の基準
抵抗値ＲMRが正常値（Ｒ₀）であるならば、グラフは、
所定の傾きで変化する（図中実線で示す）。この実施例
では、ＭＲヘッド１の基準抵抗値ＲMRが、経時的に小さ
くなって、上記抵抗Ｒ１１によって決定される異常範囲
（破線で示す領域）に至ると当該ＭＲヘッド１が短絡不
良であると判定するようにしている。又、基準抵抗値Ｒ
MRが、経時的に大きくなって、上記抵抗Ｒ１１，Ｒ１２
によって決定される異常範囲（一点鎖線で示す領域）に
至ると当該ＭＲヘッド１が断線不良であると判定するよ
うにしている。

【００２０】ここで、上記短絡判定用比較回路２３によ
る、短絡不良の判定について説明する。帰還回路Ｃ１に
より生じたノードｎ１，ｎ２間の電位差は、ＭＲヘッド
１の基準抵抗値ＲMRに応じて変化する。そしてこの電位
差は、増幅回路２１によって増幅され（Ａ×ＲMR×ＩM
R）、ノードｎ３，ｎ４間の電位差となる。このときノ
ードｎ４の電位は、ノードｎ３の電位より（Ａ×ＲMR×
ＩMR）だけ大きい。そして、ノードｎ４の電位差は、更
に抵抗Ｒ１１によって電圧降下されてノードｎ５に現
れ、その降下分は（Ｒ１１×ＩREF）となる。

【００２１】しかして短絡判定用比較回路２３において
は、ノードｎ４より（Ａ×ＲMR×ＩMR）低いノードｎ３
の電位が、トランジスタＴｒ７のベースにかかる。一
方、トランジスタＴｒ８のベースには、ノードｎ４より
（ＩREF×Ｒ１１）低い電位がかかる。従って、この比
較回路２３では、以下の関係式（１）が成立しているか
否かが判定されることとなる。Ｒ１１×ＩREF＜Ａ×ＲMR×ＩMR…（１）ここで、電流値ＩREFが、ＩMRと同一値と仮定するなら
ば、次式（２）となる。Ｒ１１＜Ａ×ＲMR…（２）そして、抵抗値ＲMRの値が経時的に小さくなって、上記
式を満足させなくなれば、上記出力端子ＯＵＴ３から短
絡不良を示す信号が出力される。

【００２２】このように短絡不良は、抵抗ＲMRの値がＲ
１１／Ａより小さくなったことによって判定されるので
あるから、この抵抗値Ｒ１１の値によって図２の短絡不
良範囲を規定することができる。

【００２３】又、ＩREFの値を小さくすれば、当該異常
検出回路２０での消費電力を小さくすることができる。
尚、この場合にもＩMRに対する依存性は保つ必要があ
る。いま仮に、ＩREFをＩMRの１／１０に設定すればそ
の低消費電力化が図られ、このとき、抵抗Ｒ１１に代え
て、これを１０倍にした抵抗値Ｒ１１’を用いればよ
い。このときの関係式は次のようになる。Ｒ１１’＜Ａ×ＲMR…（３）このように抵抗値を大きく設定すると、当該抵抗Ｒ１
１’を形成するのに必要なチップ面積が小さくなり、高
集積化が達成される。

【００２４】次に、断線判定用比較回路２４の作用につ
いて説明する。帰還回路Ｃ１により生じたノードｎ１，
ｎ２間の電位差は、増幅回路２１によって増幅され（Ａ
×ＲMR×ＩMR）、ノードｎ３，ｎ４間に現れる。ノード
ｎ３の電位より（Ａ×ＲMR×ＩMR）だけ大きいノードｎ
４の電位差は、抵抗Ｒ１１，Ｒ１２によって電圧降下さ
れてノードｎ６に現れる。その降下分は｛（Ｒ１１＋Ｒ
１２）×ＩREF｝である。

【００２５】しかして断線判定用比較回路２４において
は、ノードｎ４より（Ａ×ＲMR×ＩMR）低いノードｎ３
の電位が、トランジスタＴｒ９のベースにかかる。一
方、トランジスタＴｒ１０のベースには、ノードｎ４よ
り｛（Ｒ１１＋Ｒ１２）×ＩREF｝低い電位がかかる。
従って、この比較回路２４では、以下の関係式（４）が
成立しているか否かが判定されることとなる。Ａ×ＲMR×ＩMR＜（Ｒ１１＋Ｒ１２）×ＩREF…（４）ここで、電流値ＩREFが、ＩMRと同一値と仮定するなら
ば、次式（５）となる。Ａ×ＲMR＜Ｒ１１＋Ｒ１２…（５）そして、抵抗値ＲMRの値が経時的に大きくなって、上記
式を満足させなくなれば、上記出力端子ＯＵＴ４から断
線不良を示す信号が出力される。

【００２６】このように断線不良は、抵抗ＲMRの値が、
（Ｒ１１＋Ｒ１２）／Ａより大きくなったことによって
判定されるのであるから、この抵抗値Ｒ１１＋Ｒ１２の
値によって図２の断線不良範囲を規定することができ
る。

【００２７】又、この場合にもＩREFの値を小さくすれ
ば、当該異常検出回路２０での消費電力を小さくするこ
とができる。従って、ＩREFをＩMRの１／１０に設定す
ればその低消費電力化が図られ、このとき、抵抗Ｒ１
１，Ｒ１２に代えて、これを１０倍にした抵抗値を用い
ればよい。このとき抵抗値が大きくなった分、チップ
面積が小さくなり、高集積化が達成される。

【００２８】図３，図４は、上記異常判定の精度を向上
させるようにした変形例を示すものである。この変形例
では、図３に示すように、トランジスタＴｒ５に抵抗Ｒ
１３に、定電流源Ｓ３が接続されており、抵抗Ｒ１２，
Ｒ１３に定電流源Ｓ４，Ｓ４’が接続されている。この
ように定電流源Ｓ４’を追加することによって、抵抗Ｒ
１１，Ｒ１２を流れる電流が増え（ＩREF＋ΔＩ）、
又、抵抗Ｒ１３と定電流源Ｓ３によりノードｎ３の電位
が下がるので、見かけ上、定電流値（ＩMR）と、ＭＲヘ
ッド１の抵抗値ＲMRによる電圧降下（Ｖ）との関係が、
図４に示すようにシフトする。この結果、電流値ＩREF
が小さい場合でも、抵抗値ＲMRの変化に対応した電圧降
下Ｖの変化幅が大きく、その異常判定の精度が向上す
る。

【００２９】図５は、複数のＭＲヘッド＃１〜＃ｎを具
えた記憶再生回路の入力段３０に異常判定回路４０を接
続した実施例を示すブロック図である。このような接続
状態とした場合、複数のＭＲヘッド＃１〜＃ｎのうち１
つでも、断線不良、または短絡不良となると、異常判定
回路４０の出力端子ＯＵＴ３，４の何れかから異常信号
が出力される。尚、ＭＲヘッド＃１〜＃ｎが接続された
入力段２０の具体的な構成、及び、異常検出回路４０の
具体的な構成は、図１に示した入力段１０、異常検出回
路２０の構成と略同一であり、その詳細な説明は省略す
る。

【００３０】以上説明したように、本実施例の記憶再生
回路１０では、帰還回路Ｃ１から差動トランジスタのベ
ースに印加される電位差を検出し、その電位差に基いて
当該ＭＲヘッド１の抵抗値ＲMRの経時的な変化を監視し
て、その異常判別を行うようにしているので、ＭＲヘッ
ド１が断線または短絡不良となったときに即座に、これ
を検出することができ、その信頼性が高められる。又、
電位差増幅回路の作用によって、当該ＭＲヘッドの抵抗
値ＲMRの変化量が小さくても、精度の高い異常判別が可
能となる。

【００３１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例の異常判別回路は、短絡不良、断線不良を共に
判別しているが、何れか一方の不良判別を行うようにし
て、回路構成を簡略化してもよい。又、本実施例では、
ＭＲヘッドの異常判別を、その抵抗値ＲMRが、抵抗Ｒ１
１，Ｒ１２によって規定された値を越えて変化したとき
に断線，短絡不良と判別しているが、これら比較する値
を、使用条件等、他の条件に応じて適宜変化させてもよ
い。又、帰還回路Ｃ１の出力レベルの変化の度合に基い
て、当該ＭＲヘッドの不良状態を判別するようにしても
よい。

【００３２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気抵
抗効果型ヘッドの不良判定に適用した場合について説明
したが、この発明はそれに限定されるものでなく、回路
内で発生したオフセット電圧を帰還回路によって修正す
る構成の集積回路の異常判別一般に利用することができ
る。

【００３３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、ＭＲヘッドの経時的な劣化状態
を監視して、当該ヘッドに断線不良若くは短絡不良が生
じたとき即座にこれを検出することができるので、記録
再生回路の信頼性が高められる。

【図面の簡単な説明】

【図１】本実施例の磁気効果型ヘッドを用いた記憶再生
回路の入力段及び異常検出回路を示す回路図である。

【図２】ＭＲヘッドの基準抵抗値ＲMRが変化したときの
ノードｎ１，ｎ２間の電位差Ｖを示すグラフである。

【図３】上記異常判定の精度を向上させるようにした変
形例の記憶再生回路の入力段及び異常検出回路を示す回
路図である。

【図４】図３のＭＲヘッドの基準抵抗値ＲMRが変化した
ときのノードｎ３，ｎ４間の電位差Ｖを示すグラフであ
る。

【図５】複数のＭＲヘッド＃１〜＃ｎを具えた記憶再生
回路の入力段３０に異常判定回路４０を接続した実施例
を示すブロック図である。

【符号の説明】

１磁気抵抗効果型ヘッド（ＭＲヘッド）１０入力段２０異常検出回路２１電位差増幅回路２２レベルシフト回路２２短絡判定用比較回路（異常判定回路）２３断線判定用比較回路（異常判定回路）Ｔｒ１，Ｔｒ２差動対をなすトランジスタＣ１帰還回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者望月建男神奈川県横浜市戸塚区戸塚町180番地日立通信システム株式会社内 (72)発明者廣瀬豪東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】コレクタが夫々抵抗を介して定電圧電源
に接続され、エミッタが同一の定電流源に接続された第
１，及び第２のバイポーラトランジスタを具え、上記第
１のトランジスタのエミッタと上記定電流源との間に、
磁界の変化に応じて抵抗値が変化する磁気抵抗効果型ヘ
ッドが接続されると共に、上記２つのトランジスタのベ
ース間に、当該コレクタ間の電位差の直流分の変化に応
じた電圧を負帰還させる帰還回路が接続されて、その入
力段が構成されている記録再生回路において、上記帰還
回路から上記第１及び第２のトランジスタのベースに加
えられる電位差を検出する検出回路と、該検出回路から
の信号に基いて当該ヘッドの異常を判別する異常判定回
路を具えていることを特徴とする記録再生回路。
【請求項２】上記異常判定回路は、上記電位差を増幅
する増幅回路と、第１の基準電位を規定する第１の抵抗
と、上記増幅された電位差と、上記第１の抵抗に一定電
流を流したときの当該抵抗の両端に生じる電位差とを比
較する第１の比較回路とを具え、該第１の比較回路は、
上記増幅された電位差が上記抵抗の両端に生じる電位差
より大きいときに異常信号を出力することを特徴とする
請求項１に記載の記録再生回路。
【請求項３】上記異常判定回路は、上記電位差を増幅
する増幅回路と、第２の基準電位を規定する第２の抵抗
と、上記増幅された電位差と、上記第２の抵抗に一定電
流を流したときの当該抵抗の両端に生じる電位差とを比
較する第２の比較回路とを具え、該第２の比較回路は、
上記増幅された電位差が上記抵抗の両端に生じる電位差
より小さいときに異常信号を出力することを特徴とする
請求項１又は２に記載の記録再生回路。