JPH11203611A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH11203611A JPH11203611A JP10007885A JP788598A JPH11203611A JP H11203611 A JPH11203611 A JP H11203611A JP 10007885 A JP10007885 A JP 10007885A JP 788598 A JP788598 A JP 788598A JP H11203611 A JPH11203611 A JP H11203611A
- Authority
- JP
- Japan
- Prior art keywords
- head
- amplifier circuit
- resistance
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 低消費電力化を実現でき、容量素子を内蔵す
ることにより回路構成を簡略化でき、外部部品の削減を
実現できるＭＲヘッド用増幅回路を実現する。 【解決手段】 MRヘッド抵抗ＲMRにバイアス電流源ＩＳ
B により電流を供給し、磁気記録データ再生時にヘッド
抵抗ＲMRの変化分を電圧の変化に変換する。容量素子Ｃ
３，Ｃ４により、ヘッド抵抗ＲMRの電圧降下の直流成分
をカットオフし、交流成分のみをトランジスタＱ１，Ｑ
２からなる差動増幅回路ＡＭＰ２に入力し、増幅した出
力電圧Ｖout に応じて記録データを判別できるので、直
流カットオフ用容量素子Ｃ３とＣ４の容量値を小さくで
き、ＩＣチップに内蔵できるので、外部部品の削減を実
現できる。さらに、トランジスタＱ１とＱ２のベースバ
イアス電圧がMRヘッドに独立して設定できるので、消費
電力を低減できる。
ることにより回路構成を簡略化でき、外部部品の削減を
実現できるＭＲヘッド用増幅回路を実現する。 【解決手段】 MRヘッド抵抗ＲMRにバイアス電流源ＩＳ
B により電流を供給し、磁気記録データ再生時にヘッド
抵抗ＲMRの変化分を電圧の変化に変換する。容量素子Ｃ
３，Ｃ４により、ヘッド抵抗ＲMRの電圧降下の直流成分
をカットオフし、交流成分のみをトランジスタＱ１，Ｑ
２からなる差動増幅回路ＡＭＰ２に入力し、増幅した出
力電圧Ｖout に応じて記録データを判別できるので、直
流カットオフ用容量素子Ｃ３とＣ４の容量値を小さくで
き、ＩＣチップに内蔵できるので、外部部品の削減を実
現できる。さらに、トランジスタＱ１とＱ２のベースバ
イアス電圧がMRヘッドに独立して設定できるので、消費
電力を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録データ再
生に用いられるＭＲ（Magneto-Resistive ）ヘッド用増
幅回路に関するものである。
生に用いられるＭＲ（Magneto-Resistive ）ヘッド用増
幅回路に関するものである。
【０００２】
【従来の技術】ハードディスク駆動装置（Hard disk dr
iver: ＨＤＤ）などにおいては、磁気記録したデータを
再生するヘッドに、ＭＲヘッドがある。ＭＲヘッドは磁
束変化によって抵抗値が変化する原理を利用してデータ
の再生が行われる。ＭＲヘッドを用いたデータ再生方式
として、電流バイアス電圧検出（Currentbias voltage
sense）方式がある。これはＭＲヘッドに電流を印加
し、ヘッドに電圧を発生させ、ＭＲヘッドの抵抗値が記
録データに応じた変化分がヘッド電圧の変化として検出
することにより、記録データの再生を実現させる方式で
ある。
iver: ＨＤＤ）などにおいては、磁気記録したデータを
再生するヘッドに、ＭＲヘッドがある。ＭＲヘッドは磁
束変化によって抵抗値が変化する原理を利用してデータ
の再生が行われる。ＭＲヘッドを用いたデータ再生方式
として、電流バイアス電圧検出（Currentbias voltage
sense）方式がある。これはＭＲヘッドに電流を印加
し、ヘッドに電圧を発生させ、ＭＲヘッドの抵抗値が記
録データに応じた変化分がヘッド電圧の変化として検出
することにより、記録データの再生を実現させる方式で
ある。
【０００３】図２は、ＭＲ方式を用いたデータ再生装置
のＭＲヘッドおよびヘッド電圧を増幅する増幅回路の構
成を示している。図示のように、抵抗素子Ｒ１，Ｒ２、
トランジスタＱ１，Ｑ２、容量素子Ｃ２および電流源Ｉ
Ｓ１，ＩＳ２により差動増幅回路を構成されている。容
量素子Ｃ２はトランジスタＱ１とＱ２のエミッタ間に接
続され、電流源ＩＳ１，ＩＳ２は、それぞれトランジス
タＱ１とＱ２のエミッタに接続され、これらのトランジ
スタに駆動電流を供給する。抵抗素子Ｒ１とＲ２は、そ
れぞれトランジスタＱ１とＱ２のコレクタと電源電圧Ｖ
CC間に接続され、これらのトランジスタの負荷を構成し
ている。
のＭＲヘッドおよびヘッド電圧を増幅する増幅回路の構
成を示している。図示のように、抵抗素子Ｒ１，Ｒ２、
トランジスタＱ１，Ｑ２、容量素子Ｃ２および電流源Ｉ
Ｓ１，ＩＳ２により差動増幅回路を構成されている。容
量素子Ｃ２はトランジスタＱ１とＱ２のエミッタ間に接
続され、電流源ＩＳ１，ＩＳ２は、それぞれトランジス
タＱ１とＱ２のエミッタに接続され、これらのトランジ
スタに駆動電流を供給する。抵抗素子Ｒ１とＲ２は、そ
れぞれトランジスタＱ１とＱ２のコレクタと電源電圧Ｖ
CC間に接続され、これらのトランジスタの負荷を構成し
ている。
【０００４】ＭＲヘッドの抵抗（以下、単にヘッド抵抗
という）ＲMRの両端はそれぞれトランジスタＱ１とＱ２
のベースに接続されている。ヘッド抵抗ＲMRにバイアス
電流源ＩＳB により、バイアス電流が供給される。直列
に接続されている抵抗素子Ｒ３とＲ４がヘッド抵抗ＲMR
と並列に接続されている。抵抗素子Ｒ３とＲ４の接続点
が差動増幅回路ＡＭＰ１の非反転入力端子“＋”に接続
され、反転入力端子“−”は、接地されている。差動増
幅回路ＡＭＰ１の出力端子は、トランジスタＱ３のベー
スに接続され、トランジスタＱ３のコレクタがヘッド抵
抗ＲMRに接続され、エミッタは負の電源電圧Ｖeeに接続
されている。さらに、トランジスタＱ３のベースと負の
電源電圧Ｖee間に、容量素子Ｃ１が接続されている。
という）ＲMRの両端はそれぞれトランジスタＱ１とＱ２
のベースに接続されている。ヘッド抵抗ＲMRにバイアス
電流源ＩＳB により、バイアス電流が供給される。直列
に接続されている抵抗素子Ｒ３とＲ４がヘッド抵抗ＲMR
と並列に接続されている。抵抗素子Ｒ３とＲ４の接続点
が差動増幅回路ＡＭＰ１の非反転入力端子“＋”に接続
され、反転入力端子“−”は、接地されている。差動増
幅回路ＡＭＰ１の出力端子は、トランジスタＱ３のベー
スに接続され、トランジスタＱ３のコレクタがヘッド抵
抗ＲMRに接続され、エミッタは負の電源電圧Ｖeeに接続
されている。さらに、トランジスタＱ３のベースと負の
電源電圧Ｖee間に、容量素子Ｃ１が接続されている。
【０００５】このように構成されたＭＲヘッドおよびそ
の増幅回路において、バイアス電流源ＩＳB により、ヘ
ッド抵抗ＲMRに、例えば、バイアス電流ｉB が流され、
当該バイアス電流ｉB はトランジスタＱ３を介して、負
の電源電圧Ｖeeに流れる。データ読み出し時に、記録デ
ータに応じてヘッド抵抗ＲMRの抵抗値の変化量をΔｒと
すると、これに応じてヘッド抵抗ＲMRの両端に、（ｉB
×Δｒ）だけの電圧変化が生じる。この電圧変化分は、
トランジスタＱ１とＱ２などからなる差動増幅回路によ
り増幅され、出力電圧Ｖout が出力されるので、出力電
圧Ｖout のレベルに応じて記録データを読み出すことが
できる。
の増幅回路において、バイアス電流源ＩＳB により、ヘ
ッド抵抗ＲMRに、例えば、バイアス電流ｉB が流され、
当該バイアス電流ｉB はトランジスタＱ３を介して、負
の電源電圧Ｖeeに流れる。データ読み出し時に、記録デ
ータに応じてヘッド抵抗ＲMRの抵抗値の変化量をΔｒと
すると、これに応じてヘッド抵抗ＲMRの両端に、（ｉB
×Δｒ）だけの電圧変化が生じる。この電圧変化分は、
トランジスタＱ１とＱ２などからなる差動増幅回路によ
り増幅され、出力電圧Ｖout が出力されるので、出力電
圧Ｖout のレベルに応じて記録データを読み出すことが
できる。
【０００６】ＭＲヘッドが静電気に弱いため、ＭＲヘッ
ドの電位をできるだけ接地電位ＧＮＤの近くに保持する
必要がある。このため、抵抗素子Ｒ３とＲ４により、ヘ
ッド抵抗ＲMRの両端の電位差である（ｉB ×ｒ）の中間
電位を作り、この中間電位をなるべく接地電位ＧＮＤに
設定するように、差動増幅回路ＡＭＰ１とトランジスタ
Ｑ３でフィードバック回路を構成する。なお、ここで、
ｒをヘッド抵抗ＲMRの抵抗値とする。また、容量素子Ｃ
１は、差動増幅回路ＡＭＰ１とトランジスタＱ３からな
るフィードバック回路の位相補償をするために設けられ
ている。
ドの電位をできるだけ接地電位ＧＮＤの近くに保持する
必要がある。このため、抵抗素子Ｒ３とＲ４により、ヘ
ッド抵抗ＲMRの両端の電位差である（ｉB ×ｒ）の中間
電位を作り、この中間電位をなるべく接地電位ＧＮＤに
設定するように、差動増幅回路ＡＭＰ１とトランジスタ
Ｑ３でフィードバック回路を構成する。なお、ここで、
ｒをヘッド抵抗ＲMRの抵抗値とする。また、容量素子Ｃ
１は、差動増幅回路ＡＭＰ１とトランジスタＱ３からな
るフィードバック回路の位相補償をするために設けられ
ている。
【０００７】ヘッド抵抗ＲMRの両端がそれぞれトランジ
スタＱ１とＱ２のベースに接続されているため、再生時
にヘッド抵抗ＲMRの抵抗値の変化に応じて生じた電圧変
化分（ｉB ×Δｒ）は、差動増幅回路により増幅され
る。また、ヘッド抵抗ＲMRの両端に、常に（ｉB ×ｒ）
分の直流成分が発生しているため、差動増幅回路を構成
するトランジスタＱ１とＱ２のエミッタ間に直流カット
オフ用容量素子Ｃ２が接続されている。
スタＱ１とＱ２のベースに接続されているため、再生時
にヘッド抵抗ＲMRの抵抗値の変化に応じて生じた電圧変
化分（ｉB ×Δｒ）は、差動増幅回路により増幅され
る。また、ヘッド抵抗ＲMRの両端に、常に（ｉB ×ｒ）
分の直流成分が発生しているため、差動増幅回路を構成
するトランジスタＱ１とＱ２のエミッタ間に直流カット
オフ用容量素子Ｃ２が接続されている。
【０００８】ここで、抵抗素子Ｒ３とＲ４が同じ抵抗値
を有しており、且つバイアス電流源ＩＳB の電流値ｉB
により、ヘッド抵抗ＲMRに生じた電圧降下（ｉB ×ｒ）
を５００ｍＶとすると、ヘッド抵抗ＲMRがトランジスタ
Ｑ３のコレクタに接続されている端子の電位は、ほぼ−
２５０ｍＶとなる。従って、トランジスタＱ２のベース
−エミッタ間電圧をＶBEとすると、トランジスタＱ２の
エミッタ電位は（−２５０−ＶBE）となり、負の電位と
なるため、電流源ＩＳ１，ＩＳ２は、負の電源電圧Ｖee
側に電流を流すように接続されている。
を有しており、且つバイアス電流源ＩＳB の電流値ｉB
により、ヘッド抵抗ＲMRに生じた電圧降下（ｉB ×ｒ）
を５００ｍＶとすると、ヘッド抵抗ＲMRがトランジスタ
Ｑ３のコレクタに接続されている端子の電位は、ほぼ−
２５０ｍＶとなる。従って、トランジスタＱ２のベース
−エミッタ間電圧をＶBEとすると、トランジスタＱ２の
エミッタ電位は（−２５０−ＶBE）となり、負の電位と
なるため、電流源ＩＳ１，ＩＳ２は、負の電源電圧Ｖee
側に電流を流すように接続されている。
【０００９】
【発明が解決しようとする課題】ところで、上述した従
来のＭＲヘッドおよびその増幅回路においては、再生時
の増幅回路で発生したノイズを低減させるために、電流
源ＩＳ１，ＩＳ２を大電流を発生する必要がある。これ
は、トランジスタのショットノイズがベースに発生する
電圧として、次式により表されるからである。
来のＭＲヘッドおよびその増幅回路においては、再生時
の増幅回路で発生したノイズを低減させるために、電流
源ＩＳ１，ＩＳ２を大電流を発生する必要がある。これ
は、トランジスタのショットノイズがベースに発生する
電圧として、次式により表されるからである。
【００１０】
【数１】
【００１１】ここで、ｑは電子の電荷であり、ｖT ＝Ｋ
Ｔ／ｑであり、且つＫはボルツマン定数、Ｔは絶対温
度、Ｉc はトランジスタのコレクタ電流である。
Ｔ／ｑであり、且つＫはボルツマン定数、Ｔは絶対温
度、Ｉc はトランジスタのコレクタ電流である。
【００１２】式（１）によれば、トランジスタに流れる
電流が大きいほど発生するノイズが小さい。しかし、ト
ランジスタ電流を大きくすると、電源電圧ＶCCと負の電
源電圧Ｖee間に流れる負荷電流が大きくなり、消費電力
が大きくなってしまうという不利益がある。
電流が大きいほど発生するノイズが小さい。しかし、ト
ランジスタ電流を大きくすると、電源電圧ＶCCと負の電
源電圧Ｖee間に流れる負荷電流が大きくなり、消費電力
が大きくなってしまうという不利益がある。
【００１３】さらに、トランジスタＱ１とＱ２などによ
り構成された差動増幅回路では、容量素子Ｃ２とトラン
ジスタＱ１およびＱ２のエミッタ抵抗ｒe によりハイパ
スフィルタ（ＨＰＦ）が形成されている。ヘッド抵抗Ｒ
MRにより検出した電圧変化信号の必要な周波数成分を大
きく減衰させることなく増幅するために、ハイパスフィ
ルタのカットオフ周波数ｆC は、信号の周波数成分の１
／１０以下が適当である。ハイパスフィルタのカットオ
フ周波数ｆC とエミッタ抵抗ｒe および容量素子Ｃ２と
の関係が次式により表される。
り構成された差動増幅回路では、容量素子Ｃ２とトラン
ジスタＱ１およびＱ２のエミッタ抵抗ｒe によりハイパ
スフィルタ（ＨＰＦ）が形成されている。ヘッド抵抗Ｒ
MRにより検出した電圧変化信号の必要な周波数成分を大
きく減衰させることなく増幅するために、ハイパスフィ
ルタのカットオフ周波数ｆC は、信号の周波数成分の１
／１０以下が適当である。ハイパスフィルタのカットオ
フ周波数ｆC とエミッタ抵抗ｒe および容量素子Ｃ２と
の関係が次式により表される。
【００１４】
【数２】 ｆC ＝１／（２π・２ｒe ・Ｃ2 ） 〔Ｈｚ〕 …（２）
【００１５】ここで、信号の周波数成分ｆS を５ＭＨｚ
とすると、カットオフ周波数ｆC は５００ｋＨｚであ
る。さらに、ボルツマン定数ｖT を２６ｍＶ、トランジ
スタＱ１およびＱ２のコレクタ電流Ｉc を５ｍＡとする
と、トランジスタＱ１およびＱ２のエミッタ抵抗ｒe は
（ｖT ／Ｉc ＝５．２Ω）となる。式（２）により、容
量素子Ｃ２の容量素子Ｃ2 が求められる。即ち、Ｃ2 ＝
３２ｎＦとなる。このため、トランジスタＱ１とＱ間に
大きな直流カットオフ用容量素子Ｃ２を接続する必要が
あり、容量素子Ｃ２を外部部品として、ＩＣチップの外
部に設ける必要がある。
とすると、カットオフ周波数ｆC は５００ｋＨｚであ
る。さらに、ボルツマン定数ｖT を２６ｍＶ、トランジ
スタＱ１およびＱ２のコレクタ電流Ｉc を５ｍＡとする
と、トランジスタＱ１およびＱ２のエミッタ抵抗ｒe は
（ｖT ／Ｉc ＝５．２Ω）となる。式（２）により、容
量素子Ｃ２の容量素子Ｃ2 が求められる。即ち、Ｃ2 ＝
３２ｎＦとなる。このため、トランジスタＱ１とＱ間に
大きな直流カットオフ用容量素子Ｃ２を接続する必要が
あり、容量素子Ｃ２を外部部品として、ＩＣチップの外
部に設ける必要がある。
【００１６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ＭＲヘッドを用いた磁気データ
読み出し回路の低消費電力化を実現でき、容量素子を内
蔵可能にすることにより回路構成を簡略化でき、外部部
品の削減を実現できるＭＲヘッドおよびそれに用いた増
幅回路を提供することにある。
のであり、その目的は、ＭＲヘッドを用いた磁気データ
読み出し回路の低消費電力化を実現でき、容量素子を内
蔵可能にすることにより回路構成を簡略化でき、外部部
品の削減を実現できるＭＲヘッドおよびそれに用いた増
幅回路を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、磁気記録データに応じて抵抗
値が変化するＭＲヘッド抵抗と、上記ＭＲヘッド抵抗に
所定のバイアス電流を供給する電流源と、コレクタにそ
れぞれ負荷が接続され、エミッタ同士が共通に接続さ
れ、その接続点と接地電位間に電流源が接続されている
第１と第２のトランジスタからなる差動増幅回路と、上
記ＭＲヘッド抵抗の第１の端子と上記第１のトランジス
タのベース間に接続されている第１の容量素子と、上記
ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタ
のベース間に接続されている第２の容量素子とを有す
る。
め、本発明の増幅回路は、磁気記録データに応じて抵抗
値が変化するＭＲヘッド抵抗と、上記ＭＲヘッド抵抗に
所定のバイアス電流を供給する電流源と、コレクタにそ
れぞれ負荷が接続され、エミッタ同士が共通に接続さ
れ、その接続点と接地電位間に電流源が接続されている
第１と第２のトランジスタからなる差動増幅回路と、上
記ＭＲヘッド抵抗の第１の端子と上記第１のトランジス
タのベース間に接続されている第１の容量素子と、上記
ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタ
のベース間に接続されている第２の容量素子とを有す
る。
【００１８】また、本発明では、好適には上記第１およ
び第２の容量素子は、ＩＣチップ内に形成されている。
び第２の容量素子は、ＩＣチップ内に形成されている。
【００１９】また、本発明では、好適には上記ＭＲヘッ
ド抵抗の上記第１と第２の端子間に直列接続されている
第１と第２の抵抗素子と、入力端子が上記第１と第２の
抵抗間の接続点に接続され、反転入力端子が接地電位に
接続されている差動増幅回路と、ベースが上記差動増幅
回路の出力端子に接続され、コレクタが上記ＭＲヘッド
抵抗の上記第２の端子に接続され、エミッタが第２の電
源電圧に接続されている第３のトランジスタとを有す
る。
ド抵抗の上記第１と第２の端子間に直列接続されている
第１と第２の抵抗素子と、入力端子が上記第１と第２の
抵抗間の接続点に接続され、反転入力端子が接地電位に
接続されている差動増幅回路と、ベースが上記差動増幅
回路の出力端子に接続され、コレクタが上記ＭＲヘッド
抵抗の上記第２の端子に接続され、エミッタが第２の電
源電圧に接続されている第３のトランジスタとを有す
る。
【００２０】さらに、本発明では、好適には上記第２の
電源電圧は、上記接地電位より低く設定されている。さ
らにまた、上記ＭＲヘッド抵抗にバイアス電流を供給す
る上記電流源は、上記接地電位より高く設定されている
第１の電源電圧と上記ＭＲヘッド抵抗の上記第１の端子
間に接続されている。
電源電圧は、上記接地電位より低く設定されている。さ
らにまた、上記ＭＲヘッド抵抗にバイアス電流を供給す
る上記電流源は、上記接地電位より高く設定されている
第１の電源電圧と上記ＭＲヘッド抵抗の上記第１の端子
間に接続されている。
【００２１】本発明によれば、磁気記録データに応じて
抵抗値が変化するＭＲヘッド抵抗により、抵抗値の変化
分が当該ヘッド抵抗の両端の電位差の変化に変換され
る。第１および第２のトランジスタからなる差動増幅回
路により、ヘッド抵抗の電位差が増幅され、出力される
ので、当該増幅回路の出力信号に応じて記録データを判
別することができる。ヘッド抵抗と上記第１および第２
のトランジスタのベース間に接続されている第１および
第２の容量素子により、ヘッド抵抗の両端に生じた電圧
の直流成分がカットオフされ、電圧の変化分を示す交流
成分のみが差動増幅回路に入力される。さらに、方発明
によれば直流カットオフ用容量素子の容量値を低くでき
るため、容量素子をＩＣチップに内蔵できる。
抵抗値が変化するＭＲヘッド抵抗により、抵抗値の変化
分が当該ヘッド抵抗の両端の電位差の変化に変換され
る。第１および第２のトランジスタからなる差動増幅回
路により、ヘッド抵抗の電位差が増幅され、出力される
ので、当該増幅回路の出力信号に応じて記録データを判
別することができる。ヘッド抵抗と上記第１および第２
のトランジスタのベース間に接続されている第１および
第２の容量素子により、ヘッド抵抗の両端に生じた電圧
の直流成分がカットオフされ、電圧の変化分を示す交流
成分のみが差動増幅回路に入力される。さらに、方発明
によれば直流カットオフ用容量素子の容量値を低くでき
るため、容量素子をＩＣチップに内蔵できる。
【００２２】この結果、ＩＣチップのコンパクト化で
き、外部部品の削減により回路構成の簡略化を実現で
き、磁気記録データ再生装置の低コスト化を実現でき
る。
き、外部部品の削減により回路構成の簡略化を実現で
き、磁気記録データ再生装置の低コスト化を実現でき
る。
【００２３】
【発明の実施の形態】図１は本発明に係るＭＲヘッド抵
抗およびそれを用いた増幅回路の一実施形態を示す回路
図である。図示のように、本実施形態においては、トラ
ンジスタＱ１，Ｑ２、抵抗素子Ｒ１，Ｒ２および電流源
ＩＳ３により差動増幅回路ＡＭＰ２を構成されている。
ＭＲヘッド抵抗ＲMRの一方の端子（第１の端子）はバイ
アス電流源ＩＳB に接続され、当該バイアス電流源ＩＳ
B によりバイアス電流が供給されている。さらに、ヘッ
ド抵抗ＲMRの他方の端子（第２の端子）は、トランジス
タＱ３のコレクタに接続されている。
抗およびそれを用いた増幅回路の一実施形態を示す回路
図である。図示のように、本実施形態においては、トラ
ンジスタＱ１，Ｑ２、抵抗素子Ｒ１，Ｒ２および電流源
ＩＳ３により差動増幅回路ＡＭＰ２を構成されている。
ＭＲヘッド抵抗ＲMRの一方の端子（第１の端子）はバイ
アス電流源ＩＳB に接続され、当該バイアス電流源ＩＳ
B によりバイアス電流が供給されている。さらに、ヘッ
ド抵抗ＲMRの他方の端子（第２の端子）は、トランジス
タＱ３のコレクタに接続されている。
【００２４】ヘッド抵抗ＲMRの両方の端子がそれぞれ容
量素子Ｃ３，Ｃ４を介してトランジスタＱ１とＱ２のベ
ースに接続されている。差動増幅回路ＡＭＰ２におい
て、トランジスタＱ１とＱ２のエミッタ同士が接続さ
れ、その接続点に電流源ＩＳ３が接続されている。トラ
ンジスタＱ１とＱ２のコレクタがそれぞれ抵抗素子Ｒ１
とＲ２を介して電源電圧ＶCCに接続されている。さら
に、トランジスタＱ１とＱ２のベース間に抵抗素子Ｒ５
とＲ６が直列に接続され、抵抗素子Ｒ５とＲ６の接続点
が電圧源ＶＳ１に接続されている。
量素子Ｃ３，Ｃ４を介してトランジスタＱ１とＱ２のベ
ースに接続されている。差動増幅回路ＡＭＰ２におい
て、トランジスタＱ１とＱ２のエミッタ同士が接続さ
れ、その接続点に電流源ＩＳ３が接続されている。トラ
ンジスタＱ１とＱ２のコレクタがそれぞれ抵抗素子Ｒ１
とＲ２を介して電源電圧ＶCCに接続されている。さら
に、トランジスタＱ１とＱ２のベース間に抵抗素子Ｒ５
とＲ６が直列に接続され、抵抗素子Ｒ５とＲ６の接続点
が電圧源ＶＳ１に接続されている。
【００２５】ヘッド抵抗ＲMRの両方の端子間に、抵抗素
子Ｒ３とＲ４が直列に接続されている。抵抗素子Ｒ３と
Ｒ４の接続点が差動増幅回路ＡＭＰ１の入力端子“＋”
に接続されて、差動増幅回路ＡＭＰ１の反転入力端子
“−”は接地されている。差動増幅回路ＡＭＰ１の出力
端子はトランジスタＱ３のベースに接続され、トランジ
スタＱ３のエミッタが抵抗素子Ｒ７を介して負の電源電
圧Ｖeeに接続されている。
子Ｒ３とＲ４が直列に接続されている。抵抗素子Ｒ３と
Ｒ４の接続点が差動増幅回路ＡＭＰ１の入力端子“＋”
に接続されて、差動増幅回路ＡＭＰ１の反転入力端子
“−”は接地されている。差動増幅回路ＡＭＰ１の出力
端子はトランジスタＱ３のベースに接続され、トランジ
スタＱ３のエミッタが抵抗素子Ｒ７を介して負の電源電
圧Ｖeeに接続されている。
【００２６】以下、上述した構成を有するＭＲヘッドお
よび増幅回路の動作について説明する。図１に示すよう
に、本実施形態においては、ＭＲヘッド抵抗ＲMRで生じ
た電圧信号の直流成分をカットするための直流カットオ
フ用容量素子は、トランジスタＱ１とＱ２のエミッタ間
に接続されるのではなく、それぞれヘッド抵抗ＲMRの両
方の端子とトランジスタＱ１、Ｑ２のベース間に設けら
れている。
よび増幅回路の動作について説明する。図１に示すよう
に、本実施形態においては、ＭＲヘッド抵抗ＲMRで生じ
た電圧信号の直流成分をカットするための直流カットオ
フ用容量素子は、トランジスタＱ１とＱ２のエミッタ間
に接続されるのではなく、それぞれヘッド抵抗ＲMRの両
方の端子とトランジスタＱ１、Ｑ２のベース間に設けら
れている。
【００２７】データ再生時に、記録データに応じてＭＲ
ヘッド抵抗ＲMRの抵抗値ｒが変化する。ここで、その変
化分をΔｒとする。バイアス電流源ＩＳB によりヘッド
抵抗ＲMRにバイアス電流ｉB が供給されているので、ヘ
ッド抵抗ＲMRの抵抗値の変化がその両端の電位差（ｉB
×Δｒ）として現れる。差動増幅回路ＡＭＰ２により、
ヘッド抵抗ＲMRの両端の電位差（ｉB ×Δｒ）が増幅さ
れ、出力電圧Ｖout として外部に出力されるので、差動
増幅回路ＡＭＰ２の出力電圧Ｖout に応じて、記録デー
タを判別することができる。
ヘッド抵抗ＲMRの抵抗値ｒが変化する。ここで、その変
化分をΔｒとする。バイアス電流源ＩＳB によりヘッド
抵抗ＲMRにバイアス電流ｉB が供給されているので、ヘ
ッド抵抗ＲMRの抵抗値の変化がその両端の電位差（ｉB
×Δｒ）として現れる。差動増幅回路ＡＭＰ２により、
ヘッド抵抗ＲMRの両端の電位差（ｉB ×Δｒ）が増幅さ
れ、出力電圧Ｖout として外部に出力されるので、差動
増幅回路ＡＭＰ２の出力電圧Ｖout に応じて、記録デー
タを判別することができる。
【００２８】ヘッド抵抗ＲMRの両端に、（ｉB ×ｒ）分
の直流成分が生じたが、直流カットオフ用容量素子Ｃ３
およびＣ４によりこの直流成分がカットオフされ、交流
成分（ｉB ×Δｒ）のみが差動増幅回路ＡＭＰ２のトラ
ンジスタＱ１とＱ２のベース間に印加される。
の直流成分が生じたが、直流カットオフ用容量素子Ｃ３
およびＣ４によりこの直流成分がカットオフされ、交流
成分（ｉB ×Δｒ）のみが差動増幅回路ＡＭＰ２のトラ
ンジスタＱ１とＱ２のベース間に印加される。
【００２９】ＭＲヘッドが静電気に弱いため、ＭＲヘッ
ドの電位をできるだけ接地電位ＧＮＤまたはその近くに
保持する必要がある。このため、抵抗素子Ｒ３とＲ４に
より、ヘッド抵抗ＲMRの両端の電位差である（ｉB ×
ｒ）の中間電位を作り、この中間電位をなるべく接地電
位ＧＮＤに設定するように、差動増幅回路ＡＭＰ１とト
ランジスタＱ３でフィードバック回路を構成する。ま
た、容量素子Ｃ１は、差動増幅回路ＡＭＰ１とトランジ
スタＱ３からなるフィードバック回路の位相補償をする
ために設けられている。
ドの電位をできるだけ接地電位ＧＮＤまたはその近くに
保持する必要がある。このため、抵抗素子Ｒ３とＲ４に
より、ヘッド抵抗ＲMRの両端の電位差である（ｉB ×
ｒ）の中間電位を作り、この中間電位をなるべく接地電
位ＧＮＤに設定するように、差動増幅回路ＡＭＰ１とト
ランジスタＱ３でフィードバック回路を構成する。ま
た、容量素子Ｃ１は、差動増幅回路ＡＭＰ１とトランジ
スタＱ３からなるフィードバック回路の位相補償をする
ために設けられている。
【００３０】直流カットオフ用容量素子とトランジスタ
Ｑ１またはＱ２のベース入力抵抗からなるハイパスフィ
ルタのカットオフ周波数ｆC は、次式により求められ
る。
Ｑ１またはＱ２のベース入力抵抗からなるハイパスフィ
ルタのカットオフ周波数ｆC は、次式により求められ
る。
【００３１】
【数３】 ｆC ＝１／（２π・Ｃ3 ・ｒin1 ） 〔Ｈｚ〕 …（３） または
【数４】 ｆC ＝１／（２π・Ｃ4 ・ｒin2 ） 〔Ｈｚ〕 …（４）
【００３２】式（３）において、ｒin1 は抵抗素子Ｒ５
とトランジスタＱ１のベース入力抵抗との並列抵抗値で
あり、ｒin2 は抵抗素子Ｒ６とトランジスタＱ２のベー
ス入力抵抗との並列抵抗値である。なお、ここで、トラ
ンジスタＱ１とＱ２はほぼ同じ電気特性を有するものと
すると、それぞれのベース入力抵抗ｒbin は、次式によ
り与えられる。
とトランジスタＱ１のベース入力抵抗との並列抵抗値で
あり、ｒin2 は抵抗素子Ｒ６とトランジスタＱ２のベー
ス入力抵抗との並列抵抗値である。なお、ここで、トラ
ンジスタＱ１とＱ２はほぼ同じ電気特性を有するものと
すると、それぞれのベース入力抵抗ｒbin は、次式によ
り与えられる。
【００３３】
【数５】 ｒbin ＝ｈfe・ｖT ／Ｉc …（５）
【００３４】ここで、ｈfeはトランジスタの電流増幅
率、ｖT はボルツマン定数、Ｉc はトランジスタのコレ
クタ電流である。さらに、トランジスタＱ１およびＱ２
の電流増幅率ｈfeを４００とし、ボルツマン定数ｖT を
２６ｍＶとし、トランジスタＱ１およびＱ２のコレクタ
電流Ｉc をともに５ｍＡとすると、式（４）により、ト
ランジスタＱ１およびＱ２のベース入力抵抗は、約２．
０８ｍΩと求められる。さらに、抵抗素子Ｒ５とＲ６の
抵抗値を等しく、ともに１０ｋΩとすると、カットオフ
周波数ｆC を５００ｋＨｚに設定するために、式（３）
により、容量素子Ｃ３およびＣ４の容量値Ｃ3 およびＣ
4 は、ほぼ１８５ｐＦと求められる。
率、ｖT はボルツマン定数、Ｉc はトランジスタのコレ
クタ電流である。さらに、トランジスタＱ１およびＱ２
の電流増幅率ｈfeを４００とし、ボルツマン定数ｖT を
２６ｍＶとし、トランジスタＱ１およびＱ２のコレクタ
電流Ｉc をともに５ｍＡとすると、式（４）により、ト
ランジスタＱ１およびＱ２のベース入力抵抗は、約２．
０８ｍΩと求められる。さらに、抵抗素子Ｒ５とＲ６の
抵抗値を等しく、ともに１０ｋΩとすると、カットオフ
周波数ｆC を５００ｋＨｚに設定するために、式（３）
により、容量素子Ｃ３およびＣ４の容量値Ｃ3 およびＣ
4 は、ほぼ１８５ｐＦと求められる。
【００３５】このように、本実施形態においては、差動
増幅回路ＡＭＰ２を構成するトランジスタＱ１とＱ２の
エミッタ間に直流カットオフ用容量素子を設ける代わり
に、ヘッド抵抗ＲMRの両方の端子とトランジスタＱ１，
Ｑ２のベース間にそれぞれ直流カットオフ用容量素子が
設けられる。このため、本実施形態における直流カット
オフ用容量素子の容量値が低くでき、ＩＣチップに内蔵
できる。このため、容量素子をＩＣチップの外に接続す
るための端子を設ける必要がなく、ＩＣチップのコンパ
クト化ができ、外部部品の削減による回路構成の簡略化
を実現でき、コストの低減が図れる。
増幅回路ＡＭＰ２を構成するトランジスタＱ１とＱ２の
エミッタ間に直流カットオフ用容量素子を設ける代わり
に、ヘッド抵抗ＲMRの両方の端子とトランジスタＱ１，
Ｑ２のベース間にそれぞれ直流カットオフ用容量素子が
設けられる。このため、本実施形態における直流カット
オフ用容量素子の容量値が低くでき、ＩＣチップに内蔵
できる。このため、容量素子をＩＣチップの外に接続す
るための端子を設ける必要がなく、ＩＣチップのコンパ
クト化ができ、外部部品の削減による回路構成の簡略化
を実現でき、コストの低減が図れる。
【００３６】また、ＭＲヘッドの電位に関係なく、トラ
ンジスタＱ１とＱ２のベースバイアス電位を決定できる
ため、電流源ＩＳ３は、トランジスタＱ１とＱ２のエミ
ッタ接続点から接地電位ＧＮＤへ電流を流すことが可能
である。これにより、（Ｖee×ｉ3 ）分の消費電力の低
減を実現できる。ここで、例えば、負の電源電圧Ｖeeを
−５Ｖとし、電流源ＩＳ３の電流値ｉ3 を１０ｍＡとす
ると、５０ｍＷの消費電力の低減を達成できる。
ンジスタＱ１とＱ２のベースバイアス電位を決定できる
ため、電流源ＩＳ３は、トランジスタＱ１とＱ２のエミ
ッタ接続点から接地電位ＧＮＤへ電流を流すことが可能
である。これにより、（Ｖee×ｉ3 ）分の消費電力の低
減を実現できる。ここで、例えば、負の電源電圧Ｖeeを
−５Ｖとし、電流源ＩＳ３の電流値ｉ3 を１０ｍＡとす
ると、５０ｍＷの消費電力の低減を達成できる。
【００３７】以上説明したように、本実施形態によれ
ば、ＭＲヘッド抵抗ＲMRにバイアス電流源ＩＳB により
電流ｉB を供給し、磁気記録データ再生時にヘッド抵抗
ＲMRの変化分を電圧の変化に変換する。容量素子Ｃ３，
Ｃ４により、ヘッド抵抗ＲMRの電圧降下の直流成分をカ
ットオフし、交流成分のみをトランジスタＱ１，Ｑ２か
らなる差動増幅回路ＡＭＰ２に入力し、増幅した出力電
圧Ｖout に応じて記録データの再生を判別できるので、
直流カットオフ用容量素子Ｃ３とＣ４の容量値を小さく
でき、ＩＣチップに内蔵できるので、外部部品の削減を
実現できる。さらに、トランジスタＱ１とＱ２のベース
バイアス電圧がヘッド抵抗と関係なく設定できるので、
低消費電力化を実現できる。
ば、ＭＲヘッド抵抗ＲMRにバイアス電流源ＩＳB により
電流ｉB を供給し、磁気記録データ再生時にヘッド抵抗
ＲMRの変化分を電圧の変化に変換する。容量素子Ｃ３，
Ｃ４により、ヘッド抵抗ＲMRの電圧降下の直流成分をカ
ットオフし、交流成分のみをトランジスタＱ１，Ｑ２か
らなる差動増幅回路ＡＭＰ２に入力し、増幅した出力電
圧Ｖout に応じて記録データの再生を判別できるので、
直流カットオフ用容量素子Ｃ３とＣ４の容量値を小さく
でき、ＩＣチップに内蔵できるので、外部部品の削減を
実現できる。さらに、トランジスタＱ１とＱ２のベース
バイアス電圧がヘッド抵抗と関係なく設定できるので、
低消費電力化を実現できる。
【００３８】
【発明の効果】以上説明したように、本発明のヘッド抵
抗用増幅回路によれば、磁気記録データ再生装置を形成
するＩＣチップの端子数を削減でき、ＩＣチップのコン
パクト化ができる。さらに、外付け部品数を削減できる
ので、回路の簡略化および低コスト化が図れる。また、
本発明によれば、磁気記録データ再生装置の低消費電力
化を実現できる利点がある。
抗用増幅回路によれば、磁気記録データ再生装置を形成
するＩＣチップの端子数を削減でき、ＩＣチップのコン
パクト化ができる。さらに、外付け部品数を削減できる
ので、回路の簡略化および低コスト化が図れる。また、
本発明によれば、磁気記録データ再生装置の低消費電力
化を実現できる利点がある。
【図１】本発明に係るＭＲヘッド抵抗用増幅回路の一実
施形態を示す回路図である。
施形態を示す回路図である。
【図２】従来のＭＲヘッド抵抗用増幅回路の一例を示す
回路図である。
回路図である。
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７…抵抗素
子、Ｑ１，Ｑ２，Ｑ３…トランジスタ、ＩＳ１，ＩＳ
２，ＩＳ３…電流源、ＩＳB …バイアス電流源、ＶＳ１
…電圧源、ＡＭＰ１，ＡＭＰ２…差動増幅回路、Ｃ１，
Ｃ２，Ｃ３…容量素子、ＶCC…電源電圧、Ｖee…負の電
源電圧、ＧＮＤ…接地電位。
子、Ｑ１，Ｑ２，Ｑ３…トランジスタ、ＩＳ１，ＩＳ
２，ＩＳ３…電流源、ＩＳB …バイアス電流源、ＶＳ１
…電圧源、ＡＭＰ１，ＡＭＰ２…差動増幅回路、Ｃ１，
Ｃ２，Ｃ３…容量素子、ＶCC…電源電圧、Ｖee…負の電
源電圧、ＧＮＤ…接地電位。
Claims (7)
- 【請求項１】磁気記録データに応じて抵抗値が変化する
ＭＲヘッド抵抗と、 上記ＭＲヘッド抵抗に所定のバイアス電流を供給する電
流源と、 コレクタにそれぞれ負荷が接続され、エミッタ同士が共
通に接続され、その接続点と接地電位間に電流源が接続
されている第１と第２のトランジスタからなる差動増幅
回路と、 上記ＭＲヘッド抵抗の第１の端子と上記第１のトランジ
スタのベース間に接続されている第１の容量素子と、 上記ＭＲヘッド抵抗の第２の端子と上記第２のトランジ
スタのベース間に接続されている第２の容量素子とを有
する増幅回路。 - 【請求項２】上記第１および第２の容量素子は、ＩＣチ
ップ内に形成されている請求項１記載の増幅回路。 - 【請求項３】上記ＭＲヘッド抵抗の上記第１と第２の端
子間に直列接続されている第１と第２の抵抗素子と、 入力端子が上記第１と第２の抵抗間の接続点に接続さ
れ、反転入力端子が接地電位に接続されている差動増幅
回路と、 ベースが上記差動増幅回路の出力端子に接続され、コレ
クタが上記ＭＲヘッド抵抗の上記第２の端子に接続さ
れ、エミッタが第２の電源電圧に接続されている第３の
トランジスタとを有する請求項１記載の増幅回路。 - 【請求項４】上記第２の電源電圧は、上記接地電位より
低く設定されている請求項３記載の増幅回路。 - 【請求項５】上記第３のトランジスタのベースと上記第
２の電源電圧との間に接続されている第３の容量素子を
有する請求項３記載の増幅回路。 - 【請求項６】上記ＭＲヘッド抵抗にバイアス電流を供給
する上記電流源は、第１の電源電圧と上記ＭＲヘッド抵
抗の上記第１の端子間に接続されている請求項１記載の
増幅回路。 - 【請求項７】上記第１の電源電圧は、上記接地電位より
高く設定されている請求項６記載の増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007885A JPH11203611A (ja) | 1998-01-19 | 1998-01-19 | 増幅回路 |
| US09/213,414 US6154333A (en) | 1998-01-19 | 1998-12-17 | Amplification circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007885A JPH11203611A (ja) | 1998-01-19 | 1998-01-19 | 増幅回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006183267A Division JP2006260772A (ja) | 2006-07-03 | 2006-07-03 | 増幅回路および磁気記録データ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11203611A true JPH11203611A (ja) | 1999-07-30 |
| JPH11203611A5 JPH11203611A5 (ja) | 2005-07-21 |
Family
ID=11678061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007885A Pending JPH11203611A (ja) | 1998-01-19 | 1998-01-19 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6154333A (ja) |
| JP (1) | JPH11203611A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016052A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 磁気抵抗素子の信号増幅回路 |
| JP2001067602A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | Ｍｒ素子信号増幅回路 |
| US6252457B1 (en) * | 1999-12-28 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier circuit |
| US20070126244A1 (en) * | 2003-09-09 | 2007-06-07 | Intier Automotive Closures Inc. | Power Actuator for Automotive Closure Latch |
| US7362530B2 (en) * | 2004-03-02 | 2008-04-22 | Texas Instruments Incorporated | Amplifier apparatus for use with a sensor |
| JP2008011132A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | ９０度移相器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053343A1 (en) * | 1980-11-28 | 1982-06-09 | Hitachi, Ltd. | Reproducing and amplifying circuit for magnetoresistive head |
| US5426542A (en) * | 1994-01-21 | 1995-06-20 | Seagate Technology, Inc. | Electronically coupled high-impedance magnetoresistive preamplifier |
| US5757566A (en) * | 1996-09-10 | 1998-05-26 | Vtc Inc. | Direct AC-coupled amplifier with improved common mode rejection for MR heads |
| US6066987A (en) * | 1998-03-12 | 2000-05-23 | National Semiconductor Corp. | Differential cascode magneto-resistance preamplifier with bias bypass |
-
1998
- 1998-01-19 JP JP10007885A patent/JPH11203611A/ja active Pending
- 1998-12-17 US US09/213,414 patent/US6154333A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6154333A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
| CN1079560C (zh) | 高电源抑制比的单端供电前置放大器 | |
| JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
| JP3857255B2 (ja) | 磁気記録再生装置 | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| JPH11203611A (ja) | 増幅回路 | |
| US5831784A (en) | Pseudo differential voltage sense MR preamplifier with improved bandwidth | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JPH1166505A (ja) | 磁気抵抗性データ変換器用低ノイズ前置増幅器 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JPH11203611A5 (ja) | ||
| JP2001523373A (ja) | 磁気記録担体から情報を読み出す装置 | |
| JP2006260772A (ja) | 増幅回路および磁気記録データ再生装置 | |
| US7187513B2 (en) | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications | |
| JP4144132B2 (ja) | Ｍｒヘッドの再生アンプ | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH11203612A (ja) | 増幅回路 | |
| JP2001084502A (ja) | 再生回路及びそれを用いた磁気再生装置 | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP3816002B2 (ja) | 磁気ディスク装置 | |
| JP4014740B2 (ja) | 増幅回路 | |
| JPH02278503A (ja) | 磁気抵抗素子駆動回路 | |
| JPS62125702A (ja) | 録音ヘツド駆動用増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |