JPH0715452A - 多重伝送方法及びその多重伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 通信制御部の故障やクロック生成部の発振停
止、及び伝送路の故障や伝送路上の信号の衝突等の異常
状態を検知して装置の安全性を高める。 【構成】 バスＭＢに接続され、バスからデータを順次
受信する通信制御回路１２を有し、順次受信されたデー
タを受信バッファ１９に格納させた後、データを出力ポ
ート１６から出力回路１５を介して負荷に出力する多重
伝送装置において、出力ポート１６へ送出される各デー
タを監視し、各データの少なくとも一部が、その前に受
信されたデータに対応して予め定められた変化をしない
場合に、ポート制御回路１７は、出力ポートに接続され
た負荷が安全に固定されるように、出力ポートを制御す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重伝送路に接続され
てデータフレームの伝送を行う多重伝送方法及びその多
重伝送装置に関し、特にデータ受信にかかる多重伝送方
法及びその多重伝送装置に関する。

【０００２】

【従来の技術】従来、この種の多重伝送方法における多
重伝送装置は、ペア電線等からなる伝送路（バス）に接
続されている。そして、多重伝送装置においては、通信
制御部（ＬＳＩ）が、このバスから受信されたフレーム
構成のデータを受信バッファメモリ（以下、「受信バッ
ファ」という。）に書き込む。次に、ポート制御部が、
その書き込まれたデータ内容に応じて出力ポートを適宜
変化させて、このデータを所望の被制御対象負荷（以
下、単に「負荷」という。）に出力していた。

【０００３】これら多重伝送装置は、バスに接続されて
ネットワークを構築しており、伝送方式としては、CSMA
/CD(Carrier Sense Multiple Access/Collision Detect
ion)伝送方式が用いられる。これら多重伝送装置は、例
えば自動車内のデータの多重伝送を行うローカルエリア
ネットワーク（ＬＡＮ）等に使用されている。

【０００４】

【発明が解決しようとする課題】ところが、この多重伝
送装置では、通信制御部を動作させるためのクロックを
供給するクロック生成部の発振が停止したり、通信制御
部自身が故障した場合には、これを検知することができ
ず、出力ポートに予期しないデータが現れて、場合によ
ってはこの出力ポートに接続された負荷に異常が生じる
という問題点があった。

【０００５】本発明は、このような問題点に鑑みなされ
たもので、通信制御回路の故障やクロック生成部の発振
停止、及び伝送路の故障や伝送路上の信号の衝突等の異
常状態を検知して装置の安全性を高めることができる多
重伝送方法及びその多重伝送装置を提供することを目的
とする。

【０００６】

【課題を解決するための手段】この目的を解決するため
に、本発明では、伝送路（バス）に接続され、バスから
データを受信する通信制御手段である通信制御回路を有
し、該データを出力ポートから被制御対象負荷に出力す
る多重伝送装置において、前記受信されたデータを格納
する受信記憶手段である受信バッファメモリと、前記受
信記憶手段から前記出力ポートへ送出するデータを監視
し、該データの少なくとも一部が予め定められた変化を
しない場合に、前記出力ポートを予め定められた状態に
制御するポート制御手段であるポート制御回路とを備え
た多重伝送装置が提供される。

【０００７】

【作用】例えば、受信した所定のデータ（特定データ）
の最下位ビットを、予め定められた所定間隔で繰り返さ
れるパターンから構成し、この最下位ビットがこのパタ
ーンの変化をしない場合に、ポート制御回路は、出力ポ
ートに接続された負荷が安全に固定されるように、この
出力ポートを制御する。

【０００８】従って、通信制御回路の故障やクロック生
成部の発振停止等により、予期しないデータが受信バッ
ファに書き込まれても、出力ポートを予め定められた状
態に制御するので、負荷に異常が生じることがなくな
る。

【０００９】

【実施例】本発明に係る実施例を図１乃至図１１の図面
に基づき説明する。図１は、本発明に係る多重伝送方法
に用いられる多重伝送システムの構成の一例を示す構成
図である。図１を参照すると、多重伝送システムは、複
数の多重伝送装置（以下、「ノード｝という。）１〜５
と、各ノード１〜５が接続される伝送路（バス）ＭＢと
から構成されている。これらノードは、後述するバスイ
ンターフェース回路を介してバスＭＢに接続され、この
バスＭＢ上の他のノードとの間で、フレーム構成のデー
タを伝送している。なお、本発明に係る多重伝送システ
ムにおいて、伝送路のトポロジーは、バス型、リング
型、又はスター型等のどのようなものでも応用可能であ
る。

【００１０】本発明に係る多重伝送システムの具体的な
ものとしては、例えば自動車内の電気系統の制御に用い
られ、スイッチ、センサ及びアクチュエータがそれぞれ
の配置場所からハーネス（自動車内の電線）を介して適
切なノードに接続されて構成されるものがある。すなわ
ち、インストルメントパネル（以下、「インパネ」とい
う。）ノード１は、メータ類ＭＥ１の近隣に配設され、
例えばエンジンノード４からの車速センサＳ１からのデ
ータによりメータＭＥ１を駆動し、ドアノード５からの
ドアスイッチＳＷ１のオン／オフ信号により、このメー
タＭＥ１内のインジケータランプを点灯させている。ま
た、このインパネノード１には、パワーウインドウモー
タＭ１を駆動するためのパワーウインドウスイッチＳＷ
２が接続されている。

【００１１】フロントノード２は、車両の前面に配設さ
れ、カウルノード３からのヘッドランプスイッチＳＷ
３、ターンシグナルスイッチＳＷ４のオン／オフ信号に
より、車両前面のヘッドランプＲ１、ターンシグナルラ
ンプＲ２を駆動している。カウルノード３は、カウル部
の近隣に配設され、ヘッドランプスイッチＳＷ３、ター
ンシグナルスイッチＳＷ４及びドアロックモータＭ２を
駆動させるためのドアロックスイッチＳＷ５が接続され
ている。

【００１２】エンジンノード４は、エンジンの近隣に配
設され、車速センサＳ１が接続されてエンジン・トラン
スミッションの制御を行っている。この制御は、車速セ
ンサＳ１等のデータに基づいてノード内のマイコンが行
っている。また、エンジンノード４は、車速センサＳ１
のデータをコード化して、インパネノード１に送信する
等、センサのデータを各ノードと伝送している。

【００１３】ドアノード５は、ドアの近隣に配設され、
ドアスイッチＳＷ１、パワーウインドウモータＭ１及び
ドアロックモータＭ２が接続されている。このドアスイ
ッチＳＷ１は、ドアが開いている時にオンになり、この
オン信号は、ドアノード５からインパネノード１内のイ
ンジケータランプを点灯させる信号として送信される。
また、ドアノード５は、インパネノード１からのパワー
ウインドウスイッチＳＷ２のオン／オフ信号により、パ
ワーウインドウモータＭ１が駆動され、ウインドウの上
げ下げを行う。また、ドアノード５は、カウルノード３
からのドアロックスイッチＳＷ５のオン／オフ信号によ
り、ドアロックモータＭ２が駆動され、ドアがロック・
ロック解除される。

【００１４】上述した多重伝送システムでは、通常一つ
のノードに物理アドレスが、一対一で対応しており、こ
の実施例では、このアドレスを４ビットのデータ（Ａ
３，Ａ２，Ａ１，Ａ０）で割り付けており、例えばイン
パネノード１には、アドレス０（００００）、フロント
ノード２には、アドレス４（０１００）、カウルノード
３には、アドレス８（１０００）、エンジンノード４に
は、アドレス１２（１１００）、ドアノード５には、ア
ドレス１５（１１１１）を割り付けるものとする。な
お、アドレスの割り付けは、この実施例ののものに限ら
ず、システムとして最適に割り付けられれば、他のもの
でも設定可能である。

【００１５】図２は、このバスＭＢを介してノード間で
伝送されるデータフレームのフォーマットの一例を示す
図である。図２を参照すると、このデータフレームは、
フレームの始まりを示すＳＯＦ（Start Of Frame）と、
複数のノードが同時にバスＭＢにデータを送信した時
に、その優先順位を決定するプライオリティ（ＰＲＩ）
と、後に続く各データ（DATA）の内容を示すＩＤと、デ
ータ長を示すデータが含まれるコントロールデータ領域
（ＣＯＮＴ）と、ＣＯＮＴで示される長さ（可変長）の
データ領域である例えば各８ビット毎のＤＡＴＡ１〜Ｄ
ＡＴＡ４と、エラーチェックコードのＣＲＣと、データ
の終了を示すＥＯＤ（End Of Data ）と、全てのノード
からビット対応で受信確認信号（以下、「ＡＣＫ信号」
という。）を返送させるための例えば２４ビットのＡＣ
Ｋ信号領域と、登録された全ノードからＡＣＫ信号が返
送されてデータ伝送が終了したことを示す１ビットのＡ
ＣＫ確定ビット領域と、フレームの終了を示すＥＯＦ
（End Of Frame）とから構成されている。

【００１６】このようなノードには、以下の図３及び図
５に示す２種類の構成のものが考えられる。図３を参照
すると、第１の実施例のノード１０は、データの入出力
制御機能をハードウェアで実現し、マイクロコンヒュー
タ（マイコン）を不要としたものである。このノード１
０は、バスインターフェース回路１１、通信制御回路１
２、入力回路１３、入力ポート１４、出力回路１５、出
力ポート１６、ポート制御部１７、送信データを格納す
る送信バッファメモリ（以下、「送信バッファ」とい
う。）１８、受信したデータを格納する受信バッファ１
９とから構成されている。

【００１７】入力回路１３は、負荷である例えば各種ス
イッチＳＷ等からの入力信号を、パラレル信号として取
り込んで、入力ポート１４に出力している。ポート制御
部１７は、入力ポート１４に入力される各種入力信号が
示す値を監視しており、この値の一部又は全部が変化す
ると、この入力信号の値を通信制御回路１２に送る。通
信制御回路１２は、この入力信号の値を入力データとし
て送信バッファ１８に格納し、そのデータに基づくフレ
ームを生成して、バスインターフェース回路１１を介し
てバスＭＢに送信する。なお、ここでは、入力ポート１
４は、８ビットづつの入力ポートＡと入力ポートＢの１
６ビット構成とする。

【００１８】このように生成される具体的な送信フレー
ムでは、図４(a)に示すように、入力ポート１４の各ビ
ットを、送信フレームのデータ領域の各ビットと一対一
で対応させている。すなわち、この例では、入力ポート
Ａのビット７〜０の各ビットがＤＡＴＡ３のビット７〜
０に、入力ポートＢのビット７〜０の各ビットがＤＡＴ
Ａ４のビット７〜０にそれぞれ対応している。

【００１９】また、通信制御回路１２は、バスＭＢ上の
信号をバスインターフェース回路１１を介して受信す
る。そして、スタートビットを検出することで受信フレ
ームが伝送路に送信されていることを認識し、このデー
タを一旦受信バッファ１９に格納させる。受信フレーム
を認識すると、通信制御回路１２は、ＣＯＮＴ及びＩＤ
により受信フレームが自ノードに必要なものであるか否
か判断する。ここで、この受信フレームが自ノードに必
要なもので、受信をエラーなく完了した場合には、受信
バッファ１９に取り込まれたデータをポート制御回路１
７に送る。

【００２０】ポート制御回路１７は、このデータをそれ
ぞれ対応した出力ポート１６へ出力し、出力回路１５を
介して所望の負荷、例えばモータＭ、ランプＲ等に出力
し、この負荷を駆動させる。なお、ここで、出力ポート
１６は、８ビットづつの出力ポートＡと出力ポートＢの
１６ビット構成とする。このように受信される具体的な
受信フレームでは、図４(b)に示すように、出力ポート
１６の各ビットを、受信フレームのデータ領域の各ビッ
トと一対一で対応させている。すなわち、この例では、
出力ポートＡのビット７〜０の各ビットがＤＡＴＡ３の
ビット７〜０に、出力ポートＢのビット７〜０の各ビッ
トがＤＡＴＡ４のビット７〜０にそれぞれ対応してい
る。

【００２１】通信制御回路１２は、バスＭＢの故障やバ
スＭＢ上の信号の衝突等を検知して適切な制御を行う。
これにより、ノード１０は、予期しないデータが、受信
バッファ１９に書き込まれることのないように、予期し
ないデータが、ポート制御回路１３を介して出力ポート
１２に出力されることのないように、構成されている。
また、バスＭＢに接続された少なくとも一の他のノード
（送信側ノード）からは、予め定められた一定の時間間
隔で特定のデータが繰り返し送信される。通信制御回路
１２が、バスＭＢ上に正しく伝送されたこの特定データ
を受信して正常に解釈すれば、この特定データは、受信
バッファ１９及びポート制御回路１７を介して、出力ポ
ート１６に出力される。

【００２２】なお、この実施例では、例えば図４(b)に
示すＤＡＴＡ３（特定データ）の最上位ビット（ＭＳ
Ｂ）、すなわち７ビット目のデータが１００ｍｓ間隔で
“１”と“０”を繰り返すデータからなっており、この
データに対応する出力ポートＡの７ビット目では、１０
０ｍｓ間隔で、ハイレベル“Ｈ”とローレベル“Ｌ”の
パターンを繰り返すようになる。

【００２３】この場合のポート制御回路１７は、以下に
示すポートの制御を行う。すなわち、ポート制御回路１
７は、受信バッファ１９に格納された特定データを監視
し、この特定データが予め定められたパターン（例えば
“１”と“０”の繰り返しパターン）を構成している場
合には、受信バッファ１９のデータ内容を出力ポート１
６にそのまま出力する。また、ポート制御回路１７は、
この特定データが予め定められたパターンを構成しない
場合には、直ちに出力ポート１６の一部又は全部を予め
定められた状態に変化させる。ここで、ポート制御回路
１７は、この予め定められた状態を、出力ポート１６に
接続された負荷が安全に固定されるように、設定してお
くことが望ましい。

【００２４】従って、この実施例では、予め定められた
所定間隔で繰り返されるＤＡＴＡ３のＭＳＢを、ポート
制御回路が監視しているので、通信制御回路の故障やク
ロック生成部の発振停止、及び伝送路の故障や伝送路上
の信号の衝突等の異常状態によって、予期しないデータ
が受信バッファに書き込まれて、このＭＳＢに異常が発
生した場合には、出力ポートを予め定められた状態に制
御することができる。これにより、この実施例では、負
荷が安全に固定されて、負荷に異常が生じることがなく
なる。

【００２５】このノード１０では、通信制御回路１２、
入力ポート１４、出力ポート１６及びポート制御回路１
７は、一つの通信ＩＣで構成されたものを例にしてい
る。このノード１０は、通信制御のためのマイコンを持
たないノード（以下、「Ｉ／Ｏノード」という。）なの
で、送信フレーム及び受信フレームは、アドレス設定用
入力端子等から入力する値を読み込んで、簡単に生成で
きるものが望ましい。具体的には、プライオリティは、
物理アドレス等で決定し、専用のプライオリティ設定端
子を設けないことで、端子数を減らし、通信制御回路１
２の規模を小さくしている。

【００２６】また、送信フレームのＩＤと受信フレーム
のＩＤを同じにすると、自ノードの送信フレームと他ノ
ードの送信フレームとの区別がつかない。このため、自
ノードの送信データを受信して負荷を駆動してしまうこ
とが考えられるので、ＩＤの最終ビットの論理値を変え
る等を行い、送信時にフレームに挿入するＩＤと、受信
すべきデータであることを判断するＩＤを異なるものと
している。

【００２７】つまり、図４を参照すると、フレームのＩ
Ｄは、８ビットのデータであり、ＩＤの０ビット目を、
図４(a)の送信フレームでは論理“０”、図４(b)の受信
フレームでは論理“１”に設定している。また、ＩＤの
４〜１ビット目に、それぞれアドレス値のＡ３，Ａ２，
Ａ１，Ａ０が対応している。ＩＤの７〜５ビット目は、
例えば全て論理“１”に固定して、Ｉ／Ｏノードの送受
信フレームであることを区別するようなものが考えられ
る。

【００２８】Ｉ／Ｏノードは、マイコンを持たないの
で、メータ等の複雑な制御を行うノードではなく、スイ
ッチのオン／オフデータの入力やランプを点灯させるた
めの信号出力等の制御機能が不要な入出力専用のノード
として使用することが適している。図１においては、フ
ロントノード２、エンジンノード４が、このＩ／Ｏノー
ドに該当する。

【００２９】図５を参照すると、第２の実施例のノード
２０は、バスインターフェース回路２１、通信制御回路
２２、入力回路２３、入力ポート２４、出力回路２５、
出力ポート２６、ＣＰＵコア２７、送信バッファ２８、
受信バッファ２９とから構成されている。このノード２
０では、通信制御回路２２、入力ポート２４、出力ポー
ト２６及びＣＰＵコア２７は、一つの通信ＩＣで構成さ
れている。

【００３０】ＣＰＵコア２７は、入力ポート２４を介し
てスイッチＳＷの信号を読み込み、通信制御回路２２へ
データとして送出している。そして、ＣＰＵコア２７か
ら送信開始信号が入力すると、通信制御回路２２は、こ
のデータをフレーム形式で、バスインターフェース回路
２１に送出している。また、通信制御回路２２は、バス
インターフェース回路２１からフレームを受信すると、
そのフレーム内のデータを受信バッファ２９に格納させ
て、ＣＰＵコア２７へフレーム受信したことを報知す
る。この報知を受けたＣＰＵコア２７は、受信バッファ
２９に格納されたデータを取り込み、フレーム内のＣＯ
ＮＴ及びＩＤにより、このフレームが自ノードに必要な
ものであるかどうか判断する。ここで、ＣＰＵコア２７
は、自ノードに必要なフレームの受信をエラーなく完了
した場合には、受信データに従って、出力回路２５に接
続された負荷の制御を行っている。

【００３１】この実施例でも、送信側ノードの通信制御
回路が送信する、予め定められた所定間隔で繰り返され
るＤＡＴＡ３のＭＳＢを、ポート制御回路が監視してい
るので、予期しないデータが受信バッファに書き込まれ
て、このＭＳＢに異常が発生した場合には、出力ポート
を予め定められた状態に制御することができる。このよ
うなマイコンにより通信制御を行うノード（以下、「Ba
sicノード」という。）２０では、自ノードの送信フレ
ーム又は受信フレームに対応するＩＤを、ノード立ち上
がり時等に初期設定としてマイコンのＲＡＭ等に専用の
記憶領域を設けて記憶させておくことが可能である。こ
れにより、Basicノード２０は、複数のフレーム、すな
わち異なったＩＤのフレームで通信が可能となり、送受
信の信号数を多くでき、複数のメータ等を制御する制御
機能が必要となるノードに使用することが適している。
図１においては、インパネノード１、カウルノード３及
びドアノード５が、このBasicノードに該当する。

【００３２】次に、図１に示した多重伝送システムにお
ける送受信フレームの具体例を図６に示す。なお、この
多重伝送システムでは、上述したごとくインパネノード
１、カウルノード３及びドアノード５を、図５に示した
構成のBasicノードとし、フロントノード２、エンジン
ノード４を、図３に示した構成のＩ／Ｏノードとする。

【００３３】エンジンノード４では、エンジン・トラン
スミッションの複雑な制御を行うが、このような制御は
専用のマイコンで行うことがある。その場合には、図３
に示した入力回路１３及び出力回路１５の代わりに、マ
イコンを負荷と通信ＩＣの間に接続させた入出力制御用
のＩ／Ｏノードとして構成が可能である。すなわち、こ
のＩ／Ｏノードでは、入力ポート１４の入力端子を、マ
イコンの出力ポートに接続させ、出力ポート１６及び車
速センサＳ１をマイコンの入力ポートに接続させる。

【００３４】このＩ／Ｏノードは、入力ポートの変化に
応じてフレーム送信する通信制御回路により構成されて
いるため、車速センサＳ１からの入力信号の変化によっ
てフレームを送信する場合には、マイコンが自己の出力
ポートを変化させることにより、フレーム送信を可能に
する。この場合、マイコンは、入力ポート１４の入力ポ
ート値を任意に変化させることができるので、データの
送信間隔は、自由に設定可能である。なお、このＩ／Ｏ
ノードでは、車速センサＳ１から出力されるパルスの周
期をマイコンが計算し、その値をここでは４ビットのデ
ータにコード化してマイコンの出力ポートからデータを
出力し、通信ＩＣの入力ポート１４へ入力させて送信す
る。

【００３５】図６を参照すると、(a)は、カウルノード
３がフロントノード２に送信するフレームで、ＤＡＴＡ
３の第６ビット目にヘッドランプスイッチＳＷ３のデー
タ、第５ビット目にターンシグナルスイッチＳＷ４のデ
ータを対応させている。このフレームは、Ｉ／Ｏノード
であるフロントノード２の受信フレームであるので、図
４で説明したように、ＩＤは、“１１１０１００１”と
なる。

【００３６】図６(b)は、エンジンノード４がインパネ
ノード１に送信するフレームで、ＤＡＴＡ３の第６ビッ
ト目から第３ビット目までの４ビットにコード化された
車速センサＳ１のデータを対応させている。この車速セ
ンサＳ１の信号は、メータＭＥ１を駆動させるための信
号であり、車速は、連続した信号であるので、頻繁に例
えば数１００ｍｓ間隔でサイクリック送信される必要が
ある。このフレームは、Ｉ／Ｏノードであるエンジンノ
ード４の送信フレームであるので、ＩＤは、“１１１１
１０００”となる。

【００３７】図６(c)は、カウルノード３がドアノード
５に送信するフレームで、ＤＡＴＡ３の第７ビット目に
ドアロックスイッチＳＷ５のデータを対応させている。
このフレームは、Basicノード間の送受信フレームであ
るが、ここではＩＤに受信ノードであるドアノード５の
アドレス値を挿入して、“０００１１１１１”としてい
る。ドアノード５では、このＩＤのフレームは、自ノー
ドに必要なフレームなので、予めマイコンのＲＡＭにこ
のＩＤを記憶させている。

【００３８】図６(d)は、インパネノード１がドアノー
ド５に送信するフレームで、ＤＡＴＡ３の第６ビット目
にパワーウインドウスイッチＳＷ２のデータを対応させ
ている。このパワーウインドウスイッチＳＷ２のデータ
は、ドアロックスイッチＳＷ５のデータと同様に、ドア
制御系の信号であるので、このフレームのＩＤは、図６
(c)のフレームと同様“０００１１１１１”としてい
る。

【００３９】なお、インパネノード１とカウルノード３
は、同じＩＤのフレームを送信するため、このフレーム
では、ＤＡＴＡ１に、データの有効・無効を示す有効・
無効ビット機能（以下、「Ｖ／Ｉ」という。）を導入し
ている。このＶ／Ｉは、ＤＡＴＡ３の各ビットにＤＡＴ
Ａ１の各ビットを対応させている。すなわち、このＶ／
Ｉでは、ＤＡＴＡ３の制御に必要なビットに対応したＤ
ＡＴＡ１のビットの論理値を“０”とし、ＤＡＴＡ３の
制御に無関係なビットに対応したＤＡＴＡ１のビットの
論理値を“１”として、受信ノードでフレームのどのデ
ータビットが制御用であるかを判断できるようにしたも
のである。

【００４０】図６(c)のフレームでは、第７ビット目
は、制御に必要なデータであるが、第６ビット目は、無
関係なデータであるので、ＤＡＴＡ１の第７ビット目を
論理“０”、第６ビット目を論理“１”としている。ま
た、図６(d)のフレームでは、第６ビット目は、制御に
必要なデータであるが、第７ビット目は、無関係なデー
タであるので、ＤＡＴＡ１の第７ビット目を論理
“１”、第６ビット目を論理“０”としている。

【００４１】このＶ／Ｉを導入しない場合には、例えば
インパネノード１がパワーウインドウスイッチＳＷ２の
オン信号を送信して、ウインドウを開いている時に、カ
ウルノード３がドアロックスイッチＳＷ５のオフ信号を
送信することが考えられる。この場合、カウルノード３
は、パワーウインドウスイッチＳＷ２のデータを持たな
いため、図６(c)のフレームにおけるＤＡＴＡ３の第６
ビット目のデータは、正しい値で送信されているとは限
らない。にもかかわらず、ドアノード５は、このカウル
ノード３の送信フレームのＩＤも、受信ノードである自
ノードを示すＩＤであるため、この送信フレームに基づ
いて制御を行う。そのため、この開いているウインドウ
が閉じられてしまうことが発生しうる。そこで、これら
の信号に対して異なるＩＤを割り付ける必要が生じる。

【００４２】従って、この実施例のように、Ｖ／Ｉを導
入すれば、カウルノード３からドアロックスイッチＳＷ
５を送信する時に、ＤＡＴＡ３の第６ビット目を無効に
指定すれば、同じＩＤでフレームを送信しても誤動作を
防ぐことができる。図６(e)は、ドアノード５がインパ
ネノード１に送信するフレームで、ＤＡＴＡ３の第７ビ
ット目にドアスイッチＳＷ１のデータを対応させてい
る。このフレームは、Basicノード間の送受信フレーム
であるが、ここでは、ＩＤに受信ノードであるインパネ
ノード１のアドレス値を挿入して、“０００００００
１”としている。インパネノード１では、このＩＤのフ
レームは、自ノードに必要なフレームなので、予めマイ
コンのＲＡＭにこのＩＤを記憶させている。

【００４３】この実施例の多重伝送システムでは、ヘッ
ドランプスイッチＳＷ３の信号、パワーウインドウスイ
ッチＳＷ２の信号が特に重要な信号と考えられ得る。そ
こで、この実施例では、カウルノードは、図６(a)のフ
レームにおけるＤＡＴＡ３の第７ビット目を、“１”と
“０”を繰り返しながら、１００ｍｓ間隔で送信するよ
うにした。このフレームを受信するフロントノード２で
は、ＤＡＴＡ３の第７ビット目に対応する出力ポートＡ
の第７ビット目にデータを出力するので、出力ポートＡ
の第７ビット目は、１００ｍｓ間隔でハイレベル“Ｈ”
とローレベル“Ｌ”のパターンを繰り返すようになる。

【００４４】図７は、本発明に係るノードの第３実施例
の構成を示す構成ブロック図である。なお、図７におい
て、バスインターフェース回路３１、通信制御回路３
２、入力回路３３、入力ポート３４、出力回路３５、出
力ポート３６、ポート制御回路３７、送信バッファ３
８、受信バッファ３９は、図３に示した同じ名称の構成
部分と同様なので、説明を省略する。

【００４５】図７を参照すると、この実施例では、出力
ポート３６から出力される複数の出力データのうちの少
なくとも一の特定データ、例えば図４(b) に示す出力ポ
ートＡの第７ビット目に対応する出力データを取り出
し、その出力をタイマリセット信号としてウォッチ・ド
ッグ・タイマ（以下、単に「タイマ」という。）４０に
入力し、このタイマをリセットして、タイマ時間を初期
値に戻している。

【００４６】図８(b)に示すように、通常、タイマ４０
は、例えば“Ｈ”を出力しているが、予め抵抗やコンデ
ンサ等で設定されたタイマ時間内にリセット信号を入力
しないと、タイマ４０は、出力を“Ｌ”に変化させるも
のである。このタイマ４０のリセットは、図８(a)に示
すように、出力ポートＡの第７ビット目に対応する出力
データを取り出し、その出力の例えば“Ｈ”から“Ｌ”
への立ち下がりエッジを入力することによって行ってい
る。つまり、タイマ４０は、２００ｍｓ毎にリセットさ
れることになる。

【００４７】タイマ４０は、タイマ時間を、例えば２０
０ｍｓより十分長い２５０ｍｓに予め設定すれば、タイ
マの出力は変化しないことになる。このタイマ時間と送
信間隔は、システムによって最適値が異なることも当然
考えられる。ところが、伝送路、バスインターフェース
回路、通信制御回路、ポート制御回路、出力ポート等の
いずれかが故障して正常な通信ができなくなった場合に
は、出力ポートへ正常な出力ができなくなり、例えばポ
ートは、“Ｈ”又は“Ｌ”に固定されることになる。こ
の場合には、タイマのリセット信号が２５０ｍｓ以内に
出力されなくなるので、タイマの出力は、“Ｈ”から
“Ｌ”に変化する。このタイマの出力は、図７に示すよ
うに、通信ＩＣのフェイルセーフ用入力端子４１を介し
てポート制御回路３７に入力される。

【００４８】ポート制御回路３７は、タイマ４０からの
出力が“Ｌ”になったことを検知すると、ポートの出力
が予め定められたパターン（ここでは、所定の時間間隔
で“０”，“１”を繰り返すパターン）を構成しないも
のと判断し、直ちに出力ポート３６の一部又は全部を予
め定められた状態に変化させる。ここで、少なくともタ
イマ４０に入力する出力ポートの状態は、通常のポート
出力を保持させるように設定する。これは、例えば外来
ノイズ等の影響で一時的に正常な通信ができなくなった
時に、少し時間が経過すれば通信が可能となる場合を考
えた場合に、タイマに入力する出力ポート（ここでは、
出力ポートＡの第７ビット目）も予め定められた状態に
変化させてしまうと、通信が復帰してもタイマにリセッ
ト信号が入力されなくなるため、このノードは不能とな
り、車両の性能を落としたままになってしまう理由によ
る。

【００４９】ここで、ポート制御回路３７は、この予め
定められた状態を、出力ポート３６に接続された負荷が
安全に固定されるように、設定しておくことが望まし
い。フロントノード２では、ヘッドランプＲ１を点灯さ
せることが安全と考えられるため、出力ポートＡの第６
ビット目は、オンに固定されることが望ましい。なお、
この予め定められた状態の設定とは、例えば各出力ポー
ト毎に“Ｈ”状態又は“Ｌ”状態を設定してもよいし、
また一部又は全部の出力ポートを高インピーダンス状態
に設定してもよい。ただし、この出力ポートを高インピ
ーダンス状態に設定する場合には、負荷の状態に応じて
必要な出力ポートをプルアップ又はプルダウンしておく
必要があるが、このプルアップ又はプルダウンの論理を
外部の回路で設定できるので、自由度が大きくなる。

【００５０】このように予め定められた状態に設定され
る出力ポート３６は、例えば図９に示すように、ポート
制御回路３７から入力するデータをラッチ回路４１で保
持し、このデータを複数の出力バッファ４２を介して出
力するものが考えられる。この出力ポート３６の状態を
高インピーダンス（フローティング）状態に設定する場
合は、この出力バッファ４２を、ポート制御回路３７に
接続された３ステートバッファで構成するものが考えら
れる（図９参照）。ただし、出力バッファ４２ｐは、他
の出力バッファ４２と異なり、その出力をタイマ４０に
も送出させている。

【００５１】そして、ポート制御回路３７は、タイマ４
０からの出力が“Ｌ”状態に変化したのを検知すると、
出力ポート３６を動作制御して、出力バッファ４２の出
力値をフローティング状態にすることが可能となる。ま
た、ポート制御回路３７は、出力バッファ４２ｐをフロ
ーティング状態に動作制御していないので、この出力バ
ッファ４２ｐの出力値は、ポート制御回路３７からのデ
ータを取り込まれたレベル状態で出力されることとな
る。

【００５２】従って、この実施例では、タイマに入力す
る出力ポートＡの第７ビット目のデータに異常が発生し
た場合には、ポート制御回路が出力ポートを予め定めら
れた状態に制御することができる。なお、監視が行われ
るデータとしては、本実施例に示したデータに限らず、
例えば出力ポートを常時変化させるデータ（スピードメ
ータやウインカ等のデータ）が存在する場合には、その
データの変化部分を用いることも可能である。

【００５３】また、出力ポート３６の他の実施例として
は、図１０に示すように、出力バッファ４２をタイマ４
０に接続させて、このタイマ４０の出力を、直接出力ポ
ート３６へ入力させるように構成するものも考えられ
る。そして、タイマ４０の出力が“Ｌ”状態に変化する
と、出力ポート３６の出力値をフローティング状態にな
るように設定することが可能となる。

【００５４】従って、この実施例では、タイマに入力す
る出力ポートＡの第７ビット目のデータに異常が発生し
た場合には、タイマが出力ポートを予め定められた状態
に制御することができる。次に、受信バッファ、ポート
制御回路及び出力ポートを、図１１の部分構成図の一例
に基づいて詳細に説明する。

【００５５】図１１を参照すると、通信制御回路から入
力するデータを格納する受信バッファ３９は、データを
シリアルに順次格納していく、例えばシフトレジスタが
考えられる。このシフトレジスタ３９ａ〜３９ｐは、格
納されたデータをポート制御回路３７へビット毎にパラ
レルに送出する。なお、シフトレジスタ３９ａ〜３９ｐ
は、出力ポート数に相当するビット数で構成されてお
り、ここでは例えば１６ビット構成のものを用いてい
る。

【００５６】ポート制御回路３７は、タイマ４０の出力
論理に応じて入力したデータを出力ポート３６にロード
している。出力ポート３６は、このシフトレジスタ３９
ａ〜３９ｐに対応したラッチ回路４１ａ〜４１ｐと、こ
のラッチ回路４１ａ〜４１ｐからのデータを取り込む出
力バッファ４２ａ〜４２ｐとから構成されており、ポー
ト制御回路３７から取り込んだデータを、負荷に出力し
ている。また、この実施例では、タイマ４０にデータを
出力する出力ポートは、最終段である１６ビット目のシ
フトレジスタ３９ｐに対応するポートである出力ポート
Ａの第７ビットとしている。このように設定した理由
は、データ通信の制御が異常な場合だけでなく、シフト
レジスタが故障した場合にも、タイマ４０は、リセット
されなくなり、その出力を“Ｌ”状態に変化することが
可能になるからである。

【００５７】このようなノードにおいて、フレームを受
信すると、そのフレームのデータは、１ビット目のシフ
トレジスタ３９ａから順次シフトされていく。そして、
３ビット目のシフトレジスタ３９ｃが故障して、出力デ
ータが“Ｈ”状態に固着すると、この３〜１６ビット目
までのシフトレジスタ３９ｃ〜３９ｐからの出力データ
が、全て“Ｈ”状態になるため、１６ビット目のシフト
レジスタ３９ｐに対応する出力ポートは、“Ｈ”状態の
ままになる。このため、タイマ４０は、リセットされ
ず、タイマの出力は、“Ｌ”状態に変化することにな
る。

【００５８】すなわち、例えばここで３ビット目のシフ
トレジスタからの出力データを監視していた場合には、
１〜３ビット目までの故障だけしか検出できないが、こ
の実施例のごとく、タイマ４０で監視するビットを、シ
フトレジスタの最終ビットとすれば、シフトレジスタの
全ビットの故障が検出可能になる。また、この実施例で
は、かかる異常が回復し、ノード間のデータ伝送が正常
に行われるようになった場合には、この出力ポートＡの
状態ａの出力データがこの所定間隔で“Ｌ”と“Ｈ”の
状態を繰り返すようになる。そして、タイマ４０は、こ
の出力データの立ち下がりでリセットされ、再びこのタ
イマ４０の出力が“Ｈ”状態になる。これにより、ポー
ト制御回路３７の動作が通常状態に戻り、バスＭＢ上を
伝送されるデータが出力ポート３６から負荷に出力され
る。

【００５９】従って、この実施例では、予め定められた
所定間隔で繰り返されるデータを出力する出力ポート
を、ウォッチ・ドッグ・タイマが検出してポート制御回
路に知らせるので、通信制御回路の故障やクロック生成
部の発振停止等の異常状態によって、予期しないデータ
が受信バッファに書き込まれて、この出力に異常が発生
した場合には、このポート制御回路が出力ポートを予め
定められた状態に制御することができる。これにより、
この実施例では、負荷が安全に固定されて、負荷に異常
が生じることがなくなる。

【００６０】なお、上述した実施例の他に、異常の検出
動作を選択的に行いたい場合には、例えばウォッチ・ド
ッグ・タイマに検出の要否を示すイネーブル入力を設け
ることも可能である。また、この実施例で示した通信制
御回路及びポート制御回路は、それぞれロジック回路で
構成してもよいし、またコンピュータによる制御であっ
てもよい。さらに、送信バッファ及び受信バッファは、
ＬＳＩ等からなる通信制御回路の一部であってもよい。

【００６１】また、図６(a)のフレームの実施例では、
本来は、サイクリックに送信する必要のないフレームを
１００ｍｓ間隔で送信しているため、伝送路を混雑させ
ることになる。そこで、図６(b)のフレームのように、
サイクリック送信しているフレームが多重伝送システム
に存在するなら、その信号を利用して、伝送路を本来の
システムより混雑させることなく実施することも可能で
ある。

【００６２】つまり、エンジンノード４は、送信データ
に割り当てられていないＤＡＴＡ３の第７ビット目を
“１”と“０”を繰り返しながら、図６(b)のフレーム
を１００ｍｓ間隔で送信する。エンジンノード４は、Ｉ
／Ｏノードであるが、マイコンの出力ポートを入力ポー
トに接続しているデータは自由に変更できる。このフレ
ームは、本来インパネノード宛のフレームであるが、パ
ワーウインドウモータの接続されたドアノードは、Basi
cノードであるあるので、ドアノードでは、このフレー
ムを受信するように予めマイコンのＲＡＭにＩＤを記憶
させておくことが可能である。また、マイコンでプログ
ラムすることにより、このフレームを受信した際には、
ＤＡＴＡ３の第７ビット目だけが有効になるように設定
することも可能である。

【００６３】また、ドアノードは、ＤＡＴＡ３の第７ビ
ット目に対応した出力ポートを監視するようにして、変
化がない場合に出力ポートを予め定められた状態、例え
ばパワーウインドウを開くようにモータを駆動すること
ができる。Basicノードでは、出力ポートの変化をマイ
コンで監視できるため、タイマを新たに設ける必要はな
い。

【００６４】また、この実施例のように、出力ポートを
予め定められた状態にするため、そのポートに接続され
た負荷を駆動するためのフレームを監視しているのでな
く、本発明では、通信が正常に行えないことが判定でき
れば、監視するフレームに限定条件を付ける必要はな
い。また、この実施例では、図示していないが、本来の
制御用データで“１”と“０”を繰り返しながら、サイ
クリックに送信するものが存在すれば、その制御用デー
タのビットを監視すれば、伝送路の混雑度も、各ノード
におけるマイコンの負荷も変えることなく、データの異
常状態の監視が実現可能となる。

【００６５】以上の実施例では、一つのノードからデー
タ領域の一部で“１”と“０”を繰り返すフレームを送
信するものを説明したが、本発明はこれに限らず、２フ
レームを用いることも可能である。例えば、図６(c),
(d)のフレームのように、ともにドアノードが受信する
フレームの場合、図６(c)のフレームでは、ＤＡＴＡ３
の第５ビット目を“１”に固定して送信し、図６(d)の
フレームでは、ＤＡＴＡ３の第５ビット目を“０”に固
定して送信する。この場合は、タイマのタイマ時間を上
述した実施例と同じく２５０ｍｓとした時には、図６
(c),(d)のフレームとも２００ｍｓのサイクリック間隔
で送信すれば良いことになる。

【００６６】従って、この場合には、伝送路の混雑度は
変わらないが、１ノード当たりのマイコンの負荷を軽減
することができるので、各ノードにおける本来のマイコ
ン負荷が重い場合に有効である。特に、図６(c),(d)の
フレームが、本来の自動車の多重伝送システムにおい
て、サイクリック送信するフレームであれば、より効果
的である。

【００６７】また、この実施例で示したノードでは、入
力ポート、出力ポート、通信制御回路、ポート制御回路
又はＣＰＵコアが、一つのＩＣで構成されたものを例に
挙げたが、本発明はこれに限らず、これらの構成部分が
それぞれ別々のＩＣで構成されたものでも同様の効果を
得られる。

【００６８】

【発明の効果】以上説明したように、本発明では、伝送
路を介して相互に接続された多重伝送装置間で、フレー
ム構成のデータ伝送を行う多重伝送方法において、送信
側の前記多重伝送装置は、送信する各フレーム内のデー
タのうち、所定データの少なくとも一部が、予め定めら
れた変化をするように設定して、該各フレームを順次送
信し、受信側の前記多重伝送装置は、前記送信側多重伝
送装置から送信される前記各フレームを順次受信し、該
各フレーム内のデータを出力ポートから被制御対象負荷
に出力するとともに、当該各フレーム内の所定データを
監視し、該所定データの少なくとも一部が、その前に受
信されたフレーム内の所定データに対応して予め定めら
れた変化をしない場合に、前記出力ポートを予め定めら
れた状態に制御するので、通信制御回路の故障やクロッ
ク生成部の発振停止、及び伝送路の故障や伝送路上の信
号の衝突等の異常状態を検知して装置の安全性を高める
ことができる。特に、出力ポートの出力を監視すれば、
伝送路からの信号受信から出力ポートの出力までの動作
全てが監視できることになるので、さらに信頼性を高め
ることができる。

【図面の簡単な説明】

【図１】本発明に係る多重伝送方法を用いる多重伝送シ
ステムの構成を示すブロック図である。

【図２】図１に示したノード間で伝送されるデータフレ
ームのフォーマットの一例を示す図である。

【図３】本発明に係るノードの第１実施例の構成を示す
構成ブロック図である。

【図４】図２に示したデータフレームの具体例を示す図
である。

【図５】本発明に係るノードの第２実施例の構成を示す
構成ブロック図である。

【図６】図１に示したノード間で送受信される各データ
フレームの一部を示す図である。

【図７】本発明に係るノードの第３実施例の構成を示す
構成ブロック図である。

【図８】特定データとウォッチ・ドッグ・タイマ出力の
時間変化の一例を示す波形図である。

【図９】図７の出力ポート、ポート制御回路及びウォッ
チ・ドッグ・タイマの一例を示す部分構成図である。

【図１０】同じく図７の出力ポート、ポート制御回路及
びウォッチ・ドッグ・タイマの他の例を示す部分構成図
である。

【図１１】図７の受信バッファ、ポート制御回路及び出
力ポートの一例を示す部分構成図である。

【符号の説明】

１１，２１，３１ バスインターフェース回路 １２，２２，３２ 通信制御回路 １３，２３，３３ 入力回路 １４，２４，３４ 入力ポート １５，２５，３５ 出力回路 １６，２６，３６ 出力ポート １７，３７ ポート制御回路 １８，２８，３８ 送信バッファメモリ １９，２９，３９ 受信バッファメモリ ２７ ＣＰＵコア ４０ ウォッチ・ドッグ・タイマ ＭＢ 伝送路（バス）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 秀樹 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 坂本 裕昭 広島県安芸郡府中町新地３番１号 マツダ 株式会社内 (72)発明者 信時 宜和 広島県安芸郡府中町新地３番１号 マツダ 株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 伝送路を介して相互に接続された多重伝
   送装置間で、フレーム構成のデータ伝送を行う多重伝送
   方法において、 送信側の前記多重伝送装置は、送信する各フレーム内の
   データのうち、所定データの少なくとも一部が、予め定
   められた変化をするように設定して、該各フレームを順
   次送信し、 受信側の前記多重伝送装置は、前記送信側多重伝送装置
   から送信される前記各フレームを順次受信し、該各フレ
   ーム内のデータを出力ポートから被制御対象負荷に出力
   するとともに、当該各フレーム内の所定データを監視
   し、該所定データの少なくとも一部が、その前に受信さ
   れたフレーム内の所定データに対応して予め定められた
   変化をしない場合に、前記出力ポートを予め定められた
   状態に制御することを特徴とする多重伝送方法。
2. 【請求項２】 伝送路に接続され、前記伝送路からデー
   タを順次受信する通信制御手段を有し、該受信した各デ
   ータの少なくも一部を出力ポートから被制御対象負荷に
   順次出力する多重伝送装置において、 前記順次受信されたデータを格納する受信記憶手段と、 前記受信記憶手段から前記出力ポートへ送出される各デ
   ータの少なくとも一部を監視し、該監視している各デー
   タの少なくとも一部が、その前に受信されたデータに対
   応して予め定められた変化をしない場合に、前記出力ポ
   ートを予め定められた状態に制御するポート制御手段と
   を備えたことを特徴とする多重伝送装置。
3. 【請求項３】 伝送路に接続され、前記伝送路からデー
   タを順次受信する通信制御手段を有し、該受信した各デ
   ータの少なくも一部を出力ポートから被制御対象負荷に
   順次出力する多重伝送装置において、 前記順次受信されたデータを格納する受信記憶手段と、 前記出力ポートから出力されるデータの少なくとも一部
   を監視し、該監視している各データの少なくとも一部
   が、その前に受信されたデータに対応して予め定められ
   た変化をしない場合に、前記出力ポートを予め定められ
   た状態に制御するポート制御手段とを備えたことを特徴
   とする多重伝送装置。
4. 【請求項４】 前記ポート制御手段は、前記出力ポート
   のうち、少なくともデータ監視が行われる出力ポートを
   予め定められた状態に制御しないことを特徴とする請求
   項２又は３記載の多重伝送装置。
5. 【請求項５】 前記受信記憶手段は、前記伝送路から受
   信したデータをシリアルに順次格納し、前記ポート制御
   手段は、前記受信記憶手段に格納される最終ビットに対
   応したデータを監視することを特徴とする請求項２，３
   又は４記載の多重伝送装置。
6. 【請求項６】 伝送路に接続され、前記伝送路からデー
   タを順次受信する通信制御手段を有し、該各データの少
   なくとも一部を出力ポートから被制御対象負荷に順次出
   力する多重伝送装置において、 前記順次受信されたデータを格納する受信記憶手段と、 前記受信記憶手段から前記出力ポートへ送出されるデー
   タの少なくとも一部のデータを順次取り込み、その前に
   取り込まれた一部のデータに対応して該一部のデータの
   変化を検出する変化検出手段と、 前記検出結果に応じて前記出力ポートを予め定められた
   状態に制御するポート制御手段とを備えたことを特徴と
   する多重伝送装置。
7. 【請求項７】 伝送路に接続され、前記伝送路からデー
   タを順次受信する通信制御手段を有し、該各データの少
   なくとも一部を出力ポートから被制御対象負荷に順次出
   力する多重伝送装置において、 前記順次受信されたデータを格納する受信記憶手段と、 前記出力ポートから出力されるデータの少なくとも一部
   のデータを順次取り込み、その前に取り込まれた一部の
   データに対応して該一部のデータの変化を検出する変化
   検出手段と、 前記検出結果に応じて前記出力ポートを予め定められた
   状態に制御するポート制御手段とを備えたことを特徴と
   する多重伝送装置。
8. 【請求項８】 前記受信記憶手段は、前記伝送路から受
   信したデータをシリアルに順次格納し、前記変化検出手
   段は、前記受信記憶手段に格納される最終ビットに対応
   したデータを取り込むことを特徴とする請求項６又は７
   記載の多重伝送装置。
9. 【請求項９】 前記ポート制御手段は、前記出力ポート
   のうち、少なくとも前記変化検出手段によってデータ変
   化の検出が行われる出力ポートを予め定められた状態に
   制御しないことを特徴とする請求項６，７又は８記載の
   多重伝送装置。
10. 【請求項１０】 前記ポート制御手段は、前記出力ポー
    トを予め定められた高インピーダンス状態に制御するこ
    とを特徴とする請求項２〜７，９のいずれかの請求項記
    載の多重伝送装置。
11. 【請求項１１】 前記ポート制御手段は、被制御対象負
    荷が安全に固定されるように前記出力ポートを予め定め
    られた状態に制御することを特徴とする請求項２〜７，
    ９，１０のいずれかの請求項記載の多重伝送装置。