JPH0715623A - ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 - Google Patents
ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置Info
- Publication number
- JPH0715623A JPH0715623A JP6103616A JP10361694A JPH0715623A JP H0715623 A JPH0715623 A JP H0715623A JP 6103616 A JP6103616 A JP 6103616A JP 10361694 A JP10361694 A JP 10361694A JP H0715623 A JPH0715623 A JP H0715623A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- capacitor
- current
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/165—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ビデオ信号の黒レベルが予め決められた基準
レベルと一致するように信号を調整する装置を提供す
る。 【構成】 装置は、ビデオ信号を受取る第1の端子およ
び調整されたビデオ信号を与える第2の端子を有するコ
ンデンサと、充電および放電電流の比率が4.3から1
2.6の範囲で、調整されたビデオ信号が基準レベルを
超えるときには定電流でコンデンサを放電し、調整され
たビデオ信号が基準レベルを下回るときには定電流でコ
ンデンサを充電する手段とを含む。その装置はさらにフ
レーム同期パルス列の一部分の間で電流比率を大いに低
減させる手段を含む。
レベルと一致するように信号を調整する装置を提供す
る。 【構成】 装置は、ビデオ信号を受取る第1の端子およ
び調整されたビデオ信号を与える第2の端子を有するコ
ンデンサと、充電および放電電流の比率が4.3から1
2.6の範囲で、調整されたビデオ信号が基準レベルを
超えるときには定電流でコンデンサを放電し、調整され
たビデオ信号が基準レベルを下回るときには定電流でコ
ンデンサを充電する手段とを含む。その装置はさらにフ
レーム同期パルス列の一部分の間で電流比率を大いに低
減させる手段を含む。
Description
【0001】
【発明の分野】この発明はビデオ信号の処理に関し、よ
り特定的には、基準レベルに関してビデオ信号の黒レベ
ルの調整に関する。
り特定的には、基準レベルに関してビデオ信号の黒レベ
ルの調整に関する。
【0002】
【関連技術に関する議論】図1は非常に概略的にビデオ
信号CVBSの一部を表わしている。この信号は、基準
レベルBすなわちいわゆる黒レベルの下に周期的なライ
ン同期パルスSを含む。2つの連続するパルスSの間
で、Bに等しい定レベルと、ライン情報を伝える活性信
号の一部と、再度Bに等しい定レベルとが連続的に生じ
ている。ビデオ信号の活性部分の各々は約52マイクロ
秒続き、残り期間に対応する不活性部分は約12マイク
ロ秒続く。各々の同期パルスは約4.7マイクロ秒続
く。
信号CVBSの一部を表わしている。この信号は、基準
レベルBすなわちいわゆる黒レベルの下に周期的なライ
ン同期パルスSを含む。2つの連続するパルスSの間
で、Bに等しい定レベルと、ライン情報を伝える活性信
号の一部と、再度Bに等しい定レベルとが連続的に生じ
ている。ビデオ信号の活性部分の各々は約52マイクロ
秒続き、残り期間に対応する不活性部分は約12マイク
ロ秒続く。各々の同期パルスは約4.7マイクロ秒続
く。
【0003】このようなビデオ信号を受取るテレビジョ
ンセットのような装置では、適切にビデオ信号を使用す
るために黒レベルBを予め決められた基準レベルで調整
することが望まれる。これはたとえば、同じ基準レベル
で、チャンネルにスイッチされるべき複数のビデオ信号
の黒レベルを調整するか、ビデオ信号から位相ロックル
ープ(PLL)に対する基準になる同期パルスSを抜き
出すために要求される。そのようなPLLはより特定的
には、スクリーン走査をパルスSに同期させる。
ンセットのような装置では、適切にビデオ信号を使用す
るために黒レベルBを予め決められた基準レベルで調整
することが望まれる。これはたとえば、同じ基準レベル
で、チャンネルにスイッチされるべき複数のビデオ信号
の黒レベルを調整するか、ビデオ信号から位相ロックル
ープ(PLL)に対する基準になる同期パルスSを抜き
出すために要求される。そのようなPLLはより特定的
には、スクリーン走査をパルスSに同期させる。
【0004】図2は極めて普通に使用されるいわゆるI
/8IまたはI/7Iと呼ばれるビデオ信号の黒レベル
を基準電圧Vrefで調整する従来の装置である。調整
されるべきビデオ信号CVBSiはコンデンサCの第1
の端子に与えられる。コンデンサCの第2の端子Aは電
流源Iを介して、接地のようなロー電位に接続され、選
択的にスイッチKによって制御される電流源8Iを介し
て、ハイ電位Vccに接続される。端子Aはまた、コン
パレータ10の反転入力に接続され、そのコンパレータ
10の非反転入力は基準電圧Vrefを受ける。コンパ
レータ10はスイッチKを制御する。調整されたビデオ
信号、CVBSoは端子Aから出力される。
/8IまたはI/7Iと呼ばれるビデオ信号の黒レベル
を基準電圧Vrefで調整する従来の装置である。調整
されるべきビデオ信号CVBSiはコンデンサCの第1
の端子に与えられる。コンデンサCの第2の端子Aは電
流源Iを介して、接地のようなロー電位に接続され、選
択的にスイッチKによって制御される電流源8Iを介し
て、ハイ電位Vccに接続される。端子Aはまた、コン
パレータ10の反転入力に接続され、そのコンパレータ
10の非反転入力は基準電圧Vrefを受ける。コンパ
レータ10はスイッチKを制御する。調整されたビデオ
信号、CVBSoは端子Aから出力される。
【0005】信号CVBSoが電圧Vrefを超える
と、スイッチKがオフになり、コンデンサCは定電流I
によって放電される。信号CVBSoが基準電圧Vre
fを下回ると、スイッチKがオンになり、コンデンサC
は定電流7Iで充電される。「充電」および「放電」と
いう用語は、端子Aの電位がそれぞれハイ電位Vccま
で引き上げられて、接地まで引き下げられることを示す
ために用いられ、これはコンデンサCの実際の充電およ
び放電は系統的に対応しない。
と、スイッチKがオフになり、コンデンサCは定電流I
によって放電される。信号CVBSoが基準電圧Vre
fを下回ると、スイッチKがオンになり、コンデンサC
は定電流7Iで充電される。「充電」および「放電」と
いう用語は、端子Aの電位がそれぞれハイ電位Vccま
で引き上げられて、接地まで引き下げられることを示す
ために用いられ、これはコンデンサCの実際の充電およ
び放電は系統的に対応しない。
【0006】この構成により、信号CVBSoは、以下
に「正の半周期」として称されるVrefよりハイな部
分の持続時間が、以下に「負の半周期」として称される
Vrefよりローな部分の持続時間の7倍の長さである
平衡状態に近づくようになる。言い換えると、信号CV
BSoの正および負の半周期の間の比率は、充電および
放電電流の間の比率に近づく傾向にある。
に「正の半周期」として称されるVrefよりハイな部
分の持続時間が、以下に「負の半周期」として称される
Vrefよりローな部分の持続時間の7倍の長さである
平衡状態に近づくようになる。言い換えると、信号CV
BSoの正および負の半周期の間の比率は、充電および
放電電流の間の比率に近づく傾向にある。
【0007】図1に戻って、黒レベルBが僅かに値Vr
efよりローであると仮定すると、信号は52マイクロ
秒の正の半周期および12マイクロ秒の負の半周期を有
することになる。これらの半周期の間の比率は、4.3
に等しい。黒レベルBが僅かに電圧Vrefよりハイで
あると仮定すると、信号は59.3マイクロ秒の間続く
正の半周期および4.7マイクロ秒の間続く負の半周期
を有することになる。これらの周期の間の比率は12.
6である。黒レベルBが基準値Vrefのあたりを変化
すると、時間比率が急激に4.3から12.6に増加す
ることが注目される。
efよりローであると仮定すると、信号は52マイクロ
秒の正の半周期および12マイクロ秒の負の半周期を有
することになる。これらの半周期の間の比率は、4.3
に等しい。黒レベルBが僅かに電圧Vrefよりハイで
あると仮定すると、信号は59.3マイクロ秒の間続く
正の半周期および4.7マイクロ秒の間続く負の半周期
を有することになる。これらの周期の間の比率は12.
6である。黒レベルBが基準値Vrefのあたりを変化
すると、時間比率が急激に4.3から12.6に増加す
ることが注目される。
【0008】コンデンサCの充電および放電電流の間の
比率として、4.3から12.6の範囲で任意の値を選
択することで(この例では7)、黒レベルBは常に最終
的には電圧Vrefで調整される。
比率として、4.3から12.6の範囲で任意の値を選
択することで(この例では7)、黒レベルBは常に最終
的には電圧Vrefで調整される。
【0009】図3はより詳細に図2の装置の動作を示し
ている。簡潔にするために、図3は調整されるべき信号
CVBSiを一定レベルの活性部分を有するものとして
表わしている。対応する調整された信号CVBSoは定
常状態で表わされている。信号CVBSoの正の半周期
の各々は、信号CVBSiの対応する部分と比較する
と、負のスロープを有している。このスロープは電流I
でのコンデンサCの放電に対応する(スイッチKは開い
ている)。対照的に、信号CVBSoの負の半周期の各
々は、正の半周期のスロープの7倍の高さの正のスロー
プを有する。このスロープは電流7IでのコンデンサC
の充電に対応する(スイッチKは閉じられている)。
ている。簡潔にするために、図3は調整されるべき信号
CVBSiを一定レベルの活性部分を有するものとして
表わしている。対応する調整された信号CVBSoは定
常状態で表わされている。信号CVBSoの正の半周期
の各々は、信号CVBSiの対応する部分と比較する
と、負のスロープを有している。このスロープは電流I
でのコンデンサCの放電に対応する(スイッチKは開い
ている)。対照的に、信号CVBSoの負の半周期の各
々は、正の半周期のスロープの7倍の高さの正のスロー
プを有する。このスロープは電流7IでのコンデンサC
の充電に対応する(スイッチKは閉じられている)。
【0010】各々の負の周期は次の活性部分の始まる前
に終了するが、同期パルスSより長く続く。遷移インタ
バルの間、信号CVBSoは値Vrefのあたりで発振
する。したがって、考えられているスロープが低けれ
ば、信号CVBSoの黒レベルBは値Vrefに調整さ
れる。
に終了するが、同期パルスSより長く続く。遷移インタ
バルの間、信号CVBSoは値Vrefのあたりで発振
する。したがって、考えられているスロープが低けれ
ば、信号CVBSoの黒レベルBは値Vrefに調整さ
れる。
【0011】充電および放電電流の間の比率が値4.3
より低く選択されるならば、図3の例で、信号CVBS
oの活性部分のハイの値は、値Vrefで調整されるだ
ろう。全く逆の場合で、電流の間の比率が12.6より
高ければ、同期パルスのローレベルが値Vrefで調整
されるだろう。
より低く選択されるならば、図3の例で、信号CVBS
oの活性部分のハイの値は、値Vrefで調整されるだ
ろう。全く逆の場合で、電流の間の比率が12.6より
高ければ、同期パルスのローレベルが値Vrefで調整
されるだろう。
【0012】図3に誇張して示されるように、調整され
た信号CVBSoは、水平であるべきところで斜めの部
分を有する。実際には、コンデンサCおよび電流Iの値
は、信号の活性部分の700mVの最大振幅につき最大
誤差が約10mVであるように選択される。この選択は
信号の調整速度および許容誤差の間のトレードオフによ
るものである。
た信号CVBSoは、水平であるべきところで斜めの部
分を有する。実際には、コンデンサCおよび電流Iの値
は、信号の活性部分の700mVの最大振幅につき最大
誤差が約10mVであるように選択される。この選択は
信号の調整速度および許容誤差の間のトレードオフによ
るものである。
【0013】図4はフレーム帰線Frに対応する、調整
されるべきビデオ信号CVBSiの一部分を表わしてい
る。対応する調整された信号CVBSoもまた示されて
いる。フレーム帰線の近傍で、ビデオ信号はゼロ振幅の
活性部分を有する。フレーム帰線はパルスSの2倍の周
波数で連続的に起きるパルスを含む。フレーム帰線の中
央部分では、フレーム同期パルス列Sfに対応して、パ
ルスが広がって信号のデューティサイクルが0に近づい
ており、他の部分では信号のデューティサイクルが1に
近づいている。
されるべきビデオ信号CVBSiの一部分を表わしてい
る。対応する調整された信号CVBSoもまた示されて
いる。フレーム帰線の近傍で、ビデオ信号はゼロ振幅の
活性部分を有する。フレーム帰線はパルスSの2倍の周
波数で連続的に起きるパルスを含む。フレーム帰線の中
央部分では、フレーム同期パルス列Sfに対応して、パ
ルスが広がって信号のデューティサイクルが0に近づい
ており、他の部分では信号のデューティサイクルが1に
近づいている。
【0014】調整された信号CVBSoの波形によって
表わされているように、フレーム帰線の始めで、周波数
を2倍にすることは、黒レベルの調整を損なうことはな
い(充電および放電電流の間の比率は、信号の、1に近
いデューティサイクルに適合される)。対照的に、パル
ス列Sfの中では、充電および放電電流の間の比率は、
信号の、0に近いデューティサイクルに適合されない。
信号CVBSoはその最小値が電圧Vrefに調整され
るまで順次上昇する。パルス列Sfの終わりで、充電お
よび放電電流の間の比率は、信号のデューティサイクル
に再度適合され、この信号はその最初の状態に戻るよう
順次下へとシフトする。しかし、信号CVBSoがその
最初の状態にもどる補償持続時間は特に遅く、フレーム
帰線の後で何本かのラインにわたって続く。フレームの
第1のラインの同期パルスは、高くシフトされ過ぎるた
めに検出されない。
表わされているように、フレーム帰線の始めで、周波数
を2倍にすることは、黒レベルの調整を損なうことはな
い(充電および放電電流の間の比率は、信号の、1に近
いデューティサイクルに適合される)。対照的に、パル
ス列Sfの中では、充電および放電電流の間の比率は、
信号の、0に近いデューティサイクルに適合されない。
信号CVBSoはその最小値が電圧Vrefに調整され
るまで順次上昇する。パルス列Sfの終わりで、充電お
よび放電電流の間の比率は、信号のデューティサイクル
に再度適合され、この信号はその最初の状態に戻るよう
順次下へとシフトする。しかし、信号CVBSoがその
最初の状態にもどる補償持続時間は特に遅く、フレーム
帰線の後で何本かのラインにわたって続く。フレームの
第1のラインの同期パルスは、高くシフトされ過ぎるた
めに検出されない。
【0015】このシフトの1つの欠点は、同期パルスに
よって調整されるPLLの始動が遅れることである。ビ
デオ信号が磁気テープレコーダによって与えられると
き、この欠点は特に好ましくない。なぜなら同期パルス
は連続して厳密に周期的に発生せず、この場合これらの
同期パルスで再調整されるようにPLLはできるだけ速
く反応しなければならないが、これはPLLの遅延され
た始動と両立しない。結果として、テレビジョン画面の
始まりで、目に見える歪みがある。標準化されたビデオ
信号の場合、同期パルスがPLLの静止周波と同一相で
あるので、この欠点は大きな欠陥ではない。
よって調整されるPLLの始動が遅れることである。ビ
デオ信号が磁気テープレコーダによって与えられると
き、この欠点は特に好ましくない。なぜなら同期パルス
は連続して厳密に周期的に発生せず、この場合これらの
同期パルスで再調整されるようにPLLはできるだけ速
く反応しなければならないが、これはPLLの遅延され
た始動と両立しない。結果として、テレビジョン画面の
始まりで、目に見える歪みがある。標準化されたビデオ
信号の場合、同期パルスがPLLの静止周波と同一相で
あるので、この欠点は大きな欠陥ではない。
【0016】このような信号シフトの2つ目の欠点は、
第1のラインの情報が使用できないことである。一般的
に第1のラインは画面情報を伝えないが、テレテキスト
情報を伝えることができ、これが劣化されるおそれがあ
る。
第1のラインの情報が使用できないことである。一般的
に第1のラインは画面情報を伝えないが、テレテキスト
情報を伝えることができ、これが劣化されるおそれがあ
る。
【0017】
【発明の概要】この発明の目的は、フレーム帰線の間で
ビデオ信号の低減されたまたはゼロシフトの原因となる
I/8Iタイプのビデオ信号の黒レベルを調整する装置
を提供することである。
ビデオ信号の低減されたまたはゼロシフトの原因となる
I/8Iタイプのビデオ信号の黒レベルを調整する装置
を提供することである。
【0018】この目的を達成するために、この発明はフ
レーム同期パルス列に近傍した充電および放電電流の間
の比率を低減することを提供する。
レーム同期パルス列に近傍した充電および放電電流の間
の比率を低減することを提供する。
【0019】この発明はさらに特定的には、黒レベルが
予め決められた基準レベルに一致するようにビデオ信号
を調整するための、ビデオ信号を受ける第1の端子およ
び調整されたビデオ信号を提供する第2の端子を有する
コンデンサと、充電および放電電流の間の比率が4.3
から12.6の範囲で、調整されたビデオ信号が基準レ
ベルを超えるときには定電流でコンデンサを放電し、調
整されたビデオ信号が基準レベルを下回るときには定電
流でコンデンサを充電する手段とを含む装置に関する。
この発明に従えば、この装置は、少なくともフレーム
同期パルス列の一部の間で前記電流比率を大いに低減す
る手段を含む。
予め決められた基準レベルに一致するようにビデオ信号
を調整するための、ビデオ信号を受ける第1の端子およ
び調整されたビデオ信号を提供する第2の端子を有する
コンデンサと、充電および放電電流の間の比率が4.3
から12.6の範囲で、調整されたビデオ信号が基準レ
ベルを超えるときには定電流でコンデンサを放電し、調
整されたビデオ信号が基準レベルを下回るときには定電
流でコンデンサを充電する手段とを含む装置に関する。
この発明に従えば、この装置は、少なくともフレーム
同期パルス列の一部の間で前記電流比率を大いに低減す
る手段を含む。
【0020】この発明の実施例によれば、前記低減のた
めの手段は、フレーム同期パルス列の発生の間、電流比
率を1/13より低く減少させる。
めの手段は、フレーム同期パルス列の発生の間、電流比
率を1/13より低く減少させる。
【0021】この発明の実施例に従えば、この装置は、
コンデンサの第2の端子をハイ電位に接続する充電電流
源と、コンデンサの第2の端子をロー電位に接続する放
電電流源とを含み、充電電流源は、コンデンサの第2の
端子の信号と基準電圧とを受けるコンパレータによって
制御される。
コンデンサの第2の端子をハイ電位に接続する充電電流
源と、コンデンサの第2の端子をロー電位に接続する放
電電流源とを含み、充電電流源は、コンデンサの第2の
端子の信号と基準電圧とを受けるコンパレータによって
制御される。
【0022】この発明の実施例に従えば、この装置は、
放電電流源と並列に接続され、フレーム同期パルス列S
fの発生の間に活性信号によって制御される付加電流源
を含み、その付加電流源の電流は、充電電流源によって
与えられる電流におよそ等しい。
放電電流源と並列に接続され、フレーム同期パルス列S
fの発生の間に活性信号によって制御される付加電流源
を含み、その付加電流源の電流は、充電電流源によって
与えられる電流におよそ等しい。
【0023】前記および他の目的とこの発明の特徴、局
面、利点は、添付図面に関連づけられるとき、好ましい
実施例の次の詳細な説明から明らかになるだろう。
面、利点は、添付図面に関連づけられるとき、好ましい
実施例の次の詳細な説明から明らかになるだろう。
【0024】
【詳しい説明】図5で、図2の要素と同一の要素が同じ
参照記号で示されている。
参照記号で示されている。
【0025】本発明はフレーム帰線の間に発生するビデ
オ信号のシフトを低減しまたは抹消するために、フレー
ム同期パルス列Sfの間のコンデンサCの充電および放
電電流の間の比率を大いに減少させることを提案する。
理想的には、この目的を達成するために、パルス列Sf
の間の充電および放電電流の間の比率は、パルス列のハ
イレベルとローレベルとの持続時間の間の比率より小さ
く選択される。この例では、この持続時間の比率はおよ
そ1/13である。
オ信号のシフトを低減しまたは抹消するために、フレー
ム同期パルス列Sfの間のコンデンサCの充電および放
電電流の間の比率を大いに減少させることを提案する。
理想的には、この目的を達成するために、パルス列Sf
の間の充電および放電電流の間の比率は、パルス列のハ
イレベルとローレベルとの持続時間の間の比率より小さ
く選択される。この例では、この持続時間の比率はおよ
そ1/13である。
【0026】この場合、フレーム同期パルス列の間、ビ
デオ信号は黒レベルに対応するそのパルス列のハイレベ
ルが値Vrefと一致するように調整され続ける。
デオ信号は黒レベルに対応するそのパルス列のハイレベ
ルが値Vrefと一致するように調整され続ける。
【0027】1/13より低くなく、たとえば1/13
から1/7までの範囲にわたる充電/放電電流比率を選
択すると、ビデオ信号は無視し得る値だけ上昇するだろ
う。この場合、減少した電流比率は好ましくはパルス列
Sfより長い期間維持され、それは最初の状態への信号
の回復を加速させる。
から1/7までの範囲にわたる充電/放電電流比率を選
択すると、ビデオ信号は無視し得る値だけ上昇するだろ
う。この場合、減少した電流比率は好ましくはパルス列
Sfより長い期間維持され、それは最初の状態への信号
の回復を加速させる。
【0028】もちろん、電流比率の減少は、第1のフレ
ーム帰線Frの全期間の間に、またはパルス列Sfの一
部分だけの間に、発生し得る。
ーム帰線Frの全期間の間に、またはパルス列Sfの一
部分だけの間に、発生し得る。
【0029】図5に示されるこの発明の実施例では、電
流源6.5Iは電流源Iに並列に接続されている。電流
源6.5Iはフレーム同期パルス列の間活性化される信
号Fsによって制御されるスイッチK2を介して能動化
される。
流源6.5Iは電流源Iに並列に接続されている。電流
源6.5Iはフレーム同期パルス列の間活性化される信
号Fsによって制御されるスイッチK2を介して能動化
される。
【0030】この構成により、このパルス列Sfの持続
期間の外では、この装置は図2の従来の装置のように動
作する。パルス列Sfの間は、コンデンサCの充電電流
は8I−7.5I=I/2になり、放電電流は7.5I
になる。充電および放電電流の間の比率はそのとき1/
15である。
期間の外では、この装置は図2の従来の装置のように動
作する。パルス列Sfの間は、コンデンサCの充電電流
は8I−7.5I=I/2になり、放電電流は7.5I
になる。充電および放電電流の間の比率はそのとき1/
15である。
【0031】スイッチK2の制御信号は当業者にはすぐ
に気づくであろう様々な態様で得られる。たとえば、従
来はフレーム帰線の間に消去信号を発生するために備え
られていたような、出力信号制御スイッチK2が不活性
状態にある間十分な数の同期パルスをカウントし、この
出力信号が活性状態にある間フレーム同期パルス列のパ
ルスをカウントするカウンタを設けることもできる。各
々の同期パルスで初期化され、同期パルスの幅がたとえ
ば5マイクロ秒を超えると活性状態に置かれる、単安定
フリップフロップを備けることもできる。
に気づくであろう様々な態様で得られる。たとえば、従
来はフレーム帰線の間に消去信号を発生するために備え
られていたような、出力信号制御スイッチK2が不活性
状態にある間十分な数の同期パルスをカウントし、この
出力信号が活性状態にある間フレーム同期パルス列のパ
ルスをカウントするカウンタを設けることもできる。各
々の同期パルスで初期化され、同期パルスの幅がたとえ
ば5マイクロ秒を超えると活性状態に置かれる、単安定
フリップフロップを備けることもできる。
【0032】図6はより詳細に図5の回路の実施例を表
わす。コンパレータ10は、NPNトランジスタQ3お
よびQ4を含む差動段を制御する、PNPトランジスタ
Q1およびQ2を含む差動段を備えている。トランジス
タQ1およびQ2のコレクタは、それぞれの抵抗R1に
よって負荷を与えられ、段Q1/Q2は、電流源I1に
よってバイアスをかけられる。段Q3/Q4はスイッチ
Kとなる。トランジスタQ3のコレクタは乗算係数16
を有するカレントミラー20の入力に接続される。カレ
ントミラー20の出力はコンデンサCの端子Aに接続さ
れる。端子AはNPNトランジスタQ5を介して接地さ
れ、トランジスタQ3およびQ4のエミッタは、トラン
ジスタQ6を介して接地される。トランジスタQ5およ
びQ6は、入力トランジスタが接地にダイオード接続さ
れるNPNトランジスタQ7であるカレントミラーの2
つの出力トランジスタを形成する。電流源は、電流I/
2をトランジスタQ7のコレクタに与える。トランジス
タQ6のエミッタの表面は、トランジスタQ7のエミッ
タの表面に等しい。トランジスタQ5のエミッタの表面
は、Q7の2倍の大きさである。このように電流I/2
は、トランジスタQ6のコレクタを流れ、電流Iは、ト
ランジスタQ5のコレクタを流れ、端子Aから永久に出
力される。
わす。コンパレータ10は、NPNトランジスタQ3お
よびQ4を含む差動段を制御する、PNPトランジスタ
Q1およびQ2を含む差動段を備えている。トランジス
タQ1およびQ2のコレクタは、それぞれの抵抗R1に
よって負荷を与えられ、段Q1/Q2は、電流源I1に
よってバイアスをかけられる。段Q3/Q4はスイッチ
Kとなる。トランジスタQ3のコレクタは乗算係数16
を有するカレントミラー20の入力に接続される。カレ
ントミラー20の出力はコンデンサCの端子Aに接続さ
れる。端子AはNPNトランジスタQ5を介して接地さ
れ、トランジスタQ3およびQ4のエミッタは、トラン
ジスタQ6を介して接地される。トランジスタQ5およ
びQ6は、入力トランジスタが接地にダイオード接続さ
れるNPNトランジスタQ7であるカレントミラーの2
つの出力トランジスタを形成する。電流源は、電流I/
2をトランジスタQ7のコレクタに与える。トランジス
タQ6のエミッタの表面は、トランジスタQ7のエミッ
タの表面に等しい。トランジスタQ5のエミッタの表面
は、Q7の2倍の大きさである。このように電流I/2
は、トランジスタQ6のコレクタを流れ、電流Iは、ト
ランジスタQ5のコレクタを流れ、端子Aから永久に出
力される。
【0033】コンパレータ10の第1の状態の間、トラ
ンジスタQ6のコレクタの全電流はトランジスタQ3を
介して流れる。電流I/2は電流ミラー20の入力に現
われ、カレントミラー20の出力を介して端子Aに与え
られるのに先立って、16によって乗算される。コンデ
ンサCは充電される。
ンジスタQ6のコレクタの全電流はトランジスタQ3を
介して流れる。電流I/2は電流ミラー20の入力に現
われ、カレントミラー20の出力を介して端子Aに与え
られるのに先立って、16によって乗算される。コンデ
ンサCは充電される。
【0034】コンパレータ10の第2の状態の間、トラ
ンジスタQ6の全コレクタ電流はトランジスタQ4を介
して流れる。そしてカレントミラー20はいかなる電流
ももはや端子Aに流さない。コンデンサCは放電され
る。
ンジスタQ6の全コレクタ電流はトランジスタQ4を介
して流れる。そしてカレントミラー20はいかなる電流
ももはや端子Aに流さない。コンデンサCは放電され
る。
【0035】この発明に従えば、トランジスタQ6およ
びQ7のエミッタの表面の13倍のエミッタ表面を有す
る、トランジスタQ8が提供され、それは、トランジス
タQ5と並列に接続される。トランジスタQ8のベース
は、スイッチK2に対応するMOSトランジスタを介し
トランジスタQ5のベースに接続される。MOSトラン
ジスタK2のゲートは、フレーム同期パルス列の間活性
化する信号Fsによって制御される。
びQ7のエミッタの表面の13倍のエミッタ表面を有す
る、トランジスタQ8が提供され、それは、トランジス
タQ5と並列に接続される。トランジスタQ8のベース
は、スイッチK2に対応するMOSトランジスタを介し
トランジスタQ5のベースに接続される。MOSトラン
ジスタK2のゲートは、フレーム同期パルス列の間活性
化する信号Fsによって制御される。
【0036】トランジスタK2が信号Fsを介してオン
されると、トランジスタQ8はミラーQ5/Q6/Q7
の第3の出力トランジスタとなり、そのコレクタ電流は
13I/2、つまり6.5Iに等しくなる。
されると、トランジスタQ8はミラーQ5/Q6/Q7
の第3の出力トランジスタとなり、そのコレクタ電流は
13I/2、つまり6.5Iに等しくなる。
【0037】様々な修正が、より特定的には、フレーム
同期パルス列の間でコンデンサCの充電および放電電流
の間の比率を減らすための様々な態様を決定するための
修正が、当事者には明らかであろう。上でのべられた例
(放電源Iと並列にある電流源)は特に簡単に実施でき
る。
同期パルス列の間でコンデンサCの充電および放電電流
の間の比率を減らすための様々な態様を決定するための
修正が、当事者には明らかであろう。上でのべられた例
(放電源Iと並列にある電流源)は特に簡単に実施でき
る。
【0038】この発明のある特定の実施例をこのように
述べたが、様々な変更、修正および改良を当事者はすぐ
に考え出すだろう。そのような変更、修正および改良は
この開示の一部であること、また発明の精神および範囲
のうちにあることが意図されている。したがって、この
説明は単なる例であって限定する意図ではない。この発
明は請求項に定義されるものおよびそれに均等なものに
のみ限定される。
述べたが、様々な変更、修正および改良を当事者はすぐ
に考え出すだろう。そのような変更、修正および改良は
この開示の一部であること、また発明の精神および範囲
のうちにあることが意図されている。したがって、この
説明は単なる例であって限定する意図ではない。この発
明は請求項に定義されるものおよびそれに均等なものに
のみ限定される。
【図1】ビデオ信号の一部分を表わす図である。
【図2】ビデオ信号の黒レベルを基準電圧に調整するこ
とのできる従来のいわゆるI/8Iの装置を表わす図で
ある。
とのできる従来のいわゆるI/8Iの装置を表わす図で
ある。
【図3】図2の装置の入力および出力ビデオ信号を表わ
す図である。
す図である。
【図4】フレーム帰線の間の、図2の回路の入力および
出力ビデオ信号を表わす図である。
出力ビデオ信号を表わす図である。
【図5】この発明に従ったビデオ信号の黒レベルを調整
する装置の実施例を表わす図である。
する装置の実施例を表わす図である。
【図6】図5の装置の詳しい実施例を表わす図である。
10 コンパレータ A 第2の端子 C コンデンサ 8I 定電流 I 定電流
Claims (4)
- 【請求項1】 ビデオ信号の黒レベルが予め決められた
基準レベル(Vref)に一致するようにビデオ信号を
調整するための装置であって、 ビデオ信号(CVBSi)を受ける第1の端子および調
整されたビデオ信号(CVBSo)を与える第2の端子
(A)を有するコンデンサ(C)と、 充電および放電電流の間の比率が4.3から12.6の
範囲で、調整されるビデオ信号が基準レベルを超えると
きには定電流(I)でコンデンサ(C)を放電する手段
および、調整されたビデオ信号が基準レベルを下回ると
きには定電流(8I)で前記コンデンサを充電する手段
と、 少なくともフレームの同期パルス列(Sf)の間、前記
電流比率を大いに低減するための手段とを含む、装置。 - 【請求項2】 フレーム同期パルス列(Sf)の発生の
間、前記手段が電流比率を1/3より低く減少させる、
請求項1に記載の装置。 - 【請求項3】 コンデンサ(C)の第2の端子(A)を
ハイ電位(Vcc)に接続する充電電流源(8I)と、 コンデンサ(C)の第2の端子(A)をロー電位に接続
する放電電流源(I)と、 充電電流源を制御し、前記コンデンサ(C)の第2の端
子(A)の信号および基準電圧(Vref)を受取るコ
ンパレータ(10)とを含む、請求項1に記載の装置。 - 【請求項4】 放電電流源(I)と並列に接続され、フ
レーム同期パルス列(Sf)の発生の間、活性信号(F
s)によって制御される付加電流源(6.5I)を含
み、前記の付加電流源の電流が充電電流源によって与え
られる電流におよそ等しい、請求項2に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9306250A FR2705520B1 (fr) | 1993-05-19 | 1993-05-19 | Dispositif d'ajustement du niveau du noir d'un signal vidéo. |
| FR9306250 | 1993-05-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715623A true JPH0715623A (ja) | 1995-01-17 |
Family
ID=9447436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103616A Withdrawn JPH0715623A (ja) | 1993-05-19 | 1994-05-18 | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5510854A (ja) |
| EP (1) | EP0625849B1 (ja) |
| JP (1) | JPH0715623A (ja) |
| DE (1) | DE69412698T2 (ja) |
| FR (1) | FR2705520B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209694A (ja) * | 2011-03-29 | 2012-10-25 | Lapis Semiconductor Co Ltd | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
| JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2757336A1 (fr) * | 1996-12-13 | 1998-06-19 | Philips Electronics Nv | Circuit d'interface pour camera video |
| US7375572B2 (en) * | 2005-07-05 | 2008-05-20 | Mediatek Inc. | Clamping circuit |
| US9838561B2 (en) * | 2015-07-10 | 2017-12-05 | Kabushiki Kaisha Toshiba | Serial data transfer using transfer type information to select a storage unit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB668197A (en) * | 1949-07-22 | 1952-03-12 | Gen Electric Co Ltd | Improvements in or relating to thermionic valve amplifiers suitable for television apparatus |
| DE3214756C2 (de) * | 1981-05-02 | 1991-10-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels |
| JPS59103174A (ja) * | 1982-12-03 | 1984-06-14 | Pioneer Electronic Corp | 電圧加算回路 |
| JPS62165482A (ja) * | 1986-01-16 | 1987-07-22 | Yokogawa Electric Corp | 直流再生回路 |
| JPS645569U (ja) * | 1987-06-26 | 1989-01-12 | ||
| JPS6436215A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Clamp circuit |
| JPH0695741B2 (ja) * | 1988-07-27 | 1994-11-24 | 三菱電機株式会社 | 自動利得制御回路 |
| US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
-
1993
- 1993-05-19 FR FR9306250A patent/FR2705520B1/fr not_active Expired - Fee Related
-
1994
- 1994-05-05 US US08/238,687 patent/US5510854A/en not_active Expired - Lifetime
- 1994-05-16 DE DE69412698T patent/DE69412698T2/de not_active Expired - Fee Related
- 1994-05-16 EP EP94410035A patent/EP0625849B1/fr not_active Expired - Lifetime
- 1994-05-18 JP JP6103616A patent/JPH0715623A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209694A (ja) * | 2011-03-29 | 2012-10-25 | Lapis Semiconductor Co Ltd | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
| JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0625849B1 (fr) | 1998-08-26 |
| FR2705520B1 (fr) | 1995-08-04 |
| DE69412698T2 (de) | 1999-01-14 |
| EP0625849A1 (fr) | 1994-11-23 |
| DE69412698D1 (de) | 1998-10-01 |
| US5510854A (en) | 1996-04-23 |
| FR2705520A1 (fr) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296436B1 (ko) | 제어가능한톱니파발생기를포함한편향회로 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JPH0532948B2 (ja) | ||
| US4242602A (en) | Phase comparator circuit with gated isolation circuit | |
| JPS6228908B2 (ja) | ||
| US4278994A (en) | Circuit arrangement in a color television encoder | |
| US4882624A (en) | Synchronizing signal separation circuit for a television receiver | |
| EP0143854A1 (en) | Apparatus for removing ghost images | |
| JP2545071B2 (ja) | のこぎり波状信号発生用回路 | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| US5703445A (en) | Sawtooth generator with disturbance signal rejection for a deflection apparatus | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JPS628990B2 (ja) | ||
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JPH0369444B2 (ja) | ||
| JPH0736617B2 (ja) | 自動利得制御装置 | |
| JP3385821B2 (ja) | 水平ブランキング生成回路 | |
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| KR850001845Y1 (ko) | 수직 톱니파 제어장치 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JP3221794B2 (ja) | クロマ信号処理用ラインアイデント回路 | |
| JPH0372784A (ja) | 同期信号分離回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH02104188A (ja) | クロマ自動位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |