JPS628990B2 - - Google Patents
Info
- Publication number
- JPS628990B2 JPS628990B2 JP52080991A JP8099177A JPS628990B2 JP S628990 B2 JPS628990 B2 JP S628990B2 JP 52080991 A JP52080991 A JP 52080991A JP 8099177 A JP8099177 A JP 8099177A JP S628990 B2 JPS628990 B2 JP S628990B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明は、VTRなどの映像信号記録再生装置
における映像信号処理回路の自動利得制御回路に
関するものである。
における映像信号処理回路の自動利得制御回路に
関するものである。
従来においては、一定振幅のパルスを映像信号
のペデスタル部に加算した信号の振幅を一定にす
るようなAGC回路であつたが、この場合周波数
変調器の電圧対周波数変換感度のばらつきによ
り、変調器の周波数偏移量を一定値以内に納める
ことができないという問題があつた。以下、図を
用いて詳しく説明する。
のペデスタル部に加算した信号の振幅を一定にす
るようなAGC回路であつたが、この場合周波数
変調器の電圧対周波数変換感度のばらつきによ
り、変調器の周波数偏移量を一定値以内に納める
ことができないという問題があつた。以下、図を
用いて詳しく説明する。
第1図に従来のAGC回路の一例をブロツク構
成図で示す。
成図で示す。
第2図のAに示すような複合映像信号が入力端
子1より利得制御回路2、クランプ回路3を通じ
て、出力端子4に取り出されるとともに、加算回
路5に加えられる。一方、水平同期信号が入力端
子7より遅延回路8を通して、一定振幅パルス発
生回路9に加えられ、第2図Bに示すような一定
振幅の遅延パルスを得る。この遅延パルスは加算
回路5において前述の複合映像信号に加算され、
第2図Cに示すような加算信号を得る。なおこの
場合加算信号において、遅延パルスは、同期信号
とは逆方向の極性で、かつ輝度信号のホワイトピ
ークレベル以上のレベルを持つ。そしてこの加算
信号がピーク値検波回路6に供給されて第2図C
に一点鎖線で示すようにピーク値検波され、この
ピーク値検波出力が、利得制御回路2にその制御
信号として供結され、同期信号と一定振幅パルス
の和が一定になるようにAGC回路が働く。従つ
て入力端子1に入力される複合映像信号の輝度信
〓〓〓〓〓
号レベルと同期信号レベルの比が規定値、すなわ
ち7/3の場合、および規定値より小さい場合は、
ピーク値検波回路6の出力、すなわち制御信号は
同期信号のレベルに比例したものとなり出力端子
4には、同期信号の振幅が一定の複合映像信号が
取り出される。
子1より利得制御回路2、クランプ回路3を通じ
て、出力端子4に取り出されるとともに、加算回
路5に加えられる。一方、水平同期信号が入力端
子7より遅延回路8を通して、一定振幅パルス発
生回路9に加えられ、第2図Bに示すような一定
振幅の遅延パルスを得る。この遅延パルスは加算
回路5において前述の複合映像信号に加算され、
第2図Cに示すような加算信号を得る。なおこの
場合加算信号において、遅延パルスは、同期信号
とは逆方向の極性で、かつ輝度信号のホワイトピ
ークレベル以上のレベルを持つ。そしてこの加算
信号がピーク値検波回路6に供給されて第2図C
に一点鎖線で示すようにピーク値検波され、この
ピーク値検波出力が、利得制御回路2にその制御
信号として供結され、同期信号と一定振幅パルス
の和が一定になるようにAGC回路が働く。従つ
て入力端子1に入力される複合映像信号の輝度信
〓〓〓〓〓
号レベルと同期信号レベルの比が規定値、すなわ
ち7/3の場合、および規定値より小さい場合は、
ピーク値検波回路6の出力、すなわち制御信号は
同期信号のレベルに比例したものとなり出力端子
4には、同期信号の振幅が一定の複合映像信号が
取り出される。
また入力端子1に入力される複合映像信号の輝
度信号レベルと同期信号レベルの比が規定値より
大きく、かつ輝度信号の振幅が大きい場合は第2
図Dに一点鎖線で示すように検波され、制御信号
は複合映像信号のレベルに比例したものとなり、
出力端子4には、複合映像信号の振幅が一定の複
合映像信号が取り出される。このようにいかなる
複合映像信号が入力端子1に入力されても、出力
端子4には、一定の振幅を越える複合映像信号が
出力されることはない。
度信号レベルと同期信号レベルの比が規定値より
大きく、かつ輝度信号の振幅が大きい場合は第2
図Dに一点鎖線で示すように検波され、制御信号
は複合映像信号のレベルに比例したものとなり、
出力端子4には、複合映像信号の振幅が一定の複
合映像信号が取り出される。このようにいかなる
複合映像信号が入力端子1に入力されても、出力
端子4には、一定の振幅を越える複合映像信号が
出力されることはない。
しかし磁気記録再生装置の記録回路における
AGC回路のように周波数変調器の出力の周波数
偏移量が規定値になるようにAGC出力レベルを
調整する場合、次のような欠点を有している。
AGC回路のように周波数変調器の出力の周波数
偏移量が規定値になるようにAGC出力レベルを
調整する場合、次のような欠点を有している。
周波数変調器の出力に規定の周波数偏移量を与
えるAGC回路の出力レベルは変調器の電圧対周
波数変換感度のばらつき等により調整する必要が
ある。そのため第1図の加算回路5において加算
する一定振幅の遅延パルスの振幅は、変調器等の
ばらつきを考慮すると、AGC回路の出力レベル
が最大になるように調整した場合のホワイトピー
クレベルと同等に設定する必要がある。
えるAGC回路の出力レベルは変調器の電圧対周
波数変換感度のばらつき等により調整する必要が
ある。そのため第1図の加算回路5において加算
する一定振幅の遅延パルスの振幅は、変調器等の
ばらつきを考慮すると、AGC回路の出力レベル
が最大になるように調整した場合のホワイトピー
クレベルと同等に設定する必要がある。
その理由を次に述べる。第3図Aに、周波数変
調器の出力に規定の周波数偏移量を与えるAGC
回路の出力レベルが最大になる方向に変調器がば
らつき、かつ、加算する遅延パルスの振幅がホワ
イトピークレベルより小さい場合の加算信号を示
す。この加算信号がピーク値検波回路6において
第3図Aの一点鎖線で示すようにピーク値検波さ
れる。したがつて明るい映像内容においては、入
力複合映像信号の輝度信号レベルと同期信号レベ
ルの比が規定値になつていても、映像内容により
同期信号レベルが変化してしまう。そのため先に
述べた如く加算する遅延パルスの振幅は、AGC
回路の出力レベルが最大にばらついた場合のホワ
イトピークレベルと同等に設定する必要がある。
調器の出力に規定の周波数偏移量を与えるAGC
回路の出力レベルが最大になる方向に変調器がば
らつき、かつ、加算する遅延パルスの振幅がホワ
イトピークレベルより小さい場合の加算信号を示
す。この加算信号がピーク値検波回路6において
第3図Aの一点鎖線で示すようにピーク値検波さ
れる。したがつて明るい映像内容においては、入
力複合映像信号の輝度信号レベルと同期信号レベ
ルの比が規定値になつていても、映像内容により
同期信号レベルが変化してしまう。そのため先に
述べた如く加算する遅延パルスの振幅は、AGC
回路の出力レベルが最大にばらついた場合のホワ
イトピークレベルと同等に設定する必要がある。
次に上に述べたように遅延パルスの振幅を設定
したとする。第3図Bに周波数変調器の出力に規
定の周波数偏移量を与えるAGC回路の出力レベ
ルが最小になる方向に変調器がばらついた場合の
加算信号を示す。この加算信号がピーク値検波回
路6において、第3図Bの一点鎖線で示すように
ピーク値検波され、その出力すなわち制御信号は
同期信号のレベルに比例したものとなり、出力端
子4には、同期信号の振幅が一定の複合映像信号
が取り出される。しかしこれは入力複合映像信号
の輝度信号レベルと同期レベルの比の値が規定値
に等しいかまたは小さい場合で、この比の値が規
定値より大きい場合は次のような不都合を生じ
る。
したとする。第3図Bに周波数変調器の出力に規
定の周波数偏移量を与えるAGC回路の出力レベ
ルが最小になる方向に変調器がばらついた場合の
加算信号を示す。この加算信号がピーク値検波回
路6において、第3図Bの一点鎖線で示すように
ピーク値検波され、その出力すなわち制御信号は
同期信号のレベルに比例したものとなり、出力端
子4には、同期信号の振幅が一定の複合映像信号
が取り出される。しかしこれは入力複合映像信号
の輝度信号レベルと同期レベルの比の値が規定値
に等しいかまたは小さい場合で、この比の値が規
定値より大きい場合は次のような不都合を生じ
る。
入力端子1に、輝度信号レベルと同期信号レベ
ルの比の値が規定値より大きい複合映像信号が入
力されると、AGC回路の平衝状態は、輝度信号
と同期信号の和が一定になるように保たれる。
ルの比の値が規定値より大きい複合映像信号が入
力されると、AGC回路の平衝状態は、輝度信号
と同期信号の和が一定になるように保たれる。
その状態の加算信号を第3図Cに示す。第3図
BとCを比べてわかるように、出力端子4におけ
る複合映像信号のレベルは、入力複合映像信号の
輝度信号レベルと同期信号レベルの比が規定値に
等しいか、小さい場合より大きくなつてしまう。
BとCを比べてわかるように、出力端子4におけ
る複合映像信号のレベルは、入力複合映像信号の
輝度信号レベルと同期信号レベルの比が規定値に
等しいか、小さい場合より大きくなつてしまう。
以上述べたように従来のAGC回路では変調器
等のばらつきを考慮すると、輝度信号レベルと同
期信号レベルの比が規定値より大きいか、小さい
かにより、AGC出力が異なり、変調器の周波数
偏移量を一定値以内に納めることができないとい
う問題点をもつている。
等のばらつきを考慮すると、輝度信号レベルと同
期信号レベルの比が規定値より大きいか、小さい
かにより、AGC出力が異なり、変調器の周波数
偏移量を一定値以内に納めることができないとい
う問題点をもつている。
本発明の目的は上記した従来技術の欠点をなく
し、入力複合映像信号の輝度信号レベルと同期信
号レベルの比の値が規定値より大きい場合でも、
最大複合映像信号レベルが一定値になるような、
自動利得制御回路を提供することにある。
し、入力複合映像信号の輝度信号レベルと同期信
号レベルの比の値が規定値より大きい場合でも、
最大複合映像信号レベルが一定値になるような、
自動利得制御回路を提供することにある。
そのため、本発明は自動利得制御回路に得られ
る複合映像信号のバツクポーチ期間に規定の輝度
信号レベルと同規信号レベルの比、すなわち7/3
倍の同期信号を複合映像信号の同期信号と逆極性
に加え、この加算信号をピーク値検波し、その出
力信号で利得制御回路を制御することにより目的
を達成する。
る複合映像信号のバツクポーチ期間に規定の輝度
信号レベルと同規信号レベルの比、すなわち7/3
倍の同期信号を複合映像信号の同期信号と逆極性
に加え、この加算信号をピーク値検波し、その出
力信号で利得制御回路を制御することにより目的
を達成する。
第4図に本発明のブロツク構成図を示す。第1
図と同一符号のブロツクは同様の機能を有するブ
ロツクを意味するものとする。第4図のAGC回
路の動作原理を説明する。
図と同一符号のブロツクは同様の機能を有するブ
ロツクを意味するものとする。第4図のAGC回
路の動作原理を説明する。
第5図Aに示す複合映像信号が入力端子1よ
〓〓〓〓〓
り、利得制御回路2を通じてクランプ回路3に入
り、入力端子12から入力される比較直流電位に
同期信号先端がクランプされ、クランプされた複
合映像信号は、出力端子4、加算回路5、差動増
幅器11に入力される。差動増幅器11におい
て、入力端子12から入力される比較直流電位と
映像信号との電位差が取り出され、ゲート回路1
0に入力される。一方水平同期信号が入力端子7
より入力され遅延回路8により第5図Bに示すよ
うな遅延パルスを得、この遅延パルスによりゲー
ト回路10をほぼバツクポーチ期間ゲートするこ
とにより、第5図Cに示すような同期信号の振幅
に対応したパルスをバツクポーチ期間に得る。こ
のパルスは加算回路5において前述の複合映像信
号に加算され、第5図Dに示すような加算信号を
得る。なおこの場合、差動増幅器11の利得を、
規定の複合映像信号の輝度信号レベルと同期信号
レベルの比の値に設定し、加算回路5において、
加算パルスは複合映像信号の同期信号と逆極性に
加算される。このようにすることにより、加算パ
ルスの振幅は常に輝度信号のホワイトピークレベ
ルと同等になり、従来例のように変調器等のばら
つきを考慮して、加算パルスにマージンをとる必
要がなく、従来例で述べた欠点はなくなる。なお
この加算信号の処理は従来例と同様なので説明を
省略する。
〓〓〓〓〓
り、利得制御回路2を通じてクランプ回路3に入
り、入力端子12から入力される比較直流電位に
同期信号先端がクランプされ、クランプされた複
合映像信号は、出力端子4、加算回路5、差動増
幅器11に入力される。差動増幅器11におい
て、入力端子12から入力される比較直流電位と
映像信号との電位差が取り出され、ゲート回路1
0に入力される。一方水平同期信号が入力端子7
より入力され遅延回路8により第5図Bに示すよ
うな遅延パルスを得、この遅延パルスによりゲー
ト回路10をほぼバツクポーチ期間ゲートするこ
とにより、第5図Cに示すような同期信号の振幅
に対応したパルスをバツクポーチ期間に得る。こ
のパルスは加算回路5において前述の複合映像信
号に加算され、第5図Dに示すような加算信号を
得る。なおこの場合、差動増幅器11の利得を、
規定の複合映像信号の輝度信号レベルと同期信号
レベルの比の値に設定し、加算回路5において、
加算パルスは複合映像信号の同期信号と逆極性に
加算される。このようにすることにより、加算パ
ルスの振幅は常に輝度信号のホワイトピークレベ
ルと同等になり、従来例のように変調器等のばら
つきを考慮して、加算パルスにマージンをとる必
要がなく、従来例で述べた欠点はなくなる。なお
この加算信号の処理は従来例と同様なので説明を
省略する。
次に本発明の具体例について説明する。第4図
の利得制御回路2、クランプ回路3、ピーク値検
波回路6、遅延回路8については、従来からよく
知られているので具体的の説明は省く。
の利得制御回路2、クランプ回路3、ピーク値検
波回路6、遅延回路8については、従来からよく
知られているので具体的の説明は省く。
第6図にゲート回路10、差動増幅器11およ
び加算回路5の一具体例を示し、動作を説明す
る。
び加算回路5の一具体例を示し、動作を説明す
る。
トランジスタ14,16、抵抗13,15、定
電流源17,18で第4図の加算回路5を構成
し、トランジスタ19,21,22、抵抗20,
23で差動増幅器11およびゲート回路10を構
成する。バイアス電源24はトランジスタ14,
21のベースにクランプ後の複合映像信号の同期
信号先端の電位のバイアスを与える。端子25は
電源供給端子であり、第4図と同一符号のついて
いるブロツクは第4図のブロツクと同一機能を有
するブロツクであるとする。
電流源17,18で第4図の加算回路5を構成
し、トランジスタ19,21,22、抵抗20,
23で差動増幅器11およびゲート回路10を構
成する。バイアス電源24はトランジスタ14,
21のベースにクランプ後の複合映像信号の同期
信号先端の電位のバイアスを与える。端子25は
電源供給端子であり、第4図と同一符号のついて
いるブロツクは第4図のブロツクと同一機能を有
するブロツクであるとする。
クランプ回路3から同期信号先端をクランプさ
れた第7図Aに示すような複合映像信号がトラン
ジスタ16,19のベースに入力され、抵抗1
3,15、トランジスタ14,16、電流源1
7,18で構成される差動増幅器によりトランジ
スタ16のコレクタに第7図Bに示すような入力
信号と逆相の複合映像信号が取り出される。一方
遅延回路8から第7図Cに示すような遅延パルス
がトランジスタ22のベースに入力され、トラン
ジスタ22をバツクポーチの適当な期間だけ導通
させることができる。トランジスタ21のベース
には定電圧源であるバイアス電源24の直流電圧
が供給され、かつ、トランジスタ19のベースに
は、同期信号先端が定電圧源であるバイアス電源
24の電位にクランプされた映像信号供給されて
いるので、トランジスタ22が導通しているバツ
クポーチの適当な期間には、抵抗20の両端に、
映像信号のバツクポーチレベルの電位と同期信号
先端電位との差電圧、すなわち、同期信号の振幅
に相当する大きさの電位差が発生する。したがつ
て、同期信号の大きさの電圧を抵抗20の抵抗値
で割つた電流、すなわち、同期信号の振幅に相当
する大きさに比例した電流がトランジスタ19を
介して抵抗13に流れるため、この電流値と抵抗
13の抵抗値の積に相当する電圧降下分だけ、ト
ランジスタ19のコレクタ電圧、すなわちトラン
ジスタ16のコレクタ電圧はさらに下がり、トラ
ンジスタ16のコレクタには、第7図Bの信号波
形に、トランジスタ19のコレクタ電流による電
圧降下分が加算されて、結局トランジスタ16の
コレクタには第7図Dに示すような加算信号が得
られる。この場合エミツタ抵抗15とエミツタ抵
抗20との比を規定の複合映像信号の輝度信号レ
ベルと同期信号レベルの比に等しくなるように設
定すれば、第7図Dに示す加算信号における加算
した同期信号レベルと輝度信号のホワイトピーク
レベルとは一致することになり、所望の信号が得
られる。この後の動作は従来例と同様である。
れた第7図Aに示すような複合映像信号がトラン
ジスタ16,19のベースに入力され、抵抗1
3,15、トランジスタ14,16、電流源1
7,18で構成される差動増幅器によりトランジ
スタ16のコレクタに第7図Bに示すような入力
信号と逆相の複合映像信号が取り出される。一方
遅延回路8から第7図Cに示すような遅延パルス
がトランジスタ22のベースに入力され、トラン
ジスタ22をバツクポーチの適当な期間だけ導通
させることができる。トランジスタ21のベース
には定電圧源であるバイアス電源24の直流電圧
が供給され、かつ、トランジスタ19のベースに
は、同期信号先端が定電圧源であるバイアス電源
24の電位にクランプされた映像信号供給されて
いるので、トランジスタ22が導通しているバツ
クポーチの適当な期間には、抵抗20の両端に、
映像信号のバツクポーチレベルの電位と同期信号
先端電位との差電圧、すなわち、同期信号の振幅
に相当する大きさの電位差が発生する。したがつ
て、同期信号の大きさの電圧を抵抗20の抵抗値
で割つた電流、すなわち、同期信号の振幅に相当
する大きさに比例した電流がトランジスタ19を
介して抵抗13に流れるため、この電流値と抵抗
13の抵抗値の積に相当する電圧降下分だけ、ト
ランジスタ19のコレクタ電圧、すなわちトラン
ジスタ16のコレクタ電圧はさらに下がり、トラ
ンジスタ16のコレクタには、第7図Bの信号波
形に、トランジスタ19のコレクタ電流による電
圧降下分が加算されて、結局トランジスタ16の
コレクタには第7図Dに示すような加算信号が得
られる。この場合エミツタ抵抗15とエミツタ抵
抗20との比を規定の複合映像信号の輝度信号レ
ベルと同期信号レベルの比に等しくなるように設
定すれば、第7図Dに示す加算信号における加算
した同期信号レベルと輝度信号のホワイトピーク
レベルとは一致することになり、所望の信号が得
られる。この後の動作は従来例と同様である。
本発明において、ゲートパルス発生用として遅
延回路を設けているが、カラー回路のバーストゲ
ートパルスを利用することも可能である。
延回路を設けているが、カラー回路のバーストゲ
ートパルスを利用することも可能である。
以上述べた如く、本発明により、加算パルスの
マージンとして変調器等のばらつきを考慮する必
要はなく、従来回路の欠点を大幅に改善すること
ができる。
マージンとして変調器等のばらつきを考慮する必
要はなく、従来回路の欠点を大幅に改善すること
ができる。
〓〓〓〓〓
すなわち、磁気記録再生装置等で従来、周波数
変調器の電圧対周波数変換感度のばらつき等のた
め、輝度信号レベルと同期信号レベルの比が異な
る信号に対して、変調器の周波数偏移量を一定値
以内に納めることができないという問題点があつ
たが、本発明によりAGC回路内の抵抗比のばら
つきだけを考慮すればよく、上記問題点は大幅に
改善される。
すなわち、磁気記録再生装置等で従来、周波数
変調器の電圧対周波数変換感度のばらつき等のた
め、輝度信号レベルと同期信号レベルの比が異な
る信号に対して、変調器の周波数偏移量を一定値
以内に納めることができないという問題点があつ
たが、本発明によりAGC回路内の抵抗比のばら
つきだけを考慮すればよく、上記問題点は大幅に
改善される。
第1図はAGC回路の従来例のブロツク図、第
2および3図は従来例を説明するための信号波形
図、第4図は本発明のAGC回路一実施例を示す
ブロツク図、第5および7図は本発明を説明する
ための信号波形図、第6図は本発明の一具体例の
回路図である。 2:利得制御回路、3:クランプ回路、5:加
算回路、6:ピーク値検波回路、8:遅延回路、
10:ゲート回路、11:差動増幅器。 〓〓〓〓〓
2および3図は従来例を説明するための信号波形
図、第4図は本発明のAGC回路一実施例を示す
ブロツク図、第5および7図は本発明を説明する
ための信号波形図、第6図は本発明の一具体例の
回路図である。 2:利得制御回路、3:クランプ回路、5:加
算回路、6:ピーク値検波回路、8:遅延回路、
10:ゲート回路、11:差動増幅器。 〓〓〓〓〓
Claims (1)
- 【特許請求の範囲】 1 映像信号が供給される利得制御回路と、該利
得制御回路の出力に接続され、映像信号の同期信
号先端を一定電位に固定するクランプ回路と、該
クランプ回路出力の映像信号の同期信号先端とポ
ーチレベルとの電位差を検出し、この電位差に相
当する振幅に対して、標準の複合映像信号におけ
るホワイトピークの振幅と同期信号の振幅との比
に対応した倍率の振幅のパルス信号を該クランプ
回路出力の映像信号のバツクポーチ期間に同期信
号と逆極性となるように付加する回路と、このパ
ルス信号が付加された映像信号をピーク検波する
回路とを具備し、該ピーク検波回路の出力信号に
て、該利得制御回路を制御することを特徴とする
自動利得制御回路。 2 上記パルス信号を付加する回路は、一方の入
力に上記同期信号先端の電位が供給され、他方の
入力に上記クランプ回路の出力映像信号が供給さ
れる差動増幅回路と、同期信号の後に設けられた
バツクポーチの期間内においてのみ該差動増幅回
路から信号を出力させるゲート手段とで構成され
るパルス信号発生手段を備えたことを特徴とする
特許請求の範囲第1項記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8099177A JPS5416919A (en) | 1977-07-08 | 1977-07-08 | Automaic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8099177A JPS5416919A (en) | 1977-07-08 | 1977-07-08 | Automaic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5416919A JPS5416919A (en) | 1979-02-07 |
| JPS628990B2 true JPS628990B2 (ja) | 1987-02-25 |
Family
ID=13733959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8099177A Granted JPS5416919A (en) | 1977-07-08 | 1977-07-08 | Automaic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5416919A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848581A (ja) * | 1981-09-17 | 1983-03-22 | Matsushita Electric Ind Co Ltd | ゴ−スト除去装置 |
| JPS619962U (ja) * | 1984-06-22 | 1986-01-21 | 日本電気ホームエレクトロニクス株式会社 | Agc回路 |
| JPS6316773U (ja) * | 1986-07-17 | 1988-02-03 | ||
| JP2553534B2 (ja) * | 1986-12-26 | 1996-11-13 | 松下電器産業株式会社 | テレビジヨン映像信号制御装置 |
| JP2878852B2 (ja) * | 1991-01-18 | 1999-04-05 | 富士写真フイルム株式会社 | 映像信号の黒レベル補正回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619151B2 (ja) * | 1973-10-05 | 1981-05-06 |
-
1977
- 1977-07-08 JP JP8099177A patent/JPS5416919A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5416919A (en) | 1979-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS628990B2 (ja) | ||
| JPH0344475B2 (ja) | ||
| US4658297A (en) | Automatic gain control circuit | |
| JPS5990473A (ja) | ビデオ信号処理装置における自動バイアス制御装置 | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| US5398114A (en) | Circuit for compensating for the drop-out of a reproduced video signal | |
| KR920002121Y1 (ko) | 비데오 신호의 동기 안정화 회로 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JPH0339980Y2 (ja) | ||
| KR920008996Y1 (ko) | 휘도펄스 부가방식에 의한 휘도제어회로 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JPS6314531Y2 (ja) | ||
| KR800001740Y1 (ko) | 자동이득 제어장치(自動利得制御裝置) | |
| JPH0325050B2 (ja) | ||
| JP3403095B2 (ja) | クランプ回路 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| KR940001279Y1 (ko) | 칼라 모니터의 클램프 회로 | |
| JPH0213514B2 (ja) | ||
| JPS62120172A (ja) | 文字信号混合装置 | |
| JPH0417510B2 (ja) | ||
| KR910003465Y1 (ko) | Tv용 직류 흑레벨 안정화 장치 | |
| JPH02246476A (ja) | 利得制御回路 | |
| JP3163402B2 (ja) | クロマ信号ゲートパルス発生回路 | |
| JP3131301B2 (ja) | 映像信号処理装置 |