JPH07159483A - 集積回路装置およびそのテスト方法 - Google Patents

Abstract

(57)【要約】 【目的】 ピン数が多くなっても安価でかつ容易に接続
試験を行うことを可能にする。 【構成】 バウンダリスキャンセルが複数個縦続接続さ
れたバウンダリスキャン回路１０₁ ，…１０₉ と、この
バウンダリスキャン回路にデータを設定するためのスキ
ャンイン端子パッドと、バウンダリスキャン回路の出力
を取出すためのスキャンアウト端子パッドと、データを
入力するための入力端子パッド２７ａ，２７ｃ₁ ，２７
ｃ₂ と、データを出力するための出力端子パッド２７
ａ，２７ｂ₁，２７ｂ₂ と、入力端子パッドに対応して
設けられ、この入力端子パッドからのデータをバウンダ
リスキャンセルを介して内部に送出する入力バッファ１
２ｂ，１６₁ ，１６₂ と、出力端子パッドに対応して設
けられ、動作制御信号に基づいて、バウンダリスキャン
セルを介して内部から送られてくるデータを、出力端子
パッドに送出するかまたはハイインピーダンス状態とな
るように制御される出力バッファ１２ａ，１４₁ ，１４
₂ と、を備えていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＴＡＢ（Tape Automated
Bonding）技術によってボンディングされた集積回路装
置およびそのテスト方法に関する。

【０００２】集積回路装置の多ピン化に伴って、従来の
ワイヤボンディング技術より多ピン化に有利なＴＡＢ技
術が注目されている。ＴＡＢ技術は、予めＴＡＢテープ
のフィルム上に形成した金属箔のリード上に集積回路チ
ップをマウントし、集積回路チップの端子パッドとＴＡ
Ｂテープのリードを接続するという技術であり、パッド
ピッチを狭くできるため、多ピン化に適している。

【０００３】ＴＡＢでは、テープに集積回路チップを実
装したのち、パッケージに実装されるか、チップをその
まま樹脂封止（ＴＣＰ：Tape Carrier Package）する
か、ＭＣＭ（Multi Chip Module)またはプリント基板に
表面実装される。

【０００４】一般に、パッケージ、ＭＣＭ、プリント基
板は、集積回路チップより高価であるため、それらに実
装される前に、集積回路チップ不良、ＴＡＢテープのイ
ンナーリードと集積回路チップの端子パッドとの接続不
良をチェックし、不良であるものを除去しておく必要が
ある。

【０００５】集積回路チップ自体の不良は、ウェーハ試
験によって既にチェックされているとすれば、ＴＡＢテ
ープに集積回路チップをマウントした状態では、ＴＡＢ
テープのインナーリードと集積回路チップの端子パッド
との接続試験を行う必要がある。

【０００６】従来、ＴＡＢテープのインナーリードと集
積回路チップとの接続試験は、ＴＡＢテープのアウター
リードに接続しているテスト用のパッドに、プローブ用
の端子のついたソケットで接触し、そのソケットを通し
てＬＳＩテスタに接続し、ＤＣ試験を実施することによ
り行われてきた。例えば図５に示すように、ＴＡＢテー
プ５０のインナーリード（ＴＡＢテープ５０のリード５
２の、集積回路チップ１と接続している側）と集積回路
チップ１との接続試験を行う際には、試験用ソケット６
１の各プローブ端子６２をＴＡＢテープ５０の試験用パ
ッド５４に接触させることによって行う。このような接
触させることによって、集積回路チップ１のパッド２
０、ＴＡＢテープ５０のリード５２、ＴＡＢテープ５０
の試験用パッド５４、ソケット６１のプローブ端子６
２、接続ライン６７、およびＬＳＩテスタ７０が接続さ
れる。そしてＬＳＩテスタ７０によって集積回路チップ
１の各端子について、ＤＣ試験を行う集積回路チップ１
の各端子に接続している入出力バッファが正常な電圧‐
電流特性を示せば、ＴＡＢテープ５０のインナーリード
と集積回路チップ１が正常に接続されており、正常な電
圧‐電流特性を示さなければ、ＴＡＢテープ５０のイン
ナーリードと集積回路チップ１が正常に接続されていな
いか、試験用ソケット６１のプローブ端子６２とＴＡＢ
テープ５０の試験用パッド５４が正常に接触していない
か、あるいは集積回路チップ１の各端子に接続している
入出力バッファが故障していることになり、ＴＡＢテー
プ５０のインナーリードと集積回路チップ１との接続試
験を行うことができる。

【０００７】

【発明が解決しようとする課題】このように従来の接続
試験方法においては、プローブ端子６２を有するソケッ
ト６１が必要である。そして、このソケットは、最近の
集積回路装置の多ピン化に伴って、プローブ端子の間隔
を狭ピッチ化しなければならず、作製が困難になってき
ているという問題があり、また作製できたとしても、高
価なものとなって実用上問題があった。

【０００８】更に試験用ソケット６１のプローブ端子６
２をＴＡＢテープ５０の試験用パッド５４を、対応する
プローブ端子６２にすべて正常に接触させなければなら
ないが、最近の集積回路装置の多ピン化に伴って、すべ
ての端子を正常に接触させることが困難になってきてい
るという問題があった。

【０００９】本発明は上記事情を考慮してなされたもの
であって、多ピン化された場合でも安価で容易に接続試
験を行うことのできる集積回路装置およびそのテスト方
法を提供することを目的とする。

【００１０】

【課題を解決するための手段】第１の発明による集積回
路装置は、バウンダリスキャンセルが複数個縦続接続さ
れたバウンダリスキャン回路と、このバウンダリスキャ
ン回路にデータを設定するためのスキャンイン端子パッ
ドと、バウンダリスキャン回路の出力を取出すためのス
キャンアウト端子パッドと、データを入力するための入
力端子パッドと、データを出力するための出力端子パッ
ドと、入力端子パッドに対応して設けられ、この入力端
子パッドからのデータをバウンダリスキャンセルを介し
て内部に送出する入力バッファと、出力端子パッドに対
応して設けられ、動作制御信号に基づいて、バウンダリ
スキャンセルを介して内部から送られてくるデータを出
力端子パッドに送出するかまたはハイインピーダンス状
態となるように制御される出力バッファと、を備えてい
ることを特徴とする。

【００１１】また第２の発明による集積回路装置は、第
１の発明の集積回路装置において、出力端子パッドのう
ち入力端子パッドを兼用していない出力専用端子パッド
には、この出力専用端子パッドに対応して設けられてい
る出力バッファの出力を観測するために出力バッファの
出力をバウンダリスキャンセルに送出する入力バッファ
が設けられ、入力端子パッドのうち出力端子パッドを兼
用していない入力専用端子パッドには、この入力専用端
子パッドに対応して設けられている入力バッファに入力
するデータを設定するために、バウンダリスキャンセル
からのデータを動作制御信号に基づいて入力バッファに
送出する出力バッファが設けられていることを特徴とす
る。

【００１２】また第３の発明による集積回路装置は、第
１の発明の集積回路装置をＴＡＢテープ上に実装した場
合に、入力端子パッドおよび出力端子パッドはＴＡＢテ
ープ上の各々のアウターリードが短絡用配線に接続され
ていることを特徴とする。

【００１３】また、第４の発明によるテスト方法は、第
３の発明の集積回路装置において、バウンダリスキャン
セルにデータを設定するステップと、出力端子パッドの
うちの１個の出力端子パッドに対応する出力バッファの
みを動作制御信号に基づいてオンさせて対応するバウン
ダリスキャンセルに設定されたデータを、短絡用配線を
介して入力端子パッドおよび入力バッファに送出するス
テップと、データを、入力バッファに対応するバウンダ
リスキャンセルで観測するステップと、を備えているこ
とを特徴とする。

【００１４】また第５の発明による集積回路装置は、第
２の発明の集積回路装置をＴＡＢテープ上に実装した場
合に、入力端子パッドおよび出力端子パッドはＴＡＢテ
ープ上の各々のアウターリードが短絡用配線に接続され
ていることを特徴とする。

【００１５】また第６の発明によるテスト方法は、第５
の発明の集積回路装置を用いて第４の発明のテスト方法
を行った後、入力端子パッドおよび出力端子パッドのア
ウターリードを短絡用配線から切離すステップと、入力
端子パッドおよび出力端子パッドのうち隣接する端子パ
ッドの出力バッファに対応するバウンダリスキャンセル
のデータが異なるようにバウンダリスキャン回路にデー
タを設定するステップと、出力バッファを動作制御信号
に基づいてオンさせて対応するバウンダリスキャンセル
のデータを、出力バッファに対応する入力バッファを介
してこの入力バッファに対応するバウンダリスキャンセ
ルに送出し、このバウンダリスキャンセルで観測するス
テップと、を備えていることを特徴とする。

【００１６】また第７の発明による集積回路装置は、第
１の発明または第２の発明の集積回路装置を複数個、Ｔ
ＡＢテープ上に実装した場合に、各集積回路装置のバウ
ンダリスキャン回路がＴＡＢテープ上でシリアルに接続
されるとともに、各集積回路装置の入力端子パッドおよ
び出力端子パッドが各集積回路装置毎に短絡用配線に接
続されていることを特徴とする。

【００１７】

【作用】本発明によれば、集積回路装置内にバウンダリ
スキャン回路が設けられているとともに入力端子パッド
（双方向端子パッドを含む）には入力パッドが、出力端
子パッド（双方向端子パッドを含む）には動作制御信号
に基づいてオン・オフする出力バッファが設けられてい
る。

【００１８】そして、ＴＡＢテープに実装された場合に
は上記入力端子パッドおよび出力端子パッドは短絡用配
線によって短絡されるが出力バッファは動作制御信号に
基づいてオン・オフすることができるので出力端子につ
いては出力の競合状態が起こるのを避けることが可能と
なる。したがって、バウンダリスキャンセル（以下、ス
キャンセルともいう）にスキャンイン端子を介してデー
タを設定した後、１個の出力端子パッドに対応する出力
バッファのみをオンさせるとともに他の出力端子パッド
に対応する出力バッファをオフさせ、スキャンセルに設
定されたデータを、出力バッファおよび短絡用配線を介
して入力端子パッドに送り、更に入力パッドを介してこ
の入力パッドに対応するスキャンセルで観測することに
より接続試験を行うことができる。

【００１９】なお、データの観測はスキャンアウト端子
パッドを介して行う。以上説明したようにテスト用のデ
ータをスキャンイン端子パッドを介してバウンダリスキ
ャン回路に入力し、スキャンアウト端子パッドから出力
されるデータを観測することにより接続の良否が分かる
ことになるので、ピン数が多くなった場合でも、ピン数
に合せた試験用のソケット（治具）を作成する必要がな
くなり、安価でかつ容易に接続試験を行うことができ
る。

【００２０】

【実施例】第１の発明による集積回路装置の一実施例を
図１および図２を参照して説明する。この実施例の集積
回路装置は図２に示すようにＴＡＢテープ５０に実装さ
れる集積回路チップ１を有している。そして、集積回路
チップ１にはその内部に図１に示すようにバウンダリス
キャンセル１０₁ ，１０₂ ，…１０₉ が縦続接続された
バウンダリスキャン回路が設けられているとともに、図
２に示すように表面上に駆動電源用の電源端子パッド２
１、接地用の接地端子パッド２２、スキャンインするた
めのスキャンイン端子パッド２３、スキャンアウトする
ためのスキャンアウト端子パッド２４、テストクロック
を入力するためのテストクロック端子パッド（図示せ
ず）、テストモード信号を入力するためのテストモード
端子パッド（図示せず）、およびデータを入出力するた
めの入出力端子パッド２７が設けられている。

【００２１】また、集積回路チップ１上の各端子パッド
は図２に示すようにリード５２を介してＴＡＢテープ５
０の対応する端子パッドに接続されている。そして、集
積回路チップ１の入出力端子パッド２７に対応するＴＡ
Ｂテープ５０の端子パッド５５はすべて配線５６によっ
て短絡され、それ以外の端子パッド５４、すなわち、電
源端子パッド２１、接地端子パッド２２、スキャンイン
端子パッド２３、スキャンアウト端子パッド２４、テス
トクロック端子パッド（図示せず）、およびテストモー
ド端子パッドに対応する、ＴＡＢテープ５０の端子パッ
ド５４は配線５６に接続されていない。

【００２２】入出力端子パッド２７としては例えば図１
に示すように双方向端子パッド２７ａ、出力端子パッド
２７ｂ₁ ，２７ｂ₂ 、および入力端子パッド２７ｃ₁ ，
２７ｃ₂ がある。双方向端子パッド２７ａは双方向バッ
ファ１２ａ，１２ｂを介してスキャンセル１０₂ ，１０
₃ に各々接続され、出力端子パッド２７ｂ₁ ，２７ｂ₂
は出力バッファ１４₁ ，１４₂ を介してスキャンセル１
０₅ ，１０₇ に各々接続され、入力端子パッド２７
ｃ₁ ，２７ｃ₂ は入力バッファ１６₁ ，１６₂ を介して
各々スキャンセル１０₈ ，１０₉ に接続されている。

【００２３】双方向バッファ１２ａはスキャンセル１０
₁ の出力データに基づいてオンまたはオフし、イネーブ
ル状態かまたはハイインピーダンス状態となる。例え
ば、スキャンセル１０₁ の出力信号１１₁ が“１”であ
るならばバッファ１２ａはオンし、イネーブル状態とな
ってスキャンセル１０₂ の出力データを双方向端子パッ
ド２７ａに送り、スキャンセル１０₁ の出力信号１１₁
が“０”であるならばバッファ１２ａはオフし、ハイイ
ンピーダンス状態となる。

【００２４】双方向バッファ１２ｂは双方向端子２７ａ
を介して入力されたデータをスキャンセル１０₃ に送出
する。出力バッファ１４₁ はスキャンセル１０₄ の出力
信号１１₂ に基づいてオンまたはオフし、イネーブル状
態かまたはハイインピーダンス状態となる。そしてイネ
ーブル状態になった場合はスキャンセル１０₅ の出力デ
ータを出力端子パッド２７ｂ₁ に送出する。同様に出力
バッファ１４₂ はスキャンセル１０₆ の出力信号１１₃
に基づいてオンまたはオフし、イネーブル状態か、また
はハイインピーダンス状態となる。そしてイネーブル状
態になった場合はスキャンセル１０₇ の出力データを出
力端子パッド２７ｂ₂ に送出する。入力バッファ１
６₁ ，１６₂ は各々入力端子パッド２７ｃ₁ ，２７ｃ₂
を介して入力されたデータをスキャンセル１０₈ ，１０
₉ に各々送出する。また、双方向端子パッド２７ａ、出
力端子パッド２７ｂ₁ ，２７ｂ₂ 、および入力端子パッ
ド２７ｃ₁ ，２７ｃ₂ はリード５２（図２参照）を介し
て配線５６で短絡されている。

【００２５】一方、各スキャンセルは周知の構成、例え
ば図６に示すように２個のマルチプレクサ１０１，１０
４と、２個のＤ型フリップフロップ１０２，１０３から
構成されている。図６においてマルチプレクサ１０１は
シフトモード信号に基づいて、入力データＩＮか、また
は前段のスキャンセルから送出されるシフトイン入力Ｓ
Ｉの一方を選択してフリップフロップ１０２に送出す
る。フリップフロップ１０２はシフトクロック信号に基
づいて動作し、マルチプレクサ１０１から送出されるデ
ータを取込み、かつ１サイクル前に取込んだデータを、
シフトアウト出力ＳＯとして次段のスキャンセルに送出
するとともにフリップフロップ１０３に送出する。フリ
ップフロップ１０３はアップデートクロック信号に基づ
いて動作し、フリップフロップ１０２の出力を取込み、
かつ１サイクル前に取込んだデータをマルチプレクサ１
０４に送出する。マルチプレクサ１０４はモード信号に
基づいて動作し、入力データＩＮか、またはフリップフ
ロップ１０３の出力の一方を選択して出力データＯＵＴ
とする。したがって、例えばスキャンセル１０₂ におい
ては入力データＩＮは集積回路チップ１の内部から送出
され、シフトイン入力ＳＩはスキャンセル１０₁ から送
出され、スキャンアウトＳＯはスキャンセル１０₃ に送
出され、出力ＯＵＴはバッファ１２ａに送出される。ま
た、スキャンセル１０₃ においては入力デーＩＮはバッ
ファ１２ｂから送出され、スキャンイン入力ＳＩはスキ
ャンセル１０₂ から送出され、スキャンアウト出力ＳＯ
はスキャンセル１０₄ に送出され、出力ＯＵＴは集積回
路チップ１の内部に送出される。

【００２６】なお、上述のシフトモード信号、シフトク
ロック信号、アップデートクロック信号、およびモード
信号はテストクロック信号およびテストモード信号に基
づいてＴＡＰ（Test Access Port）コントローラによっ
て生成される。このＴＡＰコントローラは集積回路チッ
プ１内に設けられており、テストクロック信号およびテ
ストモード信号は集積回路チップ１の外部から各々テス
トクロック端子パッドおよびテストモード端子パッドを
介して入力される。

【００２７】次に、上述のように構成された本実施例の
集積回路装置のテストを説明する。

【００２８】ＴＡＢテープ５０のインナーリード（図２
ではリード５２の集積回路チップ側）と集積回路チップ
１の接続試験を行うときには、バウンダリスキャンセル
１０₁ ，１０₂ ，…１０₉ にデータを設定することによ
って、双方向バッファ１２ａまたは出力バッファ１
４₁ ，１４₂ のうち１つをイネーブルにし、その他の双
方向バッファまたは出力バッファをすべてハイインピー
ダンス状態にして、イネーブルにしたバッファからテス
ト用の信号を入力端子２７ｃ₁ ，２７ｃ₂ または双方向
端子１２ｂに短絡用の配線５６を通して送出する。その
送出された信号を入力端子または双方向端子の入力バッ
ファに接続しているバウンダリスキャンセルで受信し観
測することによって、正常な値を観測すれば正常にコン
タクトしており、異常な値を観測すれば、コンタクトし
ていないか、あるいは電源、グランド等に短絡している
ことになる。

【００２９】例えば、双方向端子２７ａから信号を送出
して接続試験を行う場合は、まずスキャンセル１０₁ に
データ“１”を、スキャンセル１０₄ ，１０₆ にデータ
“０”を設定するとともにスキャンセル１０₂ にテスト
データを設定する。これらのデータはスキャンイン端子
２３を介してスキャンパスモードで外部から入力され
る。次に上述のようにデータが設定された後、アップデ
ートクロック信号およびモード信号を送り、スキャンセ
ル１０₁ ，１０₂ ，１０₄ ，１０₆ から設定されたデー
タを読出す。すると、スキャンセル１０₄ ，１０₆ から
読出されたデータ１１₂ ，１１₃ は“０”であるのでバ
ッファ１４₁ ，１４₂ はオフし、ハイインピーダンス状
態となるが、スキャンセル１０₁ から送出されたデータ
１１₁ は“１”であるので、バッファ１２ａがオンし、
イネーブル状態となる。これによりスキャンセル１０₂
から送出されたデータはバッファ１２ａを介して双方向
端子パッド２７ａに送出され、更にリード５２、配線５
６、および入力端子パッド２７ｃ₁ ，２７ｃ₂ を介して
バッファ１６₁ ，１６₂ に送出される。ここでシフトモ
ード信号およびシフトクロック信号をスキャンセル１０
₈ ，１０₉ に送出し、バッファ１６₁ ，１６₂ の出力デ
ータを各々スキャンセル１０₈ ，１０₉ に取込み、この
取込んだデータをスキャンアウトする。これによりスキ
ャンアウト端子２４から出力されるデータを観測すれ
ば、端子２７ａ，２７ｃ₁ ，２７ｃ₂ の接続テストを行
うことができる。例えば、スキャンセル１０₈ および１
０₉ の両方で正常な信号を受信している場合、すなわち
スキャンセル１０₂ に設定されたテストデータと同一の
値の信号を受信している場合、端子２７ａ，２７ｃ₁ ，
２７ｃ₂ のすべてが正常にコンタクトしていることを示
す。またスキャンセル１０₈，１０₉ の両方で異常な信
号を受信している場合、すなわちスキャンセル１０₂に
設定されたテストデータと異なる値の信号を受信してい
る場合は、端子２７ａのコンタクトが異常であるか、ま
たは２つの入力端子２７ｃ₁ ，２７ｃ₂ のコンタクトが
異常であるか、あるいは端子２７ａ，２７ｃ₁ ，２７ｃ
₂ のすべてのコンタクトが異常であることを示してい
る。また、スキャンセル１０₈ だけが異常な信号を受信
している場合は、端子２７ｃ₁ のコンタクトが異常であ
り、スキャンセル１０₉ だけが異常な信号を受信してい
る場合は、端子２７ｃ₂ のコンタクトが異常であること
を示している。同様にして、端子２７ｂ₁ ，２７ｂ₂ に
対しても接続試験を行うことができる。

【００３０】以上述べたように本実施例によれば、接続
試験を行う場合に、入出力端子パッド２７に対応するＴ
ＡＢテープ５０上の端子は試験用ソケットのプローブ端
子に接触する必要がなくなり、多ピン化された場合でも
試験用ソケットのプローブ端子の間隔を狭ピッチ化する
必要がなく、かつＴＡＢテープ５０のパッド５４をすべ
てプローブ端子に接触させなくても良いこととなる。こ
れにより、安価で容易に接続試験を行うことができる。

【００３１】なお、上記実施例においては入出力端子パ
ッド２７に対応するＴＡＢテープ５０上のパッド５５は
すべて１個の配線５６によって短絡されたが、接続試験
を行うことが可能であるならば複数個の配線を用いて入
出力端子パッドに対応するＴＡＢテープ上のパッド５５
を短絡させても良い。

【００３２】また、上記実施例においては、出力バッフ
ァ１４₁ ，１４₂ のイネーブル信号１１₂ ，１１₃ をス
キャンセル１０₄ ，１０₆ で各々制御しているが、スキ
ャンセル１０₄ ，１０₆ で制御する代わりに、集積回路
チップ１上に設けられたテストモード端子パッドを介し
て入力されるテストモード信号によって制御しても良
い。

【００３３】なお、短絡用配線５６に接続しているＴＡ
Ｂテープ５０の端子５５は試験終了後には短絡用配線５
６と切離される。

【００３４】上述の第１の実施例の集積回路装置におい
ては、ＴＡＢテープ５０のリード５２と集積回路チップ
１の入出力端子パッド２７とがコンタクトしているかど
うかの試験と、駆動電源や接地電源にショートしている
かどうかの試験を行うことができるが、隣接する入出力
端子パッドがショートしているかどうかを検出すること
はできない。

【００３５】この問題をも解決したのが本発明による集
積回路装置の第２の実施例である。この第２の実施例を
図３を参照して説明する。この第２の実施例の集積回路
装置は出力端子２７ｂに対して出力端子２７の状態観測
用スキャンセル１０₆ と入力バッファ１４ａとを新たに
設けたとともに入力端子２７ｃに対して入力端子２７ｃ
の状態設定用のイネーブル端子のついた出力バッファ１
６ａと、この出力バッファ１６ａのイネーブル用および
入力用のスキャンセル１０₇ および１０₈ とを新たに設
けたものであり、これ以外は第１の実施例と同様であ
る。そして、入出力端子パッド２７をＴＡＢテープ５０
のリード５２を介して短絡するための配線５６（図２参
照）はヒューズ（例えば温度ヒューズ等）によって形成
されており、第１の実施例と同様のコンタクトテストを
行った後、ヒューズ５６を切断（例えば温度ヒューズで
あれば温度を上げて切断）することによって短絡状態を
解消した場合の第２の実施例の平面図を図３に示す。

【００３６】図３において、入力バッファ１４ａは出力
バッファ１４または出力端子からの信号をスキャンセル
１０₆ に送出し、出力バッファ１６ａはスキャンセル１
０₇の出力信号１１₃ に基づいてオンまたはオフし、イ
ネーブル状態かまたはハイインピーダンス状態となる。
そしてイネーブル状態になった場合はスキャンセル１０
₈ の出力データを入力バッファ１６に送出する。

【００３７】次に、この図３に示す状態において、隣接
する端子間のショート試験を行う場合を説明する。ま
ず、双方向端子２７ａの出力バッファ１２ａ、出力端子
２７ｂの出力バッファ１４、および入力端子の出力バッ
ファ１６ａをすべてオンにするために、各々の出力バッ
ファ１２ａ，１４、および１６ａのイネーブルに接続し
ているスキャンセル１０₁ ，１０₄ 、および１０₇ にデ
ータ“１”を設定するとともに、各々の出力バッファ１
２ａ，１４、および１６ａに接続しているスキャンセル
１０₂ ，１０₅ 、および１０₈ には隣合う端子が同じデ
ータにならないように、“０”のデータと“１”のデー
タを交互に設定する。例えば、スキャンセル１０₂ にデ
ータ“０”を設定するならばスキャンセル１０₅ にデー
タ“１”を、スキャンセル１０₈ にデータ“０”を設定
する。このようにしてデータが設定されると、出力バッ
ファ１２ａ，１４、および１６ａがオンし、スキャンセ
ル１０₂ ，１０₅ 、および１０₈ に設定されたデータは
出力バッファ１２ａ，１４、および１６ａを介して入力
バッファ１２ｂ，１４ａ、および１６に各々送出され、
更にスキャンセル１０₃ ，１０₆ 、および１０₉ に送出
される。そしてこれらのデータスキャンセル１０₃ ，１
０₆ 、および１０₉ で観測し、設定したと同じデータが
観測されれば隣合う端子とのショートはないことにな
り、もし異なるデータを観測した場合はショートしてい
ることになる。

【００３８】以上説明したように、この第２の実施例の
集積回路装置は第１の実施例と同様の効果を有するとと
もに、隣合う端子がショートしているかどうかの試験も
行うことができる。

【００３９】なお、この第２の実施例においては、出力
バッファのイネーブル信号をスキャンセルで制御してい
るがテストモード信号で制御するようにしても良い。

【００４０】また、この第２の実施例においては、出力
端子２７ｂと入力端子２７ｃに対して各々３個のスキャ
ンセルを設けているが、状態設定用のスキャンセル例え
ば１０₅ と状態観測用のスキャンセル例えば１０₆ を一
体化して２つに減らしても良い。

【００４１】また、第２の実施例においては、ＴＡＢテ
ープ５０のアウターリードの短絡用配線５６にヒューズ
を用いて切断したが、短絡用配線５６に通常の金属配線
を用いて機械的に切断しても良い。

【００４２】上述の第１および第２の実施例の集積回路
装置の接続試験においては、多ピン用のソケット６１を
作成する必要はなくなるが、ＴＡＢテープ５０上の集積
回路チップ１を試験する度に、その都度ソケット６１を
試験用端子５４に接触したり、分離したりしなければな
らないという問題がある。この問題を解決したものが本
発明の第３の実施例であり、この第３の実施例の集積回
路装置の構成を図４に示す。図４において、ＴＡＢテー
プ５０上に複数の集積回路チップ１₁ ，１₂ ，１₃ が実
装置されている。各集積回路チップ１_i （ｉ＝１，２，
３）の表面上には、電源端子パッド２１ａ_i ，２１ｂ_i
と、接地端子パッド２２ａ_i ，２２ｂ_iと、スキャンイ
ン端子パッド２３_i と、スキャンアウト端子パッド２４
_i と、テストクロック端子パッド２４_i と、テストモー
ド端子パッド２５_i と、入出力端子パッド（図示せず）
が設けられているとともに第１および第２の実施例と同
様にその内部にバウンダリスキャン回路が設けられてい
る。

【００４３】集積回路チップ１₁ のスキャンイン端子パ
ッド２３₁ はＴＡＢテープ５０上のスキャンイン端子３
０と配線３１₁ を介して接続され、スキャンアウト端子
パッド２４₁ は配線３１₂ を介して集積回路チップ１₂
のスキャンイン端子パッド２３ａ₂ に接続されている。
集積回路チップ１₂ のスキャンアウト端子パッド２４₂
は配線３１₃ を介して集積回路チップ１₃ のスキャンイ
ン端子パッド２３₃ に接続され、集積回路チップ１₃ の
スキャンアウト端子パッド２４₃ は配線３１₄を介して
ＴＡＢテープ５０上のスキャンアウト端子パッド３２に
接続されている。したがってスキャンイン端子パッド３
０からスキャンアウト端子パッド３２まで１つのスキャ
ンパスを形成している。

【００４４】電源端子パッド２１ａ₁ は配線３４₁ を介
してＴＡＢテープ上の電源端子パッド３３ａと接続さ
れ、電源端子パッド２１ｂ₁ は配線３４₂ を介して電源
端子パッド２１ａ₂ と接続されている。また電源端子パ
ッド２１ｂ₂ は配線３４₃ を介して電源端子パッド２１
ａ₃ と接続され、電源端子パッド２１ｂ₃ は配線３４₄
を介してＴＡＢテープ５０上の電源端子パッド３３ｂと
接続されている。

【００４５】接地端子パッド２２ａ₁ は配線３６₁ を介
してＴＡＢテープ５０上の接地端子パッド３５ａと接続
され、接地端子パッド２２ｂ₁ は配線３６₂ を介して接
地端子パッド２２ａ₂ と接続されている。接地端子パッ
ド２２ｂ₂ は配線３６₃ を介して接地端子パッド２２ａ
₃ と接続されている。接地端子パッド２２ｂ₃ は配線３
６₄ を介してＴＡＢテープ５０上の接地端子３５ｂと接
続されている。

【００４６】また、テストクロック端子パッド２４₁ ，
２４₂ ，２４₃ は１本の配線３８を介してＴＡＢテープ
５０上のテストクロック端子パッド３７に接続され、テ
ストモード端子パッド２５₁ ，２５₂ ，２５₃ は１本の
配線４０を介してＴＡＢテープ５０上のテストモード端
子パッド３９に接続されている。

【００４７】なお、図４において、電源電圧と接地電源
の供給は、集積回路チップ１₁ ，１₂ ，１₃ の電源端子
を接続する配線３４₁ ，３４₂ ，３４₃ ，３４₄ と、チ
ップ１₁ ，１₂ ，１₃ の配線を通して行っている。これ
は、テストクロックの配線３８、テストモードの配線３
９、およびスキャンパスの配線３１₁ ，３１₂ ，３
１₃ ，３１₄ と、電源用の配線、接地用の配線が交差し
ないためである。

【００４８】また、図示されていないが、集積回路チッ
プ１の入出力端子は第１または第２の実施例の場合と同
様に、ＴＡＢテープ５０上のリード（図示せず）を介し
て短絡用の配線（図示せず）に接続されている。そして
この短絡用の配線は電源用、接地用、テストクロック
用、テストモード用、およびスキャンパス用の配線と交
差しないために１本の配線でなく、複数の配線で構成さ
れている。なお、ＴＡＢ上で２層配線とすることが可能
ならば、短絡用配線は１本とすることができる。

【００４９】次に第３の実施例の集積回路装置をテスト
する場合について説明する。テストクロック端子３７、
テストモード端子３９、スキャンイン端子３０、スキャ
ンアウト端子３２を介して供給または観測する信号は、
例えば、ＩＥＥＥのバウンダリスキャンの規格１１４
９．１−１９９０（IEEE Std 1149.1-1990，“IEEE Sta
ndard Test Access Port and Boundary-Scan Architect
ure ”,May 21,1990参照）で記述されているような信号
である。

【００５０】図４において、テストを行うには、まずテ
ストクロック信号をテストクロック端子３７に印加する
とともに、テストモード信号をテストモード端子３９に
印加し、テスト対象のチップに対しては、上記規格１１
４９．１の命令であるＥＸＴＥＳＴ，ＩＮＴＥＳＴなど
の命令を設定し、テスト対象でないチップに対しては、
ＢＹＰＡＳＳ命令を設定する。これによって、テスト対
象以外のチップのスキャンパスをバイパスし、テストを
行うチップのみを短いスキャンパスでテストすることが
できる。テスト対象のチップのみに本来のテスト命令
（ＥＸＴＥＳＴ，ＩＮＴＥＳＴ）に設定した後、第１の
実施例で述べたテスト方法によってテストすることによ
り、ＴＡＢテープ５０のインナーリードと集積回路チッ
プ１_i （ｉ＝１，２，３）との接続試験を行うことがで
きる。

【００５１】本実施例によれば、集積回路チップへの信
号の印加は、ＴＡＢテープ５０のテスト用端子に信号を
印加することによって行い、ＴＡＢテープ５０上のチッ
プの選択は、テスト命令を設定することによって電気的
に選択することができるので、ＴＡＢテープ上の各々の
チップを測定するたびに、その都度ソケットを試験用端
子に接触したり、分離したりする必要がない。また、電
気的にチップの選択を行うので、高速にチップを選択す
ることができ、テスト時間を削減することができる。

【００５２】また、この第３の実施例も、第１または第
２の実施例と同様の効果を奏することは云うまでもな
い。

【００５３】なお、第３の実施例においては、電源用、
接地用の配線のために、集積回路チップ１の内部の配線
を使用したが、テストクロック、テストモードについて
も集積回路チップ１の内部の配線を利用しても良い。

【００５４】

【発明の効果】以上述べたように本発明によれば、多ピ
ン化された場合でも、多ピン用のソケットを作製する必
要がなく、安価でかつ容易に試験を行うことができる。

【図面の簡単な説明】

【図１】本発明による集積回路装置の第１の実施例の構
成を示すブロック図。

【図２】第１の実施例の集積回路装置の平面図。

【図３】本発明による集積回路装置の第２の実施例の構
成を示すブロック図。

【図４】本発明による集積回路装置の第３の実施例の構
成を示すブロック図。

【図５】従来の集積回路装置のテスト方法を説明する模
式図。

【図６】スキャンセルの一具体的な構成を示す回路図。

【符号の説明】

１ 集積回路チップ １０_i （ｉ＝１，…９） バウンダリスキャンセル １１_i （ｉ＝１，２，３） イネーブル信号 １２ａ，１２ｂ 双方向バッファ １４_i （ｉ＝１，２） 出力バッファ １６_i （ｉ＝１，２） 入力バッファ ２１ 電源端子パッド ２２，３５ａ，３５ｂ 接地端子パッド ２３，３０ スキャンイン端子パッド ２４，３２ スキャンアウト端子パッド ２５ テストクロック端子パッド ２６ テストモード端子パッド ２７ 入出力端子パッド ２７ａ 双方向端子パッド ２７ｂ_i （ｉ＝１，２） 出力端子パッド ２７ｃ_i （ｉ＝１，２） 入力端子パッド ３１_i （ｉ＝１，…４） 配線 ３３ａ，３３ｂ 電源端子パッド ３４_i （ｉ＝１，…４） 電源用配線 ３６_i （ｉ＝１，…４） 接地用配線 ３７ テストクロック用端子パッド ３８ テストクロック用配線 ３９ テストモード用端子パッド ４０ テストモード用配線 ５０ ＴＡＢテープ ５２ リード ５４ パッド ６１ ソケット ６２ プローブ端子 ６７ 接続ライン ７０ テスタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】バウンダリスキャンセルが複数個縦続接続
   されたバウンダリスキャン回路と、 このバウンダリスキャン回路にデータを設定するための
   スキャンイン端子パッドと、 前記バウンダリスキャン回路の出力を取出すためのスキ
   ャンアウト端子パッドと、 データを入力するための入力端子パッドと、 データを出力するための出力端子パッドと、 前記入力端子パッドに対応して設けられ、この入力端子
   パッドからのデータを前記バウンダリスキャンセルを介
   して内部に送出する入力バッファと、 前記出力端子パッドに対応して設けられ、動作制御信号
   に基づいて、前記バウンダリスキャンセルを介して内部
   から送られてくるデータを前記出力端子パッドに送出す
   るかまたはハイインピーダンス状態となるように制御さ
   れる出力バッファと、 を備えていることを特徴とする集積回路装置。
2. 【請求項２】請求項１記載の集積回路装置において、 前記出力端子パッドのうち入力端子パッドを兼用してい
   ない出力専用端子パッドには、この出力専用端子パッド
   に対応して設けられている出力バッファの出力を観測す
   るために前記出力バッファの出力を前記バウンダリスキ
   ャンセルに送出する入力バッファが設けられ、 前記入力端子パッドのうち出力端子パッドを兼用してい
   ない入力専用端子パッドには、この入力専用端子パッド
   に対応して設けられている入力バッファに入力するデー
   タを設定するために、前記バウンダリスキャンセルから
   のデータを動作制御信号に基づいて前記入力バッファに
   送出する出力バッファが設けられていることを特徴とす
   る集積回路装置。
3. 【請求項３】請求項１記載の集積回路装置をＴＡＢテー
   プ上に実装した場合に、前記入力端子パッドおよび出力
   端子パッドはＴＡＢテープ上の各々のアウターリードが
   短絡用配線で接続されていることを特徴とする集積回路
   装置。
4. 【請求項４】請求項３記載の集積回路装置において、 前記バウンダリスキャンセルにデータを設定するステッ
   プと、 前記出力端子パッドのうちの１個の出力端子パッドに対
   応する出力バッファのみを動作制御信号に基づいてオン
   させて対応するバウンダリスキャンセルに設定されたデ
   ータを、前記短絡用配線を介して前記入力端子パッドお
   よび入力バッファに送出するステップと、 前記データを、前記入力バッファに対応するバウンダリ
   スキャンセルで観測するステップと、 を備えていることを特徴とするテスト方法。
5. 【請求項５】請求項２記載の集積回路をＴＡＢテープ上
   に実装した場合に、前記入力端子パッドおよび出力端子
   パッドはＴＡＢテープ上の各々のアウターリードが短絡
   用配線で接続されていることを特徴とする集積回路装
   置。
6. 【請求項６】請求項５記載の集積回路装置を用いて請求
   項４記載のテスト方法を行った後、前記入力端子パッド
   および出力端子パッドのアウターリードを前記短絡用配
   線から切離すステップと、 前記入力端子パッドおよび出力端子パッドのうち隣接す
   る端子パッドの出力バッファに対応するバウンダリスキ
   ャンセルのデータが異なるように前記バウンダリスキャ
   ン回路にデータを設定するステップと、 前記出力バッファを前記動作制御信号に基づいてオンさ
   せて対応するバウンダリスキャンセルのデータを、前記
   出力バッファに対応する入力バッファを介してこの入力
   バッファに対応するバウンダリスキャンセルに送出し、
   このバウンダリスキャンセルで観測するステップと、 を備えていることを特徴とするテスト方法。
7. 【請求項７】請求項１または２記載の集積回路装置を複
   数個、ＴＡＢテープ上に実装した場合に、 各集積回路装置のバウンダリスキャン回路がＴＡＢテー
   プ上でシリアルに接続されるとともに、 各集積回路装置の入力端子パッドおよび出力端子パッド
   が各集積回路装置毎に短絡用配線に接続されていること
   を特徴とする集積回路装置。