JPH1138079A - ボールグリッドアレイ型集積回路の試験方法 - Google Patents
ボールグリッドアレイ型集積回路の試験方法Info
- Publication number
- JPH1138079A JPH1138079A JP9192520A JP19252097A JPH1138079A JP H1138079 A JPH1138079 A JP H1138079A JP 9192520 A JP9192520 A JP 9192520A JP 19252097 A JP19252097 A JP 19252097A JP H1138079 A JPH1138079 A JP H1138079A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- integrated circuit
- terminal
- terminals
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 21
- 238000005259 measurement Methods 0.000 claims description 21
- 238000010998 test method Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000691 measurement method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 複数の端子がマルチ接続されている場合の全
端子のプリント基板への接続確認を容易に行う。 【解決手段】 同一の電気的特性を持つ複数の第１の端
子（不図示）を有するボールグリッドアレイ型の集積回
路１であって、第１の端子のそれぞれが接続されるプリ
ント基板２の第１の電極群８のうちの第２の電極８ａと
第１の電極群８のうちの第３の電極８ｂとを電気的に分
離し、第２の電極８ａと第３の電極８ｂとの間の第１の
抵抗値ΣＲを測定し、集積回路と同一の回路構成を有し
各端子がプリント基板の各電極に正常に接続されている
基準集積回路（不図示）の、第２の電極に相当する電極
と第３の電極に相当する電極との間の第２の抵抗値ΣＲ
reを測定し、第１の抵抗値ΣＲと第２の抵抗値ΣＲreと
を比較して、第１の端子と第１の電極群８との接続状態
を試験する。
端子のプリント基板への接続確認を容易に行う。 【解決手段】 同一の電気的特性を持つ複数の第１の端
子（不図示）を有するボールグリッドアレイ型の集積回
路１であって、第１の端子のそれぞれが接続されるプリ
ント基板２の第１の電極群８のうちの第２の電極８ａと
第１の電極群８のうちの第３の電極８ｂとを電気的に分
離し、第２の電極８ａと第３の電極８ｂとの間の第１の
抵抗値ΣＲを測定し、集積回路と同一の回路構成を有し
各端子がプリント基板の各電極に正常に接続されている
基準集積回路（不図示）の、第２の電極に相当する電極
と第３の電極に相当する電極との間の第２の抵抗値ΣＲ
reを測定し、第１の抵抗値ΣＲと第２の抵抗値ΣＲreと
を比較して、第１の端子と第１の電極群８との接続状態
を試験する。
Description
【０００１】
【発明の属する技術分野】本発明は２つ以上の電源端子
を有するボールグリッドアレイ型の集積回路に関し、特
にプリント基板へのはんだボールの接続試験方法に関す
る。
を有するボールグリッドアレイ型の集積回路に関し、特
にプリント基板へのはんだボールの接続試験方法に関す
る。
【０００２】
［１］バウンダリ・スキャンテスト方法（IEEE standar
d 1149.1(JTAG)） バウンダリ・スキャンテスト方法は、集積回路の全ての
外部入出力端子を順次走査（スキャン）するように、デ
ータの入出力を行う手法である。この手法が提案する機
能は、以下の通りである。 基板に実装した集積回路間の接続の正常性を検証す
る。 基板に実装した集積回路自身の機能の正常性を検証す
る。 基板に実装した状態で各集積回路の正常動作を監視す
る。
d 1149.1(JTAG)） バウンダリ・スキャンテスト方法は、集積回路の全ての
外部入出力端子を順次走査（スキャン）するように、デ
ータの入出力を行う手法である。この手法が提案する機
能は、以下の通りである。 基板に実装した集積回路間の接続の正常性を検証す
る。 基板に実装した集積回路自身の機能の正常性を検証す
る。 基板に実装した状態で各集積回路の正常動作を監視す
る。
【０００３】図３は、従来例におけるバウンダリ・スキ
ャン回路の構成を示す図である。図３において、４本
（または５本）のテストアクセスポート（以下、ＴＡＰ
と記述する）ＴＣＫ，ＴＭＳ，（ＴＲＳＴ），ＴＤＩ，
ＴＤＯによって、テストロジックに対する命令、テスト
データおよび実行結果の入出力を行う。
ャン回路の構成を示す図である。図３において、４本
（または５本）のテストアクセスポート（以下、ＴＡＰ
と記述する）ＴＣＫ，ＴＭＳ，（ＴＲＳＴ），ＴＤＩ，
ＴＤＯによって、テストロジックに対する命令、テスト
データおよび実行結果の入出力を行う。
【０００４】このバウンダリ・スキャンテスト方法は、
入出力信号端子の試験方法であり、電源端子およびＧＮ
Ｄ端子を確認するのには不十分である。すなわち、最近
の高速信号を扱う集積回路では、電源端子数およびＧＮ
Ｄ端子数は、それぞれ２端子以上あるが、バウンダリ・
スキャンテストを集積回路の電源端子およびＧＮＤ端子
に適用した場合には、複数の電源端子および複数のＧＮ
Ｄ端子をそれぞれ１つの端子とみなして試験される。
入出力信号端子の試験方法であり、電源端子およびＧＮ
Ｄ端子を確認するのには不十分である。すなわち、最近
の高速信号を扱う集積回路では、電源端子数およびＧＮ
Ｄ端子数は、それぞれ２端子以上あるが、バウンダリ・
スキャンテストを集積回路の電源端子およびＧＮＤ端子
に適用した場合には、複数の電源端子および複数のＧＮ
Ｄ端子をそれぞれ１つの端子とみなして試験される。
【０００５】［２］Ｘ線透過試験方法 図４は、従来例におけるＸ線透過試験方法を説明する図
である。図４に示したＸ線透過試験方法は、ボールグリ
ッドアレイ型集積回路１の電源用はんだバンプ群２のプ
リント基板３への接続をＸ線で透視確認する方法であ
る。
である。図４に示したＸ線透過試験方法は、ボールグリ
ッドアレイ型集積回路１の電源用はんだバンプ群２のプ
リント基板３への接続をＸ線で透視確認する方法であ
る。
【０００６】
【発明が解決しようとする課題】第１の問題点は、バウ
ンダリ・スキャンテスト方法は、それぞれが２端子以上
マルチ接続されている電源端子およびＧＮＤ端子の全て
の端子の試験をすることができないということである。
その理由は、バウンダリ・スキャンテスト方法は、入出
力信号の動作を確認する試験方法であるので、それぞれ
が２端子以上の電源端子およびＧＮＤ端子のうちのそれ
ぞれ１端子ずつがプリント基板に接続されていれば、残
りの電源端子およびＧＮＤ端子がプリント基板に接続さ
れていなくても正常に試験が行われるからである。
ンダリ・スキャンテスト方法は、それぞれが２端子以上
マルチ接続されている電源端子およびＧＮＤ端子の全て
の端子の試験をすることができないということである。
その理由は、バウンダリ・スキャンテスト方法は、入出
力信号の動作を確認する試験方法であるので、それぞれ
が２端子以上の電源端子およびＧＮＤ端子のうちのそれ
ぞれ１端子ずつがプリント基板に接続されていれば、残
りの電源端子およびＧＮＤ端子がプリント基板に接続さ
れていなくても正常に試験が行われるからである。
【０００７】第２の問題点は、Ｘ線透過試験方法は、は
んだバンプ群がプリント基板に信頼性上問題なくついて
いるかどうかを十分に検証することができないというこ
とである。また、プリント基板の裏面に部品等が実装さ
れている場合には、適用することができないということ
である。その理由は、Ｘ線透過試験方法は、Ｘ線による
透視確認であり、電気的に特性を確認していないからで
ある。
んだバンプ群がプリント基板に信頼性上問題なくついて
いるかどうかを十分に検証することができないというこ
とである。また、プリント基板の裏面に部品等が実装さ
れている場合には、適用することができないということ
である。その理由は、Ｘ線透過試験方法は、Ｘ線による
透視確認であり、電気的に特性を確認していないからで
ある。
【０００８】本発明の目的は、複数の端子がマルチ接続
されている場合の全端子のプリント基板への接続確認を
容易に行うことである。
されている場合の全端子のプリント基板への接続確認を
容易に行うことである。
【０００９】
【課題を解決するための手段】本発明のボールグリッド
アレイ型集積回路の試験方法は、同一の電気的特性を持
つ複数の第１の端子を有するボールグリッドアレイ型の
集積回路であって、該第１の端子のそれぞれが接続され
るプリント基板の第１の電極群のうちの第２の電極と該
第１の電極群のうちの第３の電極とを電気的に分離し、
該第２の電極と該第３の電極との間の第１の抵抗値を測
定し、該集積回路と同一の回路構成を有し各端子がプリ
ント基板の各電極に正常に接続されている基準集積回路
の、該第２の電極に相当する電極と該第３の電極に相当
する電極との間の第２の抵抗値を測定し、該第１の抵抗
値と該第２の抵抗値とを比較して、該第１の端子と該第
１の電極群との接続状態を試験する。
アレイ型集積回路の試験方法は、同一の電気的特性を持
つ複数の第１の端子を有するボールグリッドアレイ型の
集積回路であって、該第１の端子のそれぞれが接続され
るプリント基板の第１の電極群のうちの第２の電極と該
第１の電極群のうちの第３の電極とを電気的に分離し、
該第２の電極と該第３の電極との間の第１の抵抗値を測
定し、該集積回路と同一の回路構成を有し各端子がプリ
ント基板の各電極に正常に接続されている基準集積回路
の、該第２の電極に相当する電極と該第３の電極に相当
する電極との間の第２の抵抗値を測定し、該第１の抵抗
値と該第２の抵抗値とを比較して、該第１の端子と該第
１の電極群との接続状態を試験する。
【００１０】上記本発明のボールグリッドアレイ型集積
回路の試験方法は、複数の電源端子を有するボールグリ
ッドアレイ型の集積回路であって、当該集積回路の電源
用はんだバンプ群が接続されるプリント基板の第１の電
極群のうちの１つの第２の電極と該第１の電極群のうち
の該第２の電極以外の第３の電極群とを電気的に分離
し、該第２の電極に２本の第１の配線を形成し、該第１
の配線の一方に電流入力端子を接続し、該第１の配線の
他方に第１の電圧測定端子を接続し、該第３の電極群の
うちの１つの第４の電極に２本の第２の配線を形成し、
該第２の配線の一方に電流出力端子を接続し、該第２の
配線の他方に第２の電圧測定端子を接続し、該電流入力
端子と該電流出力端子との間に電流源を接続し、該第１
の電圧測定端子と該第２の電圧測定端子との間に電圧計
を接続して、該第２の電極と該第４の電極との間の第１
の抵抗値を測定し、該集積回路と同一の回路構成を有し
各端子がプリント基板の各電極に正常に接続されている
基準集積回路の、該第２の電極に相当する電極と該第４
の電極に相当する電極との間の第２の抵抗値を測定し、
該第１の抵抗値と該第２の抵抗値とを比較して、該電源
端子と該第１の電極群との接続状態を試験する。
回路の試験方法は、複数の電源端子を有するボールグリ
ッドアレイ型の集積回路であって、当該集積回路の電源
用はんだバンプ群が接続されるプリント基板の第１の電
極群のうちの１つの第２の電極と該第１の電極群のうち
の該第２の電極以外の第３の電極群とを電気的に分離
し、該第２の電極に２本の第１の配線を形成し、該第１
の配線の一方に電流入力端子を接続し、該第１の配線の
他方に第１の電圧測定端子を接続し、該第３の電極群の
うちの１つの第４の電極に２本の第２の配線を形成し、
該第２の配線の一方に電流出力端子を接続し、該第２の
配線の他方に第２の電圧測定端子を接続し、該電流入力
端子と該電流出力端子との間に電流源を接続し、該第１
の電圧測定端子と該第２の電圧測定端子との間に電圧計
を接続して、該第２の電極と該第４の電極との間の第１
の抵抗値を測定し、該集積回路と同一の回路構成を有し
各端子がプリント基板の各電極に正常に接続されている
基準集積回路の、該第２の電極に相当する電極と該第４
の電極に相当する電極との間の第２の抵抗値を測定し、
該第１の抵抗値と該第２の抵抗値とを比較して、該電源
端子と該第１の電極群との接続状態を試験する。
【００１１】上記本発明のボールグリッドアレイ型集積
回路の試験方法は、電源端子のみならず、ＧＮＤ端子ま
たは共通信号端子にも適用することができる。
回路の試験方法は、電源端子のみならず、ＧＮＤ端子ま
たは共通信号端子にも適用することができる。
【００１２】抵抗値の測定は、低抵抗測定に用いる４端
子測定法を適用して行う。具体的には、電流入力端子と
電流出力端子との間に電流源を接続して電流を流し、電
圧測定端子間に電圧計を接続して電圧を測定する。この
ようにして、基準となる抵抗ΣＲreをΣＲre＝Ｖ／Ｉに
よって計算することができる。
子測定法を適用して行う。具体的には、電流入力端子と
電流出力端子との間に電流源を接続して電流を流し、電
圧測定端子間に電圧計を接続して電圧を測定する。この
ようにして、基準となる抵抗ΣＲreをΣＲre＝Ｖ／Ｉに
よって計算することができる。
【００１３】電源端子がマルチ接続されている場合の抵
抗ΣＲreは、各電源端子の抵抗Ｒが全て等しいと仮定し
て、電源端子数をＮとすると、 ΣＲre＝Ｒ＋Ｒ／（Ｎ−１） （１） となる。
抗ΣＲreは、各電源端子の抵抗Ｒが全て等しいと仮定し
て、電源端子数をＮとすると、 ΣＲre＝Ｒ＋Ｒ／（Ｎ−１） （１） となる。
【００１４】電源端子の一部が接続されていない場合の
抵抗ΣＲ＊は、接続されていない電源端子数をｎとする
と、 ΣＲ＊＝Ｒ＋Ｒ／（Ｎ−１−ｎ） （２） になる。このため、全ての電源端子が接続されていると
きよりも、接続されていない電源端子があるときの方が
抵抗値は大きくなり、ΣＲre＜ΣＲ＊となる。したがっ
て、全ての電源端子がプリント基板に接続されている状
態における基準となる抵抗ΣＲreをあらかじめ測定して
おけば、はんだバンプ群のプリント基板への接続状態を
試験することができる。
抵抗ΣＲ＊は、接続されていない電源端子数をｎとする
と、 ΣＲ＊＝Ｒ＋Ｒ／（Ｎ−１−ｎ） （２） になる。このため、全ての電源端子が接続されていると
きよりも、接続されていない電源端子があるときの方が
抵抗値は大きくなり、ΣＲre＜ΣＲ＊となる。したがっ
て、全ての電源端子がプリント基板に接続されている状
態における基準となる抵抗ΣＲreをあらかじめ測定して
おけば、はんだバンプ群のプリント基板への接続状態を
試験することができる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】図１は、本発明の一実施の形態におけるボ
ールグリッドアレイ型集積回路の試験方法を説明する図
であり、電源端子の試験を行う場合を示している。図１
に示すように、２つ以上の電源端子を有するボールグリ
ッドアレイ型集積回路１を電源用はんだバンプ群２を介
してプリント基板３に接続する場合に、プリント基板３
の電源用の電極群８と、電極群８のうちの１つの電極８
ａに形成された２本の配線の一方が備える電流入力端子
４と、電極８ａに形成された２本の配線の他方が備える
電圧測定端子５と、電極群８のうちの１つの電極８ｂに
形成された２本の配線の一方が備える電流出力端子６
と、電極８ｂに形成された２本の配線の他方が備える電
圧測定端子７とを有する構成となっている。
ールグリッドアレイ型集積回路の試験方法を説明する図
であり、電源端子の試験を行う場合を示している。図１
に示すように、２つ以上の電源端子を有するボールグリ
ッドアレイ型集積回路１を電源用はんだバンプ群２を介
してプリント基板３に接続する場合に、プリント基板３
の電源用の電極群８と、電極群８のうちの１つの電極８
ａに形成された２本の配線の一方が備える電流入力端子
４と、電極８ａに形成された２本の配線の他方が備える
電圧測定端子５と、電極群８のうちの１つの電極８ｂに
形成された２本の配線の一方が備える電流出力端子６
と、電極８ｂに形成された２本の配線の他方が備える電
圧測定端子７とを有する構成となっている。
【００１７】このような構成において、電源端子のそれ
ぞれが接続されるプリント基板３の電極群８の電極８ａ
を他の電極群とを電気的に分離したときの、電極８ａと
電極８ｂとの間の基準となる抵抗値ΣＲreを、試験の対
象となるボールグリッドアレイ型集積回路１と同一の回
路構成を有し各端子がプリント基板に正常に接続されて
いて基準となる集積回路を用いて、あらかじめ測定す
る。そして、試験の対象となるボールグリッドアレイ型
集積回路１の電極８ａと他の電極群とを電気的に分離
し、電極８ａと電極８ｂとの間の抵抗値ΣＲを測定し、
ΣＲreとΣＲとを比較して、電源端子の電極群８への接
続状態を試験する。
ぞれが接続されるプリント基板３の電極群８の電極８ａ
を他の電極群とを電気的に分離したときの、電極８ａと
電極８ｂとの間の基準となる抵抗値ΣＲreを、試験の対
象となるボールグリッドアレイ型集積回路１と同一の回
路構成を有し各端子がプリント基板に正常に接続されて
いて基準となる集積回路を用いて、あらかじめ測定す
る。そして、試験の対象となるボールグリッドアレイ型
集積回路１の電極８ａと他の電極群とを電気的に分離
し、電極８ａと電極８ｂとの間の抵抗値ΣＲを測定し、
ΣＲreとΣＲとを比較して、電源端子の電極群８への接
続状態を試験する。
【００１８】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１９】図２は、本発明の一実施例におけるボール
グリッドアレイ型集積回路の試験方法を説明する図であ
り、電源端子の試験を行う場合を示している。図２にお
いては、図１に示したボールグリッドアレイ型集積回路
の試験を行う部分の電気的接続を示している。
グリッドアレイ型集積回路の試験方法を説明する図であ
り、電源端子の試験を行う場合を示している。図２にお
いては、図１に示したボールグリッドアレイ型集積回路
の試験を行う部分の電気的接続を示している。
【００２０】図１に示した構成において、図２において
は、低抵抗測定に用いる４端子測定法を適用して、抵抗
値の測定を行う。具体的には、電流入力端子４と電流出
力端子６との間に電流源を接続して電流を流し、電圧測
定端子５と電圧測定端子７との間に電圧計を接続して電
圧測定端子５，７間の電圧を測定する。このようにし
て、電源端子間の抵抗値ΣＲを測定することができる。
は、低抵抗測定に用いる４端子測定法を適用して、抵抗
値の測定を行う。具体的には、電流入力端子４と電流出
力端子６との間に電流源を接続して電流を流し、電圧測
定端子５と電圧測定端子７との間に電圧計を接続して電
圧測定端子５，７間の電圧を測定する。このようにし
て、電源端子間の抵抗値ΣＲを測定することができる。
【００２１】試験前にあらかじめ測定する基準となる集
積回路の電源端子間の抵抗値ΣＲreおよび試験において
測定する電源端子間の抵抗値ΣＲは、課題を解決するた
めの手段で説明した式（１）および式（２）によって得
られる。
積回路の電源端子間の抵抗値ΣＲreおよび試験において
測定する電源端子間の抵抗値ΣＲは、課題を解決するた
めの手段で説明した式（１）および式（２）によって得
られる。
【００２２】ここで、Ｒ１をプリント基板配線抵抗を含
むはんだバンプ抵抗とし、Ｒ２をケース配線抵抗を含む
ワイヤボンディング抵抗とし、Ｒ３を集積回路内の電源
パッド間の配線抵抗とすると、 Ｒ＝Ｒ１＋Ｒ２＋Ｒ３ （３） となる。
むはんだバンプ抵抗とし、Ｒ２をケース配線抵抗を含む
ワイヤボンディング抵抗とし、Ｒ３を集積回路内の電源
パッド間の配線抵抗とすると、 Ｒ＝Ｒ１＋Ｒ２＋Ｒ３ （３） となる。
【００２３】抵抗Ｒの値が各端子において全て等しい場
合には、ΣＲre＝Ｒ＋Ｒ／（Ｎ−１）となる。電源用は
んだバンプ群２のうちのｎ個がプリント基板に接続され
ていない場合には、ΣＲ＊＝Ｒ＋Ｒ／（Ｎ−１−ｎ）と
なり、全ての電源端子が接続されている場合よりも抵抗
値が大きくなる。したがって、初めに全ての電源用はん
だバンプ群２がプリント基板３の電極群８に接続されて
いる場合の基準となる抵抗値ΣＲreを測定しておけば、
試験における測定結果から算出したΣＲと比較すること
で、電源用はんだバンプ群２のプリント基板３の電極群
８への接続状態を試験することができる。
合には、ΣＲre＝Ｒ＋Ｒ／（Ｎ−１）となる。電源用は
んだバンプ群２のうちのｎ個がプリント基板に接続され
ていない場合には、ΣＲ＊＝Ｒ＋Ｒ／（Ｎ−１−ｎ）と
なり、全ての電源端子が接続されている場合よりも抵抗
値が大きくなる。したがって、初めに全ての電源用はん
だバンプ群２がプリント基板３の電極群８に接続されて
いる場合の基準となる抵抗値ΣＲreを測定しておけば、
試験における測定結果から算出したΣＲと比較すること
で、電源用はんだバンプ群２のプリント基板３の電極群
８への接続状態を試験することができる。
【００２４】発明の実施の形態および実施例において説
明した試験方法と同様の手法をＧＮＤ端子に用いれば、
ＧＮＤ端子のプリント基板への接続状態を試験すること
ができる。また、同様の手法を共通信号端子に用いれ
ば、共通信号端子のプリント基板への接続状態を試験す
ることができる。
明した試験方法と同様の手法をＧＮＤ端子に用いれば、
ＧＮＤ端子のプリント基板への接続状態を試験すること
ができる。また、同様の手法を共通信号端子に用いれ
ば、共通信号端子のプリント基板への接続状態を試験す
ることができる。
【００２５】
【発明の効果】第１の効果は、同一の電気的特性を持つ
複数の端子を有するボールグリッドアレイ型集積回路に
おいて、はんだバンプ群のプリント基板への接続状態を
試験することができるということである。その理由は、
プリント基板上に電流入出力端子を設けて電流を流し、
電圧測定端子を設けて端子間の電圧を測定することによ
って、低抵抗測定に用いられる４端子測定法を行うから
である。
複数の端子を有するボールグリッドアレイ型集積回路に
おいて、はんだバンプ群のプリント基板への接続状態を
試験することができるということである。その理由は、
プリント基板上に電流入出力端子を設けて電流を流し、
電圧測定端子を設けて端子間の電圧を測定することによ
って、低抵抗測定に用いられる４端子測定法を行うから
である。
【００２６】第２の効果は、Ｘ線透過試験方法による透
視では見つけられない、はんだバンプとプリント基板と
間の接続における信頼性検証をすることができるという
ことである。その理由は、はんだバンプとプリント基板
との間の接続確認を、透視ではなく電気的測定で行うか
らである。
視では見つけられない、はんだバンプとプリント基板と
間の接続における信頼性検証をすることができるという
ことである。その理由は、はんだバンプとプリント基板
との間の接続確認を、透視ではなく電気的測定で行うか
らである。
【００２７】このようにして、複数の端子がマルチ接続
されている場合に全端子がプリント基板に接続されてい
るかどうかの確認を容易に行うことができる。
されている場合に全端子がプリント基板に接続されてい
るかどうかの確認を容易に行うことができる。
【図１】本発明の一実施の形態におけるボールグリッド
アレイ型集積回路の試験方法を説明する図
アレイ型集積回路の試験方法を説明する図
【図２】本発明の一実施例におけるボールグリッドアレ
イ型集積回路の試験方法を説明する図
イ型集積回路の試験方法を説明する図
【図３】従来例におけるバウンダリ・スキャン回路の構
成を示す図
成を示す図
【図４】従来例におけるＸ線透過試験方法を説明する図
１ ボールグリッドアレイ型集積回路 ２ 電源用はんだバンプ群 ３ プリント基板 ４ 電流入力端子 ５，７ 電圧測定端子 ６ 電流出力端子 ８ 電極群 ８ａ，８ｂ 電極
Claims (4)
- 【請求項１】 同一の電気的特性を持つ複数の第１の端
子を有するボールグリッドアレイ型の集積回路におい
て、 該第１の端子のそれぞれが接続されるプリント基板の第
１の電極群のうちの第２の電極と該第１の電極群のうち
の第３の電極とを電気的に分離し、該第２の電極と該第
３の電極との間の第１の抵抗値を測定し、 該集積回路と同一の回路構成を有し各端子がプリント基
板の各電極に正常に接続されている基準集積回路の、該
第２の電極に相当する電極と該第３の電極に相当する電
極との間の第２の抵抗値を測定し、 該第１の抵抗値と該第２の抵抗値とを比較して、該第１
の端子と該第１の電極群との接続状態を試験することを
特徴とする、ボールグリッドアレイ型集積回路の試験方
法。 - 【請求項２】 複数の電源端子を有するボールグリッド
アレイ型の集積回路において、 当該集積回路の電源用はんだバンプ群が接続されるプリ
ント基板の第１の電極群のうちの１つの第２の電極と該
第１の電極群のうちの該第２の電極以外の第３の電極群
とを電気的に分離し、 該第２の電極に２本の第１の配線を形成し、該第１の配
線の一方に電流入力端子を接続し、該第１の配線の他方
に第１の電圧測定端子を接続し、 該第３の電極群のうちの１つの第４の電極に２本の第２
の配線を形成し、該第２の配線の一方に電流出力端子を
接続し、該第２の配線の他方に第２の電圧測定端子を接
続し、 該電流入力端子と該電流出力端子との間に電流源を接続
し、該第１の電圧測定端子と該第２の電圧測定端子との
間に電圧計を接続して、該第２の電極と該第４の電極と
の間の第１の抵抗値を測定し、 該集積回路と同一の回路構成を有し各端子がプリント基
板の各電極に正常に接続されている基準集積回路の、該
第２の電極に相当する電極と該第４の電極に相当する電
極との間の第２の抵抗値を測定し、 該第１の抵抗値と該第２の抵抗値とを比較して、該電源
端子と該第１の電極群との接続状態を試験することを特
徴とする、請求項１に記載のボールグリッドアレイ型集
積回路の試験方法。 - 【請求項３】 複数の接地端子を有するボールグリッド
アレイ型の集積回路において、 当該集積回路の接地用はんだバンプ群に接続されるプリ
ント基板の第１の電極群のうちの１つの第２の電極と該
第１の電極群のうちの該第２の電極以外の第３の電極群
とを電気的に分離し、 該第２の電極に２本の第１の配線を形成し、該第１の配
線の一方に電流入力端子を接続し、該第１の配線の他方
に第１の電圧測定端子を接続し、 該第３の電極群のうちの１つの第４の電極に２本の第２
の配線を形成し、該第２の配線の一方に電流出力端子を
接続し、該第２の配線の他方に第２の電圧測定端子を接
続し、 該電流入力端子と該電流出力端子との間に電流源を接続
し、該第１の電圧測定端子と該第２の電圧測定端子との
間に電圧計を接続して、該第２の電極と該第４の電極と
の間の第１の抵抗値を測定し、 該集積回路と同一の回路構成を有し各端子がプリント基
板の各電極に正常に接続されている基準集積回路の、該
第２の電極に相当する電極と該第４の電極に相当する電
極との間の第２の抵抗値を測定し、 該第１の抵抗値と該第２の抵抗値とを比較して、該接地
端子と該第１の電極群との接続状態を試験することを特
徴とする、請求項１に記載のボールグリッドアレイ型集
積回路の試験方法。 - 【請求項４】 複数の共通信号端子を有するボールグリ
ッドアレイ型の集積回路において、 当該集積回路の共通信号用はんだバンプ群に接続される
プリント基板の第１の電極群のうちの１つの第２の電極
と該第１の電極群のうちの該第２の電極以外の第３の電
極群とを電気的に分離し、 該第２の電極に２本の第１の配線を形成し、該第１の配
線の一方に電流入力端子を接続し、該第１の配線の他方
に第１の電圧測定端子を接続し、 該第３の電極群のうちの１つの第４の電極に２本の第２
の配線を形成し、該第２の配線の一方に電流出力端子を
接続し、該第２の配線の他方に第２の電圧測定端子を接
続し、 該電流入力端子と該電流出力端子との間に電流源を接続
し、該第１の電圧測定端子と該第２の電圧測定端子との
間に電圧計を接続して、該第２の電極と該第４の電極と
の間の第２の抵抗値を測定し、 該集積回路と同一の回路構成を有し各端子がプリント基
板の各電極に正常に接続されている基準集積回路の、該
第２の電極に相当する電極と該第４の電極に相当する電
極との間の第２の抵抗値を測定し、 該第１の抵抗値と該第２の抵抗値とを比較して、該共通
信号端子と該第１の電極群との接続状態を試験すること
を特徴とする、請求項１に記載のボールグリッドアレイ
型集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192520A JPH1138079A (ja) | 1997-07-17 | 1997-07-17 | ボールグリッドアレイ型集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192520A JPH1138079A (ja) | 1997-07-17 | 1997-07-17 | ボールグリッドアレイ型集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138079A true JPH1138079A (ja) | 1999-02-12 |
Family
ID=16292661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9192520A Pending JPH1138079A (ja) | 1997-07-17 | 1997-07-17 | ボールグリッドアレイ型集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138079A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001047016A1 (en) | 1999-12-21 | 2001-06-28 | Intel Corporation | Method and apparatus for encoding information in an ic package |
| US6367023B2 (en) | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| US6564332B1 (en) | 1998-12-23 | 2003-05-13 | Intel Corporation | Method and apparatus for managing power consumption in a computer system responsive to the power delivery specifications of a power outlet |
| JP2006029898A (ja) * | 2004-07-14 | 2006-02-02 | Ricoh Co Ltd | 試験用基板及びｉｃソケット |
| JP2007035889A (ja) * | 2005-07-26 | 2007-02-08 | Lenovo Singapore Pte Ltd | 半田ボールを有するパッケージを用いた電子機器、および半田ボールを有するパッケージの異常状態検知方法 |
| JP2010185747A (ja) * | 2009-02-12 | 2010-08-26 | Casio Computer Co Ltd | パネル及びｉｃチップの搭載状態の検査方法 |
-
1997
- 1997-07-17 JP JP9192520A patent/JPH1138079A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6367023B2 (en) | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| US6564332B1 (en) | 1998-12-23 | 2003-05-13 | Intel Corporation | Method and apparatus for managing power consumption in a computer system responsive to the power delivery specifications of a power outlet |
| WO2001047016A1 (en) | 1999-12-21 | 2001-06-28 | Intel Corporation | Method and apparatus for encoding information in an ic package |
| JP2006029898A (ja) * | 2004-07-14 | 2006-02-02 | Ricoh Co Ltd | 試験用基板及びｉｃソケット |
| JP2007035889A (ja) * | 2005-07-26 | 2007-02-08 | Lenovo Singapore Pte Ltd | 半田ボールを有するパッケージを用いた電子機器、および半田ボールを有するパッケージの異常状態検知方法 |
| JP2010185747A (ja) * | 2009-02-12 | 2010-08-26 | Casio Computer Co Ltd | パネル及びｉｃチップの搭載状態の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
| US7609082B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| JP6135690B2 (ja) | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 | |
| JPH08271565A (ja) | 電源装置の接続状態検査方法及びその方法を用いる電源装置 | |
| US6894524B1 (en) | Daisy chain gang testing | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| US7511507B2 (en) | Integrated circuit and circuit board | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| US20090035881A1 (en) | Method for manufacturing semiconductor device | |
| JP2657315B2 (ja) | プローブカード | |
| JP2012083262A (ja) | 試験装置および試験方法 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
| JPH11237441A (ja) | 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法 | |
| JPH06174786A (ja) | バーンインボード | |
| JP2003329726A (ja) | 中継基板 | |
| JP2540713Y2 (ja) | Ｉｃ試験装置 | |
| JPS60179667A (ja) | ハイブリツドｉｃの検査方法 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JPH06130108A (ja) | プリント基板の試験方法 |