JPH07160624A

JPH07160624A - 通信装置

Info

Publication number: JPH07160624A
Application number: JP30361893A
Authority: JP
Inventors: Hiroaki Miyamoto; 寛明宮本
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1993-12-03
Filing date: 1993-12-03
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】複数のＬＳＩに対するデータ転送が短時間で
できる通信装置を提供する。【構成】メモリ２に格納されている各ＬＳＩ８への転
送データのそれぞれに転送先ＬＳＩとデータ長とを示す
ヘッダを設け、連続的に転送される各転送データを上記
ヘッダの解釈により当該ＬＳＩに配送するセレクタ５を
設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の通信ポートを持
ち、各通信ポートをＬＳＩで構成する通信装置に係り、
特に、複数のＬＳＩに対するデータ転送が短時間ででき
る通信装置に関するものである。

【０００２】

【従来の技術】従来の技術において、複数の通信ポート
を持つ通信装置は、その内部に通信ポートを形成するＬ
ＳＩを複数有している。通信装置内部におけるメモリか
ら各ＬＳＩへのデータ転送は、ＤＭＡ（直接メモリアク
セスによるデータ転送）で行われる。図７は、その一例
を示すものであり、ＣＰＵ１と、メモリ２と、複数の通
信ポート用のＬＳＩ８ａ、８ｂ・・・、８ｎと、ＤＭＡ
回路３とがバス４に接続されている。メモリ２には、各
ＬＳＩ８に転送するための転送データが格納されてい
る。データ転送の際には、まず、ＣＰＵ１がデータの転
送先であるいずれか１つのＬＳＩ８に対して転送起動を
行う。転送起動の後、ＤＭＡ回路３は、バス４を占有
し、メモリ２内の当該転送データをこのバス４上に流
す。バス４に接続されている各ＬＳＩ８のうち、上記転
送起動されたＬＳＩ８のみがバス４上の転送データを取
り込む。このデータ転送が終了すると、バス４は解放さ
れる。複数のＬＳＩ８に対して転送データがある場合に
は、バス解放の直後、ＣＰＵ１が次の転送先であるＬＳ
Ｉ８に対して転送起動を行い、ＤＭＡ回路３がバス４を
占有してメモリ２内の当該転送データをこのバス４上に
流す。このようにして、メモリ２から所定のＬＳＩ８毎
へ直接データ転送が行われる。

【０００３】

【発明が解決しようとする課題】上記従来の通信装置に
あっては、転送データが複数のＬＳＩ８に対して存在す
る場合、ＤＭＡ回路３がデータ転送を行っている間はバ
ス４が解放されていないので、次の転送先のＬＳＩ８に
転送起動を行うことができず、１つのＬＳＩ８にデータ
転送が行われる度に、ＣＰＵ１が転送先のＬＳＩ８に転
送起動を行わなくてはならない。このため、図６に示さ
れるように、ＬＳＩ８ａ、８ｂ、８ｃにデータ転送を行
う場合、ＬＳＩ８ａの転送起動、ＬＳＩ８ａへのデータ
転送、ＬＳＩ８ｂの転送起動、ＬＳＩ８ｂへのデータ転
送、・・・という順序になり、時間がかかる。

【０００４】そこで、本発明の目的は、上記課題を解決
し、複数のＬＳＩに対するデータ転送が短時間でできる
通信装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明は、メモリに格納されている各ＬＳＩへの転送
データのそれぞれに転送先ＬＳＩとデータ長とを示すヘ
ッダを設け、連続的に転送される各転送データを上記ヘ
ッダの解釈により当該ＬＳＩに配送するセレクタを設け
たものである。

【０００６】また、メモリに格納されている各ＬＳＩへ
の転送データのそれぞれに対応する転送先ＬＳＩとデー
タ長とが設定されたテーブルを有し、連続的に転送され
る各転送データを上記テーブルに応じて当該ＬＳＩに配
送するセレクタを設けたものである。

【０００７】

【作用】上記構成により、ＣＰＵは少なくともデータ転
送の転送先となっているＬＳＩに対して１度に転送起動
を行う。次いでＤＭＡ回路がバスを占有し、メモリに格
納されている各ＬＳＩへの転送データをセレクタに連続
的に転送する。各ＬＳＩへの転送データのそれぞれに転
送先ＬＳＩとデータ長とを示すヘッダが設けられている
ので、セレクタは、まずヘッダを解釈して転送先ＬＳＩ
を特定すると共にそのデータ長を認識する。セレクタ
は、ヘッダに続く転送データを当該ＬＳＩに配送する。
認識されたデータ長のデータ転送が終わると、続いて次
のヘッダが現れるので、セレクタは、転送先ＬＳＩを変
えてデータ転送を続行することができる。このようにし
て、データ転送の転送先となっている全てのＬＳＩにそ
れぞれ必要なデータが転送される。

【０００８】また、転送先ＬＳＩとデータ長とが設定さ
れたテーブルが有る場合、セレクタは連続的に転送され
る各転送データを上記テーブルに応じて当該ＬＳＩに配
送する。この場合も、データ転送の転送先となっている
全てのＬＳＩにそれぞれ必要なデータが転送される。

【０００９】

【実施例】以下本発明の一実施例を添付図面に基づいて
詳述する。

【００１０】図１に示されるように、通信装置は、ＣＰ
Ｕ１と、ＲＡＭ等のメモリ２と、セレクタ５と、直接デ
ータ転送を行うＤＭＡ回路３とがバス４に接続され、セ
レクタ５に通信ポート用のＬＳＩ８（８ａ、８ｂ・・
・、８ｎ）がそれぞれ転送ライン９（９ａ、９ｂ・・
・、９ｎ）を介して接続されている。メモリ２には、各
ＬＳＩ８に転送するための転送データが格納されてい
る。そのフォーマットが図２（ａ）に示される。各ＬＳ
Ｉ８のための転送データは、転送先及びデータ長からな
るヘッダを有し、ヘッダの後にそのデータ長のデータが
続いている。図示されるようにデータ長はそれぞれの転
送データでまちまちである。セレクタ５は、その内部
に、図３に示されるように、ヘッダを解釈する解釈部６
とその解釈に応じて転送ライン９を切り替える切替え部
７とを有している。切替え部７はバス４をいずれかの転
送ライン９に接続するものである。

【００１１】次に実施例の作用を述べる。

【００１２】データ転送の際には、まず、ＣＰＵ１が全
てのＬＳＩ８に対して転送起動を行う。次いでＤＭＡ回
路３が、バス４を占有し、メモリ２内の転送データを連
続してバス４上に流す。バス４に接続されているセレク
タ５においては、バス４上の転送データのヘッダを解釈
部６が解釈する。即ち、解釈部６は転送先に基づいて切
替え部７を切り替える。これにより特定の転送ライン９
のみがバス４に繋がり、他の転送ライン９はバス４から
分離される。解釈部６はヘッダから得られたデータ長の
転送が終わるまで、バス４のデータをこの転送ライン９
に通過させる。この転送ライン９に接続されたＬＳＩ８
のみが転送データを受け取ることができる。このデータ
転送が終わると続いて次のヘッダが現れるので、セレク
タ５は、転送先ＬＳＩ８を変えてデータ転送を続行する
ことができる。メモリ２内の全ての転送データが連続転
送された後、バス４は解放される。

【００１３】具体的な例として、ＬＳＩ８ａに対して５
０バイト、ＬＳＩ８ｂに対して１００バイト、ＬＳＩ８
ｃに対して７０バイトの３つのデータを転送する場合を
説明する。メモリ２内の上記３つの転送データにはそれ
ぞれヘッダが付加されている。各転送データは、図２
（ａ）のように、可変長とし、後の転送データのヘッダ
が前の転送データの直後に続くようにしてもよいし、図
２（ｂ）のように、連続する固定長の領域の中にヘッダ
付きの転送データが格納されていてもよい。

【００１４】さて、ＣＰＵ１は、少なくともＬＳＩ８
ａ、８ｂ、８ｃに対して１度に転送起動を行う。ＤＭＡ
回路３は、セレクタ５に対しメモリ２内の上記３つの転
送データを連続してデータ転送する。セレクタ５の解釈
部６は、ＬＳＩ８ａに対して５０バイトの転送データが
あることを認識し、ＬＳＩ８ａの転送ライン９ａに切替
え部７を切り替える。バス４は転送ライン９ａに繋が
る。ＬＳＩ８ａは既に転送起動されているので、この転
送ライン９ａ上のデータを取り込める。ＬＳＩ８ａへの
データ転送が終わると続いてＬＳＩ８ｂのヘッダが現
れ、解釈部６はただちに切替え部７を切り替える。この
ようにして、ＬＳＩ８ａ、８ｂ、８ｃに対してそれぞれ
５０、１００、７０バイトのデータが連続して転送され
る。ＣＰＵ１は、１つのＬＳＩ８へのＤＭＡの度に転送
起動をやり直す必要がなくなる。図５に示されるよう
に、ＬＳＩ８ａ、８ｂ、８ｃにデータ転送を行う場合、
各ＬＳＩ８ａ、８ｂ、８ｃの転送起動、ＬＳＩ８ａへの
データ転送、ＬＳＩ８ｂへのデータ転送、・・・という
順序になり、図６の従来例に比べて、２回目以降の転送
起動の時間が節約され、全体でのデータ転送時間は短縮
されている。

【００１５】次に、本発明の他の実施例を説明する。

【００１６】前記実施例では転送データ毎にヘッダを付
加したが、この実施例ではヘッダに相当する情報がテー
ブルで供給される。通信装置の構成は、前記実施例同
様、図１に示されるように、ＣＰＵ１、メモリ２、セレ
クタ５、ＤＭＡ回路３、バス４、ＬＳＩ８ａ、８ｂ・・
・、８ｎ、転送ライン９ａ、９ｂ・・・、９ｎからな
る。メモリ２に格納されている転送データにはヘッダを
必要とせず、データのみが転送順にならんでいる。その
代わりにセレクタ５内に、図４に示されるようにテーブ
ルレジスタ６が収容され、このテーブルレジスタ６は、
各ＬＳＩ８への転送データのそれぞれに対応して転送先
ＬＳＩとデータ長とを設定するテーブルとなっている。
また、切替え部７はテーブルの内容に応じて切り替えら
れるようになっている。

【００１７】前記実施例と同じようにＬＳＩ８ａに対し
て５０バイト、ＬＳＩ８ｂに対して１００バイト、ＬＳ
Ｉ８ｃに対して７０バイトの３つのデータを転送する場
合、メモリ２内には上記３つのデータのみが格納され、
テーブルレジスタ６のテーブルには予め転送先ＬＳＩと
してＬＳＩ８ａ、８ｂ、８ｃ、データ長として５０、１
００、７０が格納される。

【００１８】さて、ＣＰＵ１は、少なくともＬＳＩ８
ａ、８ｂ、８ｃに対して１度に転送起動を行う。ＤＭＡ
回路３は、セレクタ５に対しメモリ２内の上記３つのデ
ータを連続してデータ転送する。セレクタ５のテーブル
レジスタ６は、テーブルの冒頭にＬＳＩ８ａ及び５０と
あるので、ＬＳＩ８ａの転送ライン９ａに切替え部７を
切り替える。バス４は転送ライン９ａに繋がる。ＬＳＩ
８ａは既に転送起動されているので、この転送ライン９
ａ上のデータを取り込める。ＬＳＩ８ａへの５０バイト
のデータ転送が終わるとテーブルレジスタ６はただちに
切替え部７を切り替える。このようにして、ＬＳＩ８
ａ、８ｂ、８ｃに対してそれぞれ５０、１００、７０バ
イトのデータが連続して転送される。この実施例でも、
図５に示されるように、各ＬＳＩ８ａ、８ｂ、８ｃの転
送起動、ＬＳＩ８ａへのデータ転送、ＬＳＩ８ｂへのデ
ータ転送、・・・という順序になり、図６の従来例に比
べて、２回目以降の転送起動の時間が節約され、全体で
のデータ転送時間は短縮されている。

【００１９】

【発明の効果】本発明は次の如き優れた効果を発揮す
る。

【００２０】（１）１つのＬＳＩへの転送毎に要してい
た転送起動が複数のＬＳＩに対して１度でよいことにな
り、全体でのデータ転送時間が短縮される。これは、ネ
ットワークの中継装置のように、多数の通信ポートを有
する通信装置であって、その内部でメモリから通信ポー
ト用のＬＳＩへのデータ転送が頻繁に行われる装置にお
いては、大幅の時間短縮が見込まれることになり、中継
処理能力の向上にも寄与することになる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す通信装置の回路構成図
である。

【図２】本発明の一実施例による転送データのデータフ
ォーマット図である。

【図３】本発明の一実施例によるセレクタの内部構成図
である。

【図４】本発明の他の実施例によるセレクタの内部構成
図である。

【図５】本発明によるデータ転送のタイミングチャート
である。

【図６】従来例によるデータ転送のタイミングチャート
である。

【図７】従来例を示す通信装置の回路構成図である。

【符号の説明】

１ＣＰＵ２メモリ３ＤＭＡ回路５セレクタ８、８ａ、８ｂ・・・、８ｎＬＳＩ

Claims

【特許請求の範囲】

【請求項１】ＣＰＵ、メモリ、複数のＬＳＩ及びＤＭ
Ａ回路を有し、上記メモリから所定のＬＳＩ毎へ直接デ
ータ転送する通信装置において、上記メモリに格納され
ている各ＬＳＩへの転送データのそれぞれに転送先ＬＳ
Ｉとデータ長とを示すヘッダを設け、連続的に転送され
る各転送データを上記ヘッダの解釈により当該ＬＳＩに
配送するセレクタを設けたことを特徴とする通信装置。
【請求項２】ＣＰＵ、メモリ、複数のＬＳＩ及びＤＭ
Ａ回路を有し、上記メモリから所定のＬＳＩ毎へ直接デ
ータ転送する通信装置において、上記メモリに格納され
ている各ＬＳＩへの転送データのそれぞれに対応する転
送先ＬＳＩとデータ長とが設定されたテーブルを有し、
連続的に転送される各転送データを上記テーブルに応じ
て当該ＬＳＩに配送するセレクタを設けたことを特徴と
する通信装置。