JPH0716138B2 - 増幅回路装置 - Google Patents
増幅回路装置Info
- Publication number
- JPH0716138B2 JPH0716138B2 JP61217413A JP21741386A JPH0716138B2 JP H0716138 B2 JPH0716138 B2 JP H0716138B2 JP 61217413 A JP61217413 A JP 61217413A JP 21741386 A JP21741386 A JP 21741386A JP H0716138 B2 JPH0716138 B2 JP H0716138B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- amplifier circuit
- potential
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、差動増幅器を有する増幅回路装置に関するも
のである。
のである。
従来の技術 従来からの差動増幅器の中には、入力端子がPNPトラン
ジスタで、前記ベース電位を接地電位に近くし、前記PN
Pトランジスタのエミッタと接地されたNPNトランジスタ
のベースが、負帰還端子である構成のものが多く用いら
れてきた。しかし、これらの差動増幅器のベースバイア
ス電圧が異なるため、コンデンサを用いて、直流バイア
スの不整合を補なっている。
ジスタで、前記ベース電位を接地電位に近くし、前記PN
Pトランジスタのエミッタと接地されたNPNトランジスタ
のベースが、負帰還端子である構成のものが多く用いら
れてきた。しかし、これらの差動増幅器のベースバイア
ス電圧が異なるため、コンデンサを用いて、直流バイア
スの不整合を補なっている。
第３図に従来例を示す。図中、１は入力端子、２は抵
抗、３は第１のトランジスタ、４は第２のトランジス
タ、5,6はカレントミラー回路を成すトランジスタ、７
は抵抗、８はコンデンサ、９は定電流源、10は抵抗、11
は増幅段、12は出力段、13は出力端子、14は電源であ
る。
抗、３は第１のトランジスタ、４は第２のトランジス
タ、5,6はカレントミラー回路を成すトランジスタ、７
は抵抗、８はコンデンサ、９は定電流源、10は抵抗、11
は増幅段、12は出力段、13は出力端子、14は電源であ
る。
以上のように構成された従来例の増幅回路装置におい
て、第１のトランジスタ３のベース端子と第２のトラン
ジスタ４のベース端子との各バイアス電圧が異なってお
り、トランジスタ３のベースバイアス電圧は、ほぼ接地
電圧であるのに対し、トランジスタ４のベースバイアス
電圧は、2VBEであり、抵抗７を直接、接地電位につける
ことはできない。したがって、抵抗７と接地電位との間
に、コンデンサ８を入れて、トランジスタ３のベース
と、トランジスタ４のベースとの各直流バイアス電圧の
不整合をとりのぞいている。このとき、コンデンサ８の
交流インピーダンスが十分に小さければ、抵抗７は、交
流的には接地された状態となり、増幅器の利得は、抵抗
10の値をR10、抵抗７の値をR7とすれば、 が、交流利得になる。
て、第１のトランジスタ３のベース端子と第２のトラン
ジスタ４のベース端子との各バイアス電圧が異なってお
り、トランジスタ３のベースバイアス電圧は、ほぼ接地
電圧であるのに対し、トランジスタ４のベースバイアス
電圧は、2VBEであり、抵抗７を直接、接地電位につける
ことはできない。したがって、抵抗７と接地電位との間
に、コンデンサ８を入れて、トランジスタ３のベース
と、トランジスタ４のベースとの各直流バイアス電圧の
不整合をとりのぞいている。このとき、コンデンサ８の
交流インピーダンスが十分に小さければ、抵抗７は、交
流的には接地された状態となり、増幅器の利得は、抵抗
10の値をR10、抵抗７の値をR7とすれば、 が、交流利得になる。
発明が解決しようとする問題点 しかし、上述の差動増幅器はコンデンサを用いて直流バ
イアスの不整合をとりのぞいているため、集積回路の場
合等、コンデンサを外付部品として取りつけなければな
らず、部品コスト，集積回路の端子数などの増加になっ
ていた。
イアスの不整合をとりのぞいているため、集積回路の場
合等、コンデンサを外付部品として取りつけなければな
らず、部品コスト，集積回路の端子数などの増加になっ
ていた。
本発明は、上記問題点を解決するものであり、コストの
削減，省スペースに役立つものである。
削減，省スペースに役立つものである。
問題点を解決するための手段 本発明は、上記問題点を達成するために、負帰還トラン
ジスタのベースに接続された抵抗の他の一端に、定電圧
源を接続した構成である。
ジスタのベースに接続された抵抗の他の一端に、定電圧
源を接続した構成である。
作用 定電圧源に接続することにより、直流バイアス電位が安
定に固定され、しかも、交流的に接地された状態にな
り、適正な交流増幅が行なわれる。
定に固定され、しかも、交流的に接地された状態にな
り、適正な交流増幅が行なわれる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明に一実施例における増幅装置のブロッ
ク図を示すものである。15は、電源電圧に依存しない定
電圧源である。
ク図を示すものである。15は、電源電圧に依存しない定
電圧源である。
抵抗７の一端を定電圧源15に接続することにより、定電
圧源の交流インピーダンスは０に近いとみなすことがで
きるため、抵抗７の一端は、交流的に接地された状態と
みなすことができ、交流利得は前述の（１）式の値が得
られる。
圧源の交流インピーダンスは０に近いとみなすことがで
きるため、抵抗７の一端は、交流的に接地された状態と
みなすことができ、交流利得は前述の（１）式の値が得
られる。
また、直流バイアスに関して、トランジスタ３のベース
バイアス電圧は、電源電圧による変化がほとんどなく、
トランジスタ４のベースバイアス電圧は、定電圧により
与えられているために、やはり、電源電圧による変化は
ほとんどない。したがって、トランジスタ３とトランジ
スタ４との各ベース間の電位差は、ほぼ一定に保たれた
状態になり、電源電圧にかかわらず、安定な増幅が行わ
れる。
バイアス電圧は、電源電圧による変化がほとんどなく、
トランジスタ４のベースバイアス電圧は、定電圧により
与えられているために、やはり、電源電圧による変化は
ほとんどない。したがって、トランジスタ３とトランジ
スタ４との各ベース間の電位差は、ほぼ一定に保たれた
状態になり、電源電圧にかかわらず、安定な増幅が行わ
れる。
第２図には、要部の具体回路図を示す。16は抵抗、17,1
8はダイオードである。
8はダイオードである。
ダイオードの端子間電圧VBEは、電流の変化が小さけれ
ば、ほぼ一定とみなすことができるので、抵抗16で定電
流化されたダイオード18のアノードの電位もほぼ一定と
みなすことができ、したがって、これを定電圧源とみる
ことができる。
ば、ほぼ一定とみなすことができるので、抵抗16で定電
流化されたダイオード18のアノードの電位もほぼ一定と
みなすことができ、したがって、これを定電圧源とみる
ことができる。
なお、本発明の一実施例においては、入力端子が、接地
電位にバイアスされている場合を示したが、任意の電位
においても可能である。
電位にバイアスされている場合を示したが、任意の電位
においても可能である。
発明の効果 以上のように、本発明の増幅回路相いは、負帰還端子に
接続されるコンデンサを不用とし、また、定電圧源を集
積回路にとりこむことを可能にし、低コスト，省スペー
スに十分な効果をもたらすものである。
接続されるコンデンサを不用とし、また、定電圧源を集
積回路にとりこむことを可能にし、低コスト，省スペー
スに十分な効果をもたらすものである。
第３図は従来例増幅回路装置を示すブロック図、第１図
は本発明の一実施例の増幅回路装置を示すブロック図、
第２図は同要部の具体回路図である。 １……入力端子、３……第１のトランジスタ、４……第
２のトランジスタ、11……増幅段、12……出力段、13…
…出力端子、15……定電圧源。
は本発明の一実施例の増幅回路装置を示すブロック図、
第２図は同要部の具体回路図である。 １……入力端子、３……第１のトランジスタ、４……第
２のトランジスタ、11……増幅段、12……出力段、13…
…出力端子、15……定電圧源。
Claims (1)
- 【請求項１】所定電位にバイアスされたベースを入力端
子とする第１のトランジスタのエミッタと、前記第１の
トランジスタのベース電位とは異なるベース電位の与え
られた第２のトランジスタのエミッタとを接続した入力
部に対して、出力信号を前記第２のトランジスタのベー
スに帰還結合するとともに、前記第２のトランジスタの
ベース電位を定電圧源により設定する構成をそなえたこ
とを特徴とする増幅回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217413A JPH0716138B2 (ja) | 1986-09-16 | 1986-09-16 | 増幅回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217413A JPH0716138B2 (ja) | 1986-09-16 | 1986-09-16 | 増幅回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373706A JPS6373706A (ja) | 1988-04-04 |
| JPH0716138B2 true JPH0716138B2 (ja) | 1995-02-22 |
Family
ID=16703813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217413A Expired - Lifetime JPH0716138B2 (ja) | 1986-09-16 | 1986-09-16 | 増幅回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716138B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773776B2 (ja) * | 1989-05-23 | 1998-07-09 | 関西日本電気株式会社 | パワーアンプ |
| JP2000009964A (ja) | 1998-06-23 | 2000-01-14 | Yazaki Corp | 光コネクタ |
| JP5356355B2 (ja) | 2010-10-19 | 2013-12-04 | 古河電気工業株式会社 | 光ファイバ端子固定部材、光コネクタ、およびコネクタ付光ファイバケーブル |
-
1986
- 1986-09-16 JP JP61217413A patent/JPH0716138B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6373706A (ja) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| US4237414A (en) | High impedance output current source | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPH0476524B2 (ja) | ||
| US4692711A (en) | Current mirror circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| KR950005170B1 (ko) | 증폭기 | |
| JPH0263206A (ja) | カレントミラー回路 | |
| JPH0362042B2 (ja) | ||
| JPS6373706A (ja) | 増幅回路装置 | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPH0332096Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0449701Y2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPS6115619Y2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPH0442846B2 (ja) |