JPH0263206A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH0263206A JPH0263206A JP63214166A JP21416688A JPH0263206A JP H0263206 A JPH0263206 A JP H0263206A JP 63214166 A JP63214166 A JP 63214166A JP 21416688 A JP21416688 A JP 21416688A JP H0263206 A JPH0263206 A JP H0263206A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は低電圧動作が可能なカレントミラー回路に関
する。
する。
（従来の技術）
第４図はＰＮＰトランジスタによって構成された従来の
カレントミラー回路の回路図である。
カレントミラー回路の回路図である。
ベース・コレクタ間が短絡されたトランジスタ５１は入
力端トランジスタであり、このトランジスタ５１とベー
スが共通に接続されたトランジスタ５２及び５３はそれ
ぞれ出力側トランジスタである。そして、上記トランジ
スタ５１のコレクタには入力電流源５４が接続されてお
り、出力側トランジスタ５２゜５４のコレクタからは入
力電流源５４の電流に比例した電流１ ｏｕｔが出力さ
れる。
力端トランジスタであり、このトランジスタ５１とベー
スが共通に接続されたトランジスタ５２及び５３はそれ
ぞれ出力側トランジスタである。そして、上記トランジ
スタ５１のコレクタには入力電流源５４が接続されてお
り、出力側トランジスタ５２゜５４のコレクタからは入
力電流源５４の電流に比例した電流１ ｏｕｔが出力さ
れる。
このカレントミラー回路では、電源電圧ＶＣＣからトラ
ンジスタ５１のベース・エミッタ間電圧ＶＢｇを差し引
いた電圧が入力電流源５４に対して動作電圧として供給
される。ここで、電源電圧ＶＣＣとして低電圧、例えば
０，９ｖが供給されているときを考える。いまトランジ
スタ５１のベース・エミッタ間電圧ｖａｇが例えば０．
７Ｖであるとすれば、このとき入力電流源５４に供給さ
れる動作電圧は０゜２Ｖになる。トランジスタのコレク
タ・エミッタ間飽和電圧ＶｃｇＳａｔは通常、０．１５
Ｖ程度である。従って、上記従来回路を低電圧で動作さ
せようとすると、入力電流源５４としてはエミッタ接地
されたトランジスタしか使用することができない。
ンジスタ５１のベース・エミッタ間電圧ＶＢｇを差し引
いた電圧が入力電流源５４に対して動作電圧として供給
される。ここで、電源電圧ＶＣＣとして低電圧、例えば
０，９ｖが供給されているときを考える。いまトランジ
スタ５１のベース・エミッタ間電圧ｖａｇが例えば０．
７Ｖであるとすれば、このとき入力電流源５４に供給さ
れる動作電圧は０゜２Ｖになる。トランジスタのコレク
タ・エミッタ間飽和電圧ＶｃｇＳａｔは通常、０．１５
Ｖ程度である。従って、上記従来回路を低電圧で動作さ
せようとすると、入力電流源５４としてはエミッタ接地
されたトランジスタしか使用することができない。
第５図は上記従来のカレントミラー回路を用い、低電圧
でも動作可能としだ差動増幅回路を示す図である。ここ
ではカレントミラー回路が２個使用されており、一方の
カレントミラー回路６１はトランジスタ６２と６３とで
、一方のカレントミラー回路８４はトランジスタ６５と
６６とでそれぞれ構成されている。両カレントミラー回
路６１．６４に入力電流を供給する前記入力電流源に相
当するものとして、一対のＮＰＮトランジスタ６８．８
７からなる差動対Ｂ８及びこの差動対６８の共通エミッ
タに接続された定電流源６９とから構成された差動増幅
器７０が設けられている。すなわち、両カレントミラー
回路６１゜８４には、差動入力信号Ｖｌｎが供給される
上記差動増幅器７０内の２個の各トランジスタ８８．８
７のコレクタ電流が供給される。
でも動作可能としだ差動増幅回路を示す図である。ここ
ではカレントミラー回路が２個使用されており、一方の
カレントミラー回路６１はトランジスタ６２と６３とで
、一方のカレントミラー回路８４はトランジスタ６５と
６６とでそれぞれ構成されている。両カレントミラー回
路６１．６４に入力電流を供給する前記入力電流源に相
当するものとして、一対のＮＰＮトランジスタ６８．８
７からなる差動対Ｂ８及びこの差動対６８の共通エミッ
タに接続された定電流源６９とから構成された差動増幅
器７０が設けられている。すなわち、両カレントミラー
回路６１゜８４には、差動入力信号Ｖｌｎが供給される
上記差動増幅器７０内の２個の各トランジスタ８８．８
７のコレクタ電流が供給される。
ここで、第５図の差動増幅回路を０．９ｖの電源電圧で
動作させる場合を考える。上記のようにトランジスタ６
６もしくは６７のコレクタ・エミッタ間電圧として飽和
電圧（Ｖｃａｓａｔ ） ０． １５ Ｖ程度を保証す
る必要があるため、定電流源６９の動作電圧は最大で０
．０５Ｖである。この定電流源６９を、動作電圧余裕が
ないことにより抵抗で構成する場合、ある程度大きな電
流を確保するにはその抵抗値を充分に小さくしなければ
ならない。この場合には、差動対６８の利得が低下する
と共に差動対６８のバイアス電流が変化する、等の問題
が発生する。このため、上記定電流源６９はエミッタ接
地されたトランジスタを用いて構成することが望ましい
。
動作させる場合を考える。上記のようにトランジスタ６
６もしくは６７のコレクタ・エミッタ間電圧として飽和
電圧（Ｖｃａｓａｔ ） ０． １５ Ｖ程度を保証す
る必要があるため、定電流源６９の動作電圧は最大で０
．０５Ｖである。この定電流源６９を、動作電圧余裕が
ないことにより抵抗で構成する場合、ある程度大きな電
流を確保するにはその抵抗値を充分に小さくしなければ
ならない。この場合には、差動対６８の利得が低下する
と共に差動対６８のバイアス電流が変化する、等の問題
が発生する。このため、上記定電流源６９はエミッタ接
地されたトランジスタを用いて構成することが望ましい
。
上記のように定電流源６９としてエミッタ接地されたト
ランジスタを用いる場合の電源電圧ＶＣＣの最低電圧Ｖ
（（ＩＩｉｎは次式で与えられる。
ランジスタを用いる場合の電源電圧ＶＣＣの最低電圧Ｖ
（（ＩＩｉｎは次式で与えられる。
Ｖ ｃｃｍｉｎ ＝ Ｖ Ｂ！＋＋ ２ Ｖ ｃｔｚ
ｓａｔ−０，７＋２ＸＯ，１５−１（Ｖｌ −（１
）すなわち、上記従来のカレントミラー回路は、差動増
幅回路等に適用した場合、電源電圧ＶＣＣがＩＶ以下に
低下すると動作しなくなるという問題がある。
ｓａｔ−０，７＋２ＸＯ，１５−１（Ｖｌ −（１
）すなわち、上記従来のカレントミラー回路は、差動増
幅回路等に適用した場合、電源電圧ＶＣＣがＩＶ以下に
低下すると動作しなくなるという問題がある。
（発明が解決しようとする課題）
上記のように従来のカレントミラー回路では、入力側ト
ランジスタのベース・コレクタ間を短絡して使用してい
るために入力電流源回路に供給できる電圧が小さくなり
、適用範囲が狭くなるという欠点がある。
ランジスタのベース・コレクタ間を短絡して使用してい
るために入力電流源回路に供給できる電圧が小さくなり
、適用範囲が狭くなるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、入力電流源回路の動作電圧を従来よ
りも大きくすることができ、これにより適用範囲が広い
カレントミラー回路を提供することにある。
あり、その目的は、入力電流源回路の動作電圧を従来よ
りも大きくすることができ、これにより適用範囲が広い
カレントミラー回路を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明のカレントミラー回路は、エミッタが第１の電
位に接続された第１のトランジスタと、この第１のトラ
ンジスタのコレクターベース間にエミッタ・コレクタ間
が挿入されベース接地された第２のトランジスタと、上
記第１のトランジスタのコレクタと第２の電位との間に
接続された入力電流源回路と、上記第１のトランジスタ
のベースと第２の電位との間に接続された定電流源と、
エミッタが第１の電位に接続されベースが上記第１のト
ランジスタのベースに接続された第３のトランジスタと
から構成される。
位に接続された第１のトランジスタと、この第１のトラ
ンジスタのコレクターベース間にエミッタ・コレクタ間
が挿入されベース接地された第２のトランジスタと、上
記第１のトランジスタのコレクタと第２の電位との間に
接続された入力電流源回路と、上記第１のトランジスタ
のベースと第２の電位との間に接続された定電流源と、
エミッタが第１の電位に接続されベースが上記第１のト
ランジスタのベースに接続された第３のトランジスタと
から構成される。
（作用）
カレントミラー回路の入力側トランジスタとなる第１の
トランジスタのコレクタ・ベース間に、ベース接地され
た第２のトランジスタのエミッタ・コレクタ間を挿入し
たことにより、上記第１のトランジスタのコレクタ電位
は第１の電位に対し、この第１のトランジスタのエミッ
タ・コレクタ間電圧を飽和電圧分だけ低い電位に設定で
きる。この構成においては、第２のトランジスタを動作
させる必要上第１のトランジスタのベースと第２の電位
との間には定電流源が接続される。
トランジスタのコレクタ・ベース間に、ベース接地され
た第２のトランジスタのエミッタ・コレクタ間を挿入し
たことにより、上記第１のトランジスタのコレクタ電位
は第１の電位に対し、この第１のトランジスタのエミッ
タ・コレクタ間電圧を飽和電圧分だけ低い電位に設定で
きる。この構成においては、第２のトランジスタを動作
させる必要上第１のトランジスタのベースと第２の電位
との間には定電流源が接続される。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。第１図はこの発明に係るカレントミラ回路の一実施例
による構成を示す回路図である。
。第１図はこの発明に係るカレントミラ回路の一実施例
による構成を示す回路図である。
図において、ＰＮＰ ）ランジスタＩＩは入力側トラン
ジスタ、２個のＰＮＰトランジスタ１２．１３それぞれ
は出力側トランジスタであり、これら３個のトランジス
タの各エミッタは正極性の電源電圧Ｖｃｃに並列に接続
され、かつそれぞれのベースは共通に接続されている。
ジスタ、２個のＰＮＰトランジスタ１２．１３それぞれ
は出力側トランジスタであり、これら３個のトランジス
タの各エミッタは正極性の電源電圧Ｖｃｃに並列に接続
され、かつそれぞれのベースは共通に接続されている。
上記トランジスタ１１のコレクタにはＰＮＰ ）ランジ
スタ１４のエミッタが接続されている。このトランジス
タ１４はベースが直流バイアスＶ ｂｉａｓを、介して
電源電圧ＶＣＣに接続され、ベース接地されており、そ
のコレクタは上記各トランジスタ１１．１２．１３の共
通ベースに接続されている。また、上記トランジスタ１
１のコレクタと接地電圧ＶＳＳとの間にはＩｌｎの値の
入力電流源１５が接続されており、上記各トランジスタ
１１．１２゜１３の共通ベースと接地電圧ｖ５５との間
には１１Ｂの値の定電流［１８が接続されている。そし
て、上記出力側トランジスタである各トランジスタ１２
．１３のコレクタからは出力電流１ ｏｕｔｌ、 Ｉ
ｏｕｔ２がそれぞれ出力されるようになっている。
スタ１４のエミッタが接続されている。このトランジス
タ１４はベースが直流バイアスＶ ｂｉａｓを、介して
電源電圧ＶＣＣに接続され、ベース接地されており、そ
のコレクタは上記各トランジスタ１１．１２．１３の共
通ベースに接続されている。また、上記トランジスタ１
１のコレクタと接地電圧ＶＳＳとの間にはＩｌｎの値の
入力電流源１５が接続されており、上記各トランジスタ
１１．１２゜１３の共通ベースと接地電圧ｖ５５との間
には１１Ｂの値の定電流［１８が接続されている。そし
て、上記出力側トランジスタである各トランジスタ１２
．１３のコレクタからは出力電流１ ｏｕｔｌ、 Ｉ
ｏｕｔ２がそれぞれ出力されるようになっている。
この実施例回路では、ベース接地されたトランジスタ１
４によってトランジスタ１１のコレクタφエミッタ間の
帰還回路が構成されている。このため、トランジスタ１
１のコレクタ電位は、ｍａｎ圧ＶＣＣからこのトランジ
スタ１１のエミッタ・コレクタ間飽和電圧Ｖ ｃ＋：ｓ
ａｔを差し引いた値に固定可能となっている。この結果
、電源電圧Ｖ。Ｃとして低電圧、例えば０．９Ｖが供給
されているとき、入力電流源１５に対して供給される動
作電圧は、トランジスタ１１のエミッタ・コレクタ間電
圧を飽和電圧（ＶｃＥｓａｔ ） ０． １５Ｖに設定
すると０．７５Ｖになり、従来回路の０．２Ｖに比べて
十分に大きくなる。このため、この入力電流源１５とし
て種々の形式のものを使用することができ、適用範囲を
広げることができる。
４によってトランジスタ１１のコレクタφエミッタ間の
帰還回路が構成されている。このため、トランジスタ１
１のコレクタ電位は、ｍａｎ圧ＶＣＣからこのトランジ
スタ１１のエミッタ・コレクタ間飽和電圧Ｖ ｃ＋：ｓ
ａｔを差し引いた値に固定可能となっている。この結果
、電源電圧Ｖ。Ｃとして低電圧、例えば０．９Ｖが供給
されているとき、入力電流源１５に対して供給される動
作電圧は、トランジスタ１１のエミッタ・コレクタ間電
圧を飽和電圧（ＶｃＥｓａｔ ） ０． １５Ｖに設定
すると０．７５Ｖになり、従来回路の０．２Ｖに比べて
十分に大きくなる。このため、この入力電流源１５とし
て種々の形式のものを使用することができ、適用範囲を
広げることができる。
なお、この実施例回路ではトランジスタ１４を動作させ
るために定電流源１６を設けており、その値１１Ｂの分
だけ出力電流１ ｏｕｔｌ、 Ｉ ｏｕｔ２が余分に
流れることになる。すなわち、カレントミラー比が１と
なるように各トランジスタ！１．１２．１３の寸法が設
定されているときの出力電流Ｉ ｏｕｔｌ、 Ｉ ｏ
ｕｔ２は次式で与えられる。
るために定電流源１６を設けており、その値１１Ｂの分
だけ出力電流１ ｏｕｔｌ、 Ｉ ｏｕｔ２が余分に
流れることになる。すなわち、カレントミラー比が１と
なるように各トランジスタ！１．１２．１３の寸法が設
定されているときの出力電流Ｉ ｏｕｔｌ、 Ｉ ｏ
ｕｔ２は次式で与えられる。
Ｉ ｏｕｔｌ −１ｏｕｔ２− Ｉ ｉｎ＋ １１２
−＝（２）このように出力電流Ｉ ｏｕｔｌ、 Ｉ
ｏｕｔ２の値は入力電流値１１ｎと定電流源１Ｂにおけ
る電流値１１８との和になり、出力電流と入力端子とは
比例関係にはならない。しかし、入力電流Ｉｉｎの交流
的な値を伝達する上では従来のカレントミラー回路と同
等になる。
−＝（２）このように出力電流Ｉ ｏｕｔｌ、 Ｉ
ｏｕｔ２の値は入力電流値１１ｎと定電流源１Ｂにおけ
る電流値１１８との和になり、出力電流と入力端子とは
比例関係にはならない。しかし、入力電流Ｉｉｎの交流
的な値を伝達する上では従来のカレントミラー回路と同
等になる。
次にこの発明の応用例について第２図を参照して説明す
る。
る。
第２図は上記実施例のカレントミラー回路を用いた差動
増幅回路を示す図である。この回路の場合にも前記第５
図回路と同様に２個のカレントミラー回路が使用されて
いる。すなわち、一方のカレントミラー回路２１は、入
力側のＰＮＰ ）ランジスタ２２、出力側のＰＮＰトラ
ンジス・り２３、帰還用のＰＮＰ ）ランジスタ２４、
この帰還用のトランジスタ２４を動作させるための定電
流源２５とから構成されており、他方のカレントミラー
回路２６は、入力側のＰＮＰ トランジスタ２７、出力
側のＰＮＰトランジスタ２８、帰還用のＰＮＰ ）ラン
ジスタ２９、この帰還用のトランジスタ２９を動作させ
るための定電流源３０とから構成されている。そして、
上記両カレントミラー回路２１．２８に入力電流を供給
する第１図中の前記入力電流源１５に相当するものとし
て、一対のＮＰＮトランジスタ３１．３２からなる差動
対３３及びこの差動対３３の共通エミッタに接続された
定電流源３４とから構成された差動増幅器３５が設けら
れている。すなわち、両カレントミラー回路２１．２６
には、差動入力信号Ｖｉｎが供給される上記差動増幅器
３５内の２個の各トランジスタ３１゜３２のコレクタ電
流が供給される。
増幅回路を示す図である。この回路の場合にも前記第５
図回路と同様に２個のカレントミラー回路が使用されて
いる。すなわち、一方のカレントミラー回路２１は、入
力側のＰＮＰ ）ランジスタ２２、出力側のＰＮＰトラ
ンジス・り２３、帰還用のＰＮＰ ）ランジスタ２４、
この帰還用のトランジスタ２４を動作させるための定電
流源２５とから構成されており、他方のカレントミラー
回路２６は、入力側のＰＮＰ トランジスタ２７、出力
側のＰＮＰトランジスタ２８、帰還用のＰＮＰ ）ラン
ジスタ２９、この帰還用のトランジスタ２９を動作させ
るための定電流源３０とから構成されている。そして、
上記両カレントミラー回路２１．２８に入力電流を供給
する第１図中の前記入力電流源１５に相当するものとし
て、一対のＮＰＮトランジスタ３１．３２からなる差動
対３３及びこの差動対３３の共通エミッタに接続された
定電流源３４とから構成された差動増幅器３５が設けら
れている。すなわち、両カレントミラー回路２１．２６
には、差動入力信号Ｖｉｎが供給される上記差動増幅器
３５内の２個の各トランジスタ３１゜３２のコレクタ電
流が供給される。
また、この応用例回路では、前記直流バイアスＶ ｂｉ
ａｓは、抵抗３Ｂ、ＰＮＰ ｌ−ランジスタ３７及び定
電流源３８からなる直流バイアス電圧発生回路３９によ
って形成されている。
ａｓは、抵抗３Ｂ、ＰＮＰ ｌ−ランジスタ３７及び定
電流源３８からなる直流バイアス電圧発生回路３９によ
って形成されている。
第３図はこの発明の他の実施例による構成を示す回路図
である。図はＮＰＮトランジスタによって構成されたカ
レントミラー回路である。図において、ＮＰＮトランジ
スタ４１は入力側トランジスタ、２個のＮＰＮ トラン
ジスタ４２．４３それぞれは出力側トランジスタであり
、これら３個のトランジスタの各エミッタは負極性の接
地電圧ＶＳＳに並列に接続され、かつそれぞれのベース
は共通に接続されている。上記トランジスタ４１のコレ
クタにはＮＰＮトランジスタ４４のエミッタが接続され
ている。このトランジスタ４４はベースが直流バイアス
Ｖｂｉａｓを介して接１１！！電圧ｖ、５に接続され、
ベス接地されており、そのコレクタは上記各トランジス
タ４１．４２．４３の共通ベースに接続されている。
である。図はＮＰＮトランジスタによって構成されたカ
レントミラー回路である。図において、ＮＰＮトランジ
スタ４１は入力側トランジスタ、２個のＮＰＮ トラン
ジスタ４２．４３それぞれは出力側トランジスタであり
、これら３個のトランジスタの各エミッタは負極性の接
地電圧ＶＳＳに並列に接続され、かつそれぞれのベース
は共通に接続されている。上記トランジスタ４１のコレ
クタにはＮＰＮトランジスタ４４のエミッタが接続され
ている。このトランジスタ４４はベースが直流バイアス
Ｖｂｉａｓを介して接１１！！電圧ｖ、５に接続され、
ベス接地されており、そのコレクタは上記各トランジス
タ４１．４２．４３の共通ベースに接続されている。
また、上記トランジスタ４１のコレクタと電源電圧ＶＣ
Ｃとの間にはＩｌｎの値の入力電流源４５が接続されて
おり、上記各トランジスタ４１．４２．４３の共通ベー
スと接地電圧ＶＳＳとの間にはＩ４Ｂの値の定電流源４
６が接続されている。そして、上記出力側トランジスタ
である各トランジスタ４２．４３のコレクタからは出力
電流１ ｏｕｔｌ、 Ｉ ｏｕｔ２がそれぞれ出力さ
れるようになっている。
Ｃとの間にはＩｌｎの値の入力電流源４５が接続されて
おり、上記各トランジスタ４１．４２．４３の共通ベー
スと接地電圧ＶＳＳとの間にはＩ４Ｂの値の定電流源４
６が接続されている。そして、上記出力側トランジスタ
である各トランジスタ４２．４３のコレクタからは出力
電流１ ｏｕｔｌ、 Ｉ ｏｕｔ２がそれぞれ出力さ
れるようになっている。
この実施例回路でも前記第１図回路と同様に、ベース接
地されたトランジスタ４４によってトランジスタ４１の
コレクタ・エミッタ間の帰還回路が構成されている。こ
のため、トランジスタ４１のコレクタ電位は、接地電圧
Ｖ５５からこのトランジスタ４１のエミッタ・コレクタ
間電圧を飽和電圧ＶｃεＳａｔだけ大きい値に固定可能
となる。この結果、電源電圧ＶＣＣとして低電圧、例え
ば０，９Ｖが供給されているとき、入力電流源１５に対
して供給される動作電圧は、トランジスタ４１のエミッ
タ・コレクタ間電圧を飽和電圧（Ｖｃｇｓａｔ ） ０
． １５Ｖて固定すると、０．７５Ｖになる。これによ
り、この入力電流［４５として種々の形式のものを使用
することができ、適用範囲を広げることができる。
地されたトランジスタ４４によってトランジスタ４１の
コレクタ・エミッタ間の帰還回路が構成されている。こ
のため、トランジスタ４１のコレクタ電位は、接地電圧
Ｖ５５からこのトランジスタ４１のエミッタ・コレクタ
間電圧を飽和電圧ＶｃεＳａｔだけ大きい値に固定可能
となる。この結果、電源電圧ＶＣＣとして低電圧、例え
ば０，９Ｖが供給されているとき、入力電流源１５に対
して供給される動作電圧は、トランジスタ４１のエミッ
タ・コレクタ間電圧を飽和電圧（Ｖｃｇｓａｔ ） ０
． １５Ｖて固定すると、０．７５Ｖになる。これによ
り、この入力電流［４５として種々の形式のものを使用
することができ、適用範囲を広げることができる。
［発明の効果］
以上説明したようにこの発明によれば、適用範囲が広い
カレントミラー回路が提供できる。
カレントミラー回路が提供できる。
の発明の他の実施例による構成の回路図、第４図は従来
のカレントミラー回路の構成を示す回路図、第５図は第
４図回路を用いた差動増幅回路の構成を示す回路図であ
る。 １１、１２．１３．１４・・・ＰＮＰ ）ランジスタ、
１５・・・入力端子源、１６・・・定電流源。 Ｖｓｓ Ｖｓｓ 出願人代理人 弁理士 鈴江武彦 第 図 ｓｓ ｓｓ 第 図
のカレントミラー回路の構成を示す回路図、第５図は第
４図回路を用いた差動増幅回路の構成を示す回路図であ
る。 １１、１２．１３．１４・・・ＰＮＰ ）ランジスタ、
１５・・・入力端子源、１６・・・定電流源。 Ｖｓｓ Ｖｓｓ 出願人代理人 弁理士 鈴江武彦 第 図 ｓｓ ｓｓ 第 図
Claims (1)
- 【特許請求の範囲】 エミッタが第１の電位に接続された第１のトランジスタ
と、 上記第１のトランジスタのコレクタ・ベース間にエミッ
タ・コレクタ間が挿入されベース接地された第２のトラ
ンジスタと、 上記第１のトランジスタのコレクタと第２の電位との間
に接続された入力電流源回路と、上記第１のトランジス
タのベースと第２の電位との間に接続された定電流源と
、 エミッタが第１の電位に接続されベースが上記第１のト
ランジスタのベースに接続された第３のトランジスタと を具備したことを特徴とするカレントミラー回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214166A JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
| US07/401,230 US4937515A (en) | 1988-08-29 | 1989-08-31 | Low supply voltage current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214166A JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263206A true JPH0263206A (ja) | 1990-03-02 |
| JPH0450765B2 JPH0450765B2 (ja) | 1992-08-17 |
Family
ID=16651327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214166A Granted JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4937515A (ja) |
| JP (1) | JPH0263206A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69230521T2 (de) * | 1991-10-21 | 2000-07-06 | Matsushita Electric Industrial Co., Ltd. | Verstärker |
| JPH06196945A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 差動増幅回路 |
| US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
| JP3331523B2 (ja) * | 1993-04-16 | 2002-10-07 | 日本テキサス・インスツルメンツ株式会社 | カレントミラー回路 |
| US5394079A (en) * | 1993-04-27 | 1995-02-28 | National Semiconductor Corporation | Current mirror with improved input voltage headroom |
| US5521490A (en) * | 1994-08-08 | 1996-05-28 | National Semiconductor Corporation | Current mirror with improved input voltage headroom |
| FI97655C (fi) * | 1995-04-05 | 1997-01-27 | Nokia Telecommunications Oy | Offset-kompensoitu lineaarinen RF-ilmaisin |
| US5721512A (en) * | 1996-04-23 | 1998-02-24 | Analog Devices, Inc. | Current mirror with input voltage set by saturated collector-emitter voltage |
| US6617915B2 (en) * | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4329639A (en) * | 1980-02-25 | 1982-05-11 | Motorola, Inc. | Low voltage current mirror |
| JPS5938821A (ja) * | 1982-08-30 | 1984-03-02 | Toshiba Corp | 定電流回路 |
| IT1210940B (it) * | 1982-09-30 | 1989-09-29 | Ates Componenti Elettron | Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente. |
| JPS59208618A (ja) * | 1983-05-13 | 1984-11-27 | Rohm Co Ltd | 電流反転回路 |
| JPS62117019A (ja) * | 1985-11-15 | 1987-05-28 | Matsushita Electric Ind Co Ltd | 定電流発生回路 |
-
1988
- 1988-08-29 JP JP63214166A patent/JPH0263206A/ja active Granted
-
1989
- 1989-08-31 US US07/401,230 patent/US4937515A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450765B2 (ja) | 1992-08-17 |
| US4937515A (en) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0263206A (ja) | カレントミラー回路 | |
| JPH0476524B2 (ja) | ||
| KR900005552B1 (ko) | 전류미러회로 | |
| JPS61150505A (ja) | 増幅回路 | |
| US4283683A (en) | Audio bridge circuit | |
| JPH0247883B2 (ja) | ||
| JPH0454712A (ja) | 基準電圧源回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH0362042B2 (ja) | ||
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2710473B2 (ja) | 定電流回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH0115224Y2 (ja) | ||
| JPH0241925Y2 (ja) | ||
| JPH0241931Y2 (ja) | ||
| JPH0253307A (ja) | 低周波増幅回路 | |
| JPH0332096Y2 (ja) | ||
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPS63245105A (ja) | 片側出力差動増幅器 | |
| JPH0462206B2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH0388507A (ja) | 差動増幅回路 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPS6282805A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |