JPH07161722A - 半導体装置のパッド構造 - Google Patents
半導体装置のパッド構造Info
- Publication number
- JPH07161722A JPH07161722A JP5339590A JP33959093A JPH07161722A JP H07161722 A JPH07161722 A JP H07161722A JP 5339590 A JP5339590 A JP 5339590A JP 33959093 A JP33959093 A JP 33959093A JP H07161722 A JPH07161722 A JP H07161722A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- electrode
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢやＣＯＢで用いるバンプ上面を平坦化
して、ボンディング性を向上する。 【構成】 多層配線の半導体装置において、ボンディン
グパッド部の配線間の絶縁膜（３）や、表面絶縁膜
（５）にバンプ高さ寸法に対して十分に小さいサイズの
開口（８），（９）を設けたことによって、バンプ上面
を平坦化して、ＴＡＢやＣＯＢの形状でボンディング不
良を低減する。
して、ボンディング性を向上する。 【構成】 多層配線の半導体装置において、ボンディン
グパッド部の配線間の絶縁膜（３）や、表面絶縁膜
（５）にバンプ高さ寸法に対して十分に小さいサイズの
開口（８），（９）を設けたことによって、バンプ上面
を平坦化して、ＴＡＢやＣＯＢの形状でボンディング不
良を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の金属配線
による電極（以下パッドと略す）部の構造に関し、特に
金属突起（以下バンプと略す）付き多層配線半導体装置
のパッド構造に関する。
による電極（以下パッドと略す）部の構造に関し、特に
金属突起（以下バンプと略す）付き多層配線半導体装置
のパッド構造に関する。
【０００２】
【従来の技術】従来の半導体装置のパッド構造の一例を
図３を用いて説明する。半導体装置（１）において、１
層目の金属電極（配線）（２）と２層目の金属電極（配
線）（４）をボンディングパッド部で電気的な接続を行
うため、パッド部及びパッド部近傍には、段差が生じ
る。その後、パッド部にバンプ（金属突起）（７）を電
解めっき法によって形成する。そのバンプ（７）の上面
は下層の段差が出てしまうため数μｍの凹みが生じる。
また、従来例２の半導体装置のパッド構造を図４に示
す。バンプ（７）の上面の凹凸を減らすために、パッド
部以外のビアホール（１０）にて、１層目の金属電極
（２）と２層目の金属電極（４）を電気的に接続するよ
うにしていた。
図３を用いて説明する。半導体装置（１）において、１
層目の金属電極（配線）（２）と２層目の金属電極（配
線）（４）をボンディングパッド部で電気的な接続を行
うため、パッド部及びパッド部近傍には、段差が生じ
る。その後、パッド部にバンプ（金属突起）（７）を電
解めっき法によって形成する。そのバンプ（７）の上面
は下層の段差が出てしまうため数μｍの凹みが生じる。
また、従来例２の半導体装置のパッド構造を図４に示
す。バンプ（７）の上面の凹凸を減らすために、パッド
部以外のビアホール（１０）にて、１層目の金属電極
（２）と２層目の金属電極（４）を電気的に接続するよ
うにしていた。
【０００３】また、公知例１（特開昭６２−９４９６２
号）を図５を用いて説明する。半導体基板（１）の上に
内部のトランジスタのゲートなどに用いる多結晶シリコ
ン（１１）などの配線層を選択的に形成し、その上に開
口部（１２）を有する絶縁層（３）を形成する。多結晶
シリコン（１１）のボンディングパッド部上の絶縁膜
（３）及びその開口部（１２）を覆う形で金属電極
（２）を形成する。前記金属電極（２）で形成された凹
部の深さ寸法と同じ厚みで金属電極（２）の周辺（凹部
を含む金属電極の外側）を第３の絶縁膜（３）で覆う。
この構造の上にバンプ（７）を成長させることによって
バンプ上面の平坦化が可能になっていた。
号）を図５を用いて説明する。半導体基板（１）の上に
内部のトランジスタのゲートなどに用いる多結晶シリコ
ン（１１）などの配線層を選択的に形成し、その上に開
口部（１２）を有する絶縁層（３）を形成する。多結晶
シリコン（１１）のボンディングパッド部上の絶縁膜
（３）及びその開口部（１２）を覆う形で金属電極
（２）を形成する。前記金属電極（２）で形成された凹
部の深さ寸法と同じ厚みで金属電極（２）の周辺（凹部
を含む金属電極の外側）を第３の絶縁膜（３）で覆う。
この構造の上にバンプ（７）を成長させることによって
バンプ上面の平坦化が可能になっていた。
【０００４】また、公知例２（特開平４−５６２３７
号）を図７を用いて説明すると、この公知例はボールボ
ンディングを行う際、金線などの金属細線（２１）の先
端のボール（２２）と、半導体基板（１）上の電極
（２）の接合面積を大きくとるために以下のような構造
をとっていた。半導体基板（１）上に選択的にポリシリ
コン（多結晶シリコン）（１１）などを設け、その上部
に複数個のコンタクト窓をもった層間絶縁膜（３）を形
成し、その上部に選択的に金属電極（２）、表面絶縁膜
（５）を形成した。
号）を図７を用いて説明すると、この公知例はボールボ
ンディングを行う際、金線などの金属細線（２１）の先
端のボール（２２）と、半導体基板（１）上の電極
（２）の接合面積を大きくとるために以下のような構造
をとっていた。半導体基板（１）上に選択的にポリシリ
コン（多結晶シリコン）（１１）などを設け、その上部
に複数個のコンタクト窓をもった層間絶縁膜（３）を形
成し、その上部に選択的に金属電極（２）、表面絶縁膜
（５）を形成した。
【０００５】
【発明が解決しようとする課題】従来の多層配線の半導
体装置のパッド部の構造では、図６（ａ）に示すような
ＴＡＢ（Tape Automated Bondingの略）、即ち半導体基
板（１）に金属電極（２）（４）及び表面絶縁膜
（５）、その上にバンプ（７）を成長させた半導体装置
に、ポリイミド基板（ＴＡＢテープ）（１５）上のイン
ナーリード（１６）をボンディングする時、また図６
（ｂ）に示すように、半導体基板（１）に金属電極
（２）、（４）及び表面絶縁膜（５）、その上にバンプ
（７）を成長させた半導体装置を、ガラス基板（１７）
上に形成された電極（１８）にフェースダウンボンディ
ングなどを行う際、接触面積の低下が起り、ボンディン
グ圧力による応力の集中などによって接合不具合が起る
という問題があった。また、その対策として、図４に示
すように１層目金属配線（２）と２層目金属配線（４）
のコンタクトを電極部外で取るという方法があったが、
その場合半導体装置が大きくなるという問題があった。
体装置のパッド部の構造では、図６（ａ）に示すような
ＴＡＢ（Tape Automated Bondingの略）、即ち半導体基
板（１）に金属電極（２）（４）及び表面絶縁膜
（５）、その上にバンプ（７）を成長させた半導体装置
に、ポリイミド基板（ＴＡＢテープ）（１５）上のイン
ナーリード（１６）をボンディングする時、また図６
（ｂ）に示すように、半導体基板（１）に金属電極
（２）、（４）及び表面絶縁膜（５）、その上にバンプ
（７）を成長させた半導体装置を、ガラス基板（１７）
上に形成された電極（１８）にフェースダウンボンディ
ングなどを行う際、接触面積の低下が起り、ボンディン
グ圧力による応力の集中などによって接合不具合が起る
という問題があった。また、その対策として、図４に示
すように１層目金属配線（２）と２層目金属配線（４）
のコンタクトを電極部外で取るという方法があったが、
その場合半導体装置が大きくなるという問題があった。
【０００６】また、公知例１のような対策をとった場
合、１層目の配線として多結晶シリコン層（１１）など
を形成するとＡｌなどの金属配線に対して配線抵抗が増
すという不具合が生じた。そして、層間絶縁膜（３）、
および表面絶縁膜（５）の位置合せがずれることによっ
て、バンプ（７）の上面の平坦性が損なわれることが起
った。公知例２のような構造のワイヤーボンディング用
のパッド構造も考えられたが、パッド上にバンプがない
状態で前述のようなパッド構造をとるため、パッドの層
間膜（３）やその下部の半導体装置にボンディング時に
過大なストレスを与え、前述の層間膜（３）やその下部
の半導体装置（１）を破壊するようなことがあった。
合、１層目の配線として多結晶シリコン層（１１）など
を形成するとＡｌなどの金属配線に対して配線抵抗が増
すという不具合が生じた。そして、層間絶縁膜（３）、
および表面絶縁膜（５）の位置合せがずれることによっ
て、バンプ（７）の上面の平坦性が損なわれることが起
った。公知例２のような構造のワイヤーボンディング用
のパッド構造も考えられたが、パッド上にバンプがない
状態で前述のようなパッド構造をとるため、パッドの層
間膜（３）やその下部の半導体装置にボンディング時に
過大なストレスを与え、前述の層間膜（３）やその下部
の半導体装置（１）を破壊するようなことがあった。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に形成された多層の金属配線による電極と、その配線間
の層間絶縁膜と、前記金属配線上に開口を有する表面絶
縁膜と、電極上に金属突起を有する前記層間絶縁膜の多
層配線電極部に金属突起高さ寸法に対して十分に小さい
開口を備えたことを特徴とする半導体装置のパッド構造
である。また、層間絶縁膜の多層配線電極部に金属突起
高さ寸法に対して十分に小さい開口が、金属突起の高さ
寸法の１／２〜１／４以下の寸法の開口であることを特
徴とする半導体装置のパッド構造である。また、電極サ
イズに対して十分に小さい層間絶縁膜の開口を複数個配
列していることを特徴とする半導体装置のパッド構造で
ある。また、半導体基板上に形成された多層の金属配線
による電極と、その上部に形成される金属突起の高さ寸
法の１／２〜１／４以下の寸法の開口を設けた表面絶縁
膜を、前記多層の金属配線による電極部に備え、その上
部に金属突起を備えたことを特徴とする半導体装置のパ
ッド構造である。
に形成された多層の金属配線による電極と、その配線間
の層間絶縁膜と、前記金属配線上に開口を有する表面絶
縁膜と、電極上に金属突起を有する前記層間絶縁膜の多
層配線電極部に金属突起高さ寸法に対して十分に小さい
開口を備えたことを特徴とする半導体装置のパッド構造
である。また、層間絶縁膜の多層配線電極部に金属突起
高さ寸法に対して十分に小さい開口が、金属突起の高さ
寸法の１／２〜１／４以下の寸法の開口であることを特
徴とする半導体装置のパッド構造である。また、電極サ
イズに対して十分に小さい層間絶縁膜の開口を複数個配
列していることを特徴とする半導体装置のパッド構造で
ある。また、半導体基板上に形成された多層の金属配線
による電極と、その上部に形成される金属突起の高さ寸
法の１／２〜１／４以下の寸法の開口を設けた表面絶縁
膜を、前記多層の金属配線による電極部に備え、その上
部に金属突起を備えたことを特徴とする半導体装置のパ
ッド構造である。
【０００８】
【作用】本発明においては、半導体装置のパッド構造が
金属配線間の層間絶縁膜（半導体装置の表面絶縁膜を含
む）にバンプ高さ寸法及びパッド寸法に対して十分に小
さい開口（スルーホール又はビアホール）を設けたこと
によって、好ましくは、層間絶縁膜の多層配線電極部に
金属突起高さ寸法に対して十分に小さい開口が、金属突
起の高さ寸法の１／２〜１／４以下の寸法の開口である
ことによって、バンプの表面の凹凸を小さくできるもの
であり、また、バンプ表面が平坦化されることによっ
て、ＴＡＢやＣＯＧなどの実装を行う際に、ボンディン
グ応力を軽減し、コンタト不良、半導体装置やガラス基
板などの破壊をなくすることができるものである。
金属配線間の層間絶縁膜（半導体装置の表面絶縁膜を含
む）にバンプ高さ寸法及びパッド寸法に対して十分に小
さい開口（スルーホール又はビアホール）を設けたこと
によって、好ましくは、層間絶縁膜の多層配線電極部に
金属突起高さ寸法に対して十分に小さい開口が、金属突
起の高さ寸法の１／２〜１／４以下の寸法の開口である
ことによって、バンプの表面の凹凸を小さくできるもの
であり、また、バンプ表面が平坦化されることによっ
て、ＴＡＢやＣＯＧなどの実装を行う際に、ボンディン
グ応力を軽減し、コンタト不良、半導体装置やガラス基
板などの破壊をなくすることができるものである。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１（ａ）は、本発明の多層（２層）配線
半導体装置のパッド部の断面図である。図１（ｂ）は、
その平面図である。半導体基板（１）上に選択的に１層
目の金属電極（配線）（２）を設ける。その上に層間絶
縁膜（３）を形成する。その層間絶縁膜（３）にフォト
レジストのパターンによってバンプ高さの１／２〜１／
４以下の寸法の層間絶縁膜開口（８）を設ける。さらに
その上に２層目の金属電極（４）を選択的に形成する。
また、その上部に開口（９）を有した表面絶縁膜（５）
を形成する。
説明する。 ［実施例１］図１（ａ）は、本発明の多層（２層）配線
半導体装置のパッド部の断面図である。図１（ｂ）は、
その平面図である。半導体基板（１）上に選択的に１層
目の金属電極（配線）（２）を設ける。その上に層間絶
縁膜（３）を形成する。その層間絶縁膜（３）にフォト
レジストのパターンによってバンプ高さの１／２〜１／
４以下の寸法の層間絶縁膜開口（８）を設ける。さらに
その上に２層目の金属電極（４）を選択的に形成する。
また、その上部に開口（９）を有した表面絶縁膜（５）
を形成する。
【００１０】その後、半導体装置の表面全面にバリアメ
タル（６）を形成し、そのバリアメタルの上にフォトレ
ジスト等により、バンプ用のパターンを形成し、前記金
属電極（４）の上部に電解めっき等により、バンプ
（７）を通常１０〜３０μｍ程度の高さで形成する。層
間絶縁膜（３）の開口（８）のサイズをバンプ高さの１
／２〜１／４以下、すなわち５〜１０μｍ□程度にした
ことによってバンプが電解めっき法によって成長してい
く過程において、電解集中などの効果により、凹みが埋
り、バンプの上面は、表面絶縁膜（５）の段差を残して
ほぼ平坦に仕上る。
タル（６）を形成し、そのバリアメタルの上にフォトレ
ジスト等により、バンプ用のパターンを形成し、前記金
属電極（４）の上部に電解めっき等により、バンプ
（７）を通常１０〜３０μｍ程度の高さで形成する。層
間絶縁膜（３）の開口（８）のサイズをバンプ高さの１
／２〜１／４以下、すなわち５〜１０μｍ□程度にした
ことによってバンプが電解めっき法によって成長してい
く過程において、電解集中などの効果により、凹みが埋
り、バンプの上面は、表面絶縁膜（５）の段差を残して
ほぼ平坦に仕上る。
【００１１】［実施例２］次に第二の実施例を図２を用
いて説明する。第一の実施例と同様な方法にて、２層目
の金属電極（４）までを形成して、その上部にバンプ高
さ寸法（１０〜３０μｍ程度）の１／２〜１／４以下
（すなわち５〜１０μｍ□程度）の開口（９）を設けた
表面絶縁膜（５）を形成する。その上部に電解メッキ法
によってバンプ（７）を形成する。バンプ（７）は、成
長過程において電解集中などによって表面絶縁膜（５）
に生じていた凹みは埋まり、上面はほぼ平坦に仕上る。
同様に、金属配線が３層，４層の場合でも同様の手法で
本発明を適用することによって、半導体装置の表面積を
拡大することなくバンプの上面を平坦化できる。
いて説明する。第一の実施例と同様な方法にて、２層目
の金属電極（４）までを形成して、その上部にバンプ高
さ寸法（１０〜３０μｍ程度）の１／２〜１／４以下
（すなわち５〜１０μｍ□程度）の開口（９）を設けた
表面絶縁膜（５）を形成する。その上部に電解メッキ法
によってバンプ（７）を形成する。バンプ（７）は、成
長過程において電解集中などによって表面絶縁膜（５）
に生じていた凹みは埋まり、上面はほぼ平坦に仕上る。
同様に、金属配線が３層，４層の場合でも同様の手法で
本発明を適用することによって、半導体装置の表面積を
拡大することなくバンプの上面を平坦化できる。
【００１２】
【発明の効果】以上説明したように本発明は、半導体装
置の多層の配線間の絶縁膜にバンプ高さに対して十分に
小さいサイズの開口部を設けたことによって、バンプの
表面の凹凸を小さくできるという効果を有する。また、
バンプ表面が平坦化されることによって、ＴＡＢやＣＯ
Ｇなどの実装を行う際に、ボンディング応力を軽減し、
実装プロセスに起因するコンタト不良、半導体装置やガ
ラス基板などの破壊をなくすことができるという効果を
有する。
置の多層の配線間の絶縁膜にバンプ高さに対して十分に
小さいサイズの開口部を設けたことによって、バンプの
表面の凹凸を小さくできるという効果を有する。また、
バンプ表面が平坦化されることによって、ＴＡＢやＣＯ
Ｇなどの実装を行う際に、ボンディング応力を軽減し、
実装プロセスに起因するコンタト不良、半導体装置やガ
ラス基板などの破壊をなくすことができるという効果を
有する。
【図１】（ａ） 本発明の第１実施例の縦断面図 （ｂ） 本発明の第１実施例の平面図
【図２】（ａ） 本発明の第２の実施例の縦断面図 （ｂ） 本発明の第２の実施例の平面図
【図３】従来例１の縦断面図
【図４】従来例２の縦断面図
【図５】公知例１の縦断面図
【図６】（ａ） 従来例のＴＡＢ縦断面図 （ｂ） 従来例のＣＯＧ縦断面図
【図７】公知例２の縦断面図
１ 半導体装置 ２ １層目金属電極（配線） ３ 層間絶縁膜 ４ ２層目金属電極（配線） ５ 表面絶縁膜 ６ バリアメタル ７ バンプ（金属突起） ８ 層間絶縁膜開口 ９ 表面絶縁膜 １１ 多結晶シリコン １２ 開口部 １５ ポリイミド基板（ＴＡＢテープ） １６ インナーリード １７ ガラス基板 １８ 電極 ２１ ワイヤー（金属細線） ２２ ボール
Claims (4)
- 【請求項１】 半導体基板上に形成された多層の金属配
線による電極と、その配線間の層間絶縁膜と、前記金属
配線上に開口を有する表面絶縁膜と、電極上に金属突起
を有する前記層間絶縁膜の多層配線電極部に金属突起高
さ寸法に対して十分に小さい開口を備えたことを特徴と
する半導体装置のパッド構造。 - 【請求項２】 層間絶縁膜の多層配線電極部に金属突起
高さ寸法に対して十分に小さい開口が、金属突起の高さ
寸法の１／２〜１／４以下の寸法の開口であることを特
徴とする請求項１に記載の半導体装置のパッド構造。 - 【請求項３】 電極サイズに対して十分に小さい層間絶
縁膜の開口を複数個配列していることを特徴とする請求
項１または２のいずれかにに記載の半導体装置のパッド
構造。 - 【請求項４】 半導体基板上に形成された多層の金属配
線による電極と、その上部に形成される金属突起の高さ
寸法の１／２〜１／４以下の寸法の開口を設けた表面絶
縁膜を、前記多層の金属配線による電極部に備え、その
上部に金属突起を備えたことを特徴とする請求項１，２
または３のいずれかに記載の半導体装置のパッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339590A JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339590A JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161722A true JPH07161722A (ja) | 1995-06-23 |
| JP2697592B2 JP2697592B2 (ja) | 1998-01-14 |
Family
ID=18328921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5339590A Expired - Lifetime JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697592B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300139A (ja) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2009200281A (ja) * | 2008-02-22 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2010263219A (ja) * | 2009-05-08 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | バンプパッド構造及びその製造方法 |
| US20110316153A1 (en) * | 2009-03-04 | 2011-12-29 | Panasonic Corporation | Semiconductor device and package including the semiconductor device |
| JP2014116569A (ja) * | 2012-12-10 | 2014-06-26 | ▲き▼邦科技股▲分▼有限公司 | 半導体、およびその製造方法 |
| JP2015095482A (ja) * | 2013-11-08 | 2015-05-18 | アイメックＩｍｅｃ | 半導体部品上へのマイクロバンプの作製方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
| JPH02129926A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | ボンディングパッド形成体 |
| JPH02244722A (ja) * | 1989-03-17 | 1990-09-28 | Casio Comput Co Ltd | 半導体素子のバンプ電極形成方法 |
| JPH05109813A (ja) * | 1991-10-19 | 1993-04-30 | Nec Corp | 半導体装置 |
-
1993
- 1993-12-03 JP JP5339590A patent/JP2697592B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
| JPH02129926A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | ボンディングパッド形成体 |
| JPH02244722A (ja) * | 1989-03-17 | 1990-09-28 | Casio Comput Co Ltd | 半導体素子のバンプ電極形成方法 |
| JPH05109813A (ja) * | 1991-10-19 | 1993-04-30 | Nec Corp | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007300139A (ja) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009200281A (ja) * | 2008-02-22 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US7915731B2 (en) | 2008-02-22 | 2011-03-29 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20110316153A1 (en) * | 2009-03-04 | 2011-12-29 | Panasonic Corporation | Semiconductor device and package including the semiconductor device |
| US8508051B2 (en) * | 2009-03-04 | 2013-08-13 | Panasonic Corporation | Protection film having a plurality of openings above an electrode pad |
| JP2010263219A (ja) * | 2009-05-08 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | バンプパッド構造及びその製造方法 |
| JP2014116569A (ja) * | 2012-12-10 | 2014-06-26 | ▲き▼邦科技股▲分▼有限公司 | 半導体、およびその製造方法 |
| US8877629B2 (en) | 2012-12-10 | 2014-11-04 | Chipbond Technology Corporation | Semiconductor manufacturing process and structure thereof |
| JP2015095482A (ja) * | 2013-11-08 | 2015-05-18 | アイメックＩｍｅｃ | 半導体部品上へのマイクロバンプの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697592B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4136053B2 (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| JP2540652B2 (ja) | 半導体装置 | |
| JPH0546973B2 (ja) | ||
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| JP2002319587A (ja) | 半導体装置 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP2697592B2 (ja) | 半導体装置のパッド構造 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JP3442738B2 (ja) | 半導体装置 | |
| JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JP2822996B2 (ja) | 半導体装置 | |
| KR100482364B1 (ko) | 반도체소자의다층패드및그제조방법 | |
| JP2001007113A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS6151863A (ja) | 半導体装置 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH06302605A (ja) | 半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPS5929430A (ja) | 半導体装置 |