JPH07161764A - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JPH07161764A JPH07161764A JP5304184A JP30418493A JPH07161764A JP H07161764 A JPH07161764 A JP H07161764A JP 5304184 A JP5304184 A JP 5304184A JP 30418493 A JP30418493 A JP 30418493A JP H07161764 A JPH07161764 A JP H07161764A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- manufacturing
- resin composition
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】簡単な工程により樹脂封止が可能で容易に薄型
化が可能な樹脂パッケージングを有し、配線基板上に実
装する際の樹脂封止工程が不要になる樹脂封止型半導体
装置およびその製造方法を提供する。 【構成】それぞれ集積回路素子が形成された複数のチッ
プ領域を有し、各チップ領域の素子形成面の電極パッド
１２上にバンプ電極１３が形成された半導体ウェハ１１
と、この半導体ウェハのバンプ電極の先端部が突出する
厚さを有し、ウェハの素子形成面の全面を封止するよう
に設けられた樹脂封止部材１４とを具備することを特徴
とする。
化が可能な樹脂パッケージングを有し、配線基板上に実
装する際の樹脂封止工程が不要になる樹脂封止型半導体
装置およびその製造方法を提供する。 【構成】それぞれ集積回路素子が形成された複数のチッ
プ領域を有し、各チップ領域の素子形成面の電極パッド
１２上にバンプ電極１３が形成された半導体ウェハ１１
と、この半導体ウェハのバンプ電極の先端部が突出する
厚さを有し、ウェハの素子形成面の全面を封止するよう
に設けられた樹脂封止部材１４とを具備することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
およびその製造方法に係り、特に樹脂封止型の半導体ウ
ェハ、半導体チップおよびその製造方法に関する。
およびその製造方法に係り、特に樹脂封止型の半導体ウ
ェハ、半導体チップおよびその製造方法に関する。
【０００２】
【従来の技術】図３は、従来の樹脂封止型半導体装置の
構造の一例を示している。この半導体装置４０を製造す
るには、まず、ウェハプロセスにより半導体ウェハの各
チップ領域に集積回路を形成した後、ダイシングにより
個々の半導体チップに分離する。そして、半導体装置の
アセンブリに際して、ダイパッド４１上にダイボンディ
ング剤４２を介して半導体チップ４３を搭載して固定し
た後、チップ４３上の電極パッド（図示せず）と例えば
リードフレームのインナーリード部４４とにワイヤーボ
ンディングを行うことにより、ボンディングワイヤー４
５を介してチップ４３とインナーリード部４４とを電気
的に接続する。
構造の一例を示している。この半導体装置４０を製造す
るには、まず、ウェハプロセスにより半導体ウェハの各
チップ領域に集積回路を形成した後、ダイシングにより
個々の半導体チップに分離する。そして、半導体装置の
アセンブリに際して、ダイパッド４１上にダイボンディ
ング剤４２を介して半導体チップ４３を搭載して固定し
た後、チップ４３上の電極パッド（図示せず）と例えば
リードフレームのインナーリード部４４とにワイヤーボ
ンディングを行うことにより、ボンディングワイヤー４
５を介してチップ４３とインナーリード部４４とを電気
的に接続する。
【０００３】この後、上記ダイパッド４１、ダイボンデ
ィング剤４２、チップ４３、インナーリード部４４およ
びボンディングワイヤー４５をトランスファモールド法
により樹脂４６で封止してパッケージを形成し、リード
フレームの不要部分のカッティング、アウターリード部
４７のメッキ、フォーミングなどを行う。
ィング剤４２、チップ４３、インナーリード部４４およ
びボンディングワイヤー４５をトランスファモールド法
により樹脂４６で封止してパッケージを形成し、リード
フレームの不要部分のカッティング、アウターリード部
４７のメッキ、フォーミングなどを行う。
【０００４】しかし、上記したような従来の樹脂封止型
半導体装置は、封止の対象となる部材が多く、トランス
ファモールド法による樹脂封止ではパッケージの厚さを
薄くすることが困難である。
半導体装置は、封止の対象となる部材が多く、トランス
ファモールド法による樹脂封止ではパッケージの厚さを
薄くすることが困難である。
【０００５】また、前記したような従来の樹脂封止型半
導体装置の製造方法は、ウェハプロセ後に、スダイシン
グ、ダイボンディング、ワイヤーボンディング、樹脂モ
ールド、リードフレームのカッティング、アウターリー
ド部のメッキおよびフォーミングなど、多数の工程を必
要としている。
導体装置の製造方法は、ウェハプロセ後に、スダイシン
グ、ダイボンディング、ワイヤーボンディング、樹脂モ
ールド、リードフレームのカッティング、アウターリー
ド部のメッキおよびフォーミングなど、多数の工程を必
要としている。
【０００６】このため、製造時間が長くなり、各工程で
使用する部材や製造装置も多くなり、製造コストが高く
なる。また、上記多数の工程に起因してチップの汚染や
破損などを引き起こすおそれが強い。
使用する部材や製造装置も多くなり、製造コストが高く
なる。また、上記多数の工程に起因してチップの汚染や
破損などを引き起こすおそれが強い。
【０００７】一方、上記したような問題を解決するため
に、素子形成面の電極パッド上にバンプ電極が形成され
た半導体チップ（フリップチップと称される）のバンプ
電極を印刷配線基板上に加圧接合する際、印刷配線基板
上に樹脂をポッティングしておいてその上に素子形成面
を載置して加圧する、あるいは、素子形成面と印刷配線
基板面との間隙部に樹脂を注入することにより、フリッ
プチップをその素子形成面およびバンプ電極が樹脂封止
された状態で配線基板上に実装するパッケージング方法
が開発されている。しかし、このようなパッケージング
方法は、配線基板上に実装する際の樹脂封止工程が複雑
化する。
に、素子形成面の電極パッド上にバンプ電極が形成され
た半導体チップ（フリップチップと称される）のバンプ
電極を印刷配線基板上に加圧接合する際、印刷配線基板
上に樹脂をポッティングしておいてその上に素子形成面
を載置して加圧する、あるいは、素子形成面と印刷配線
基板面との間隙部に樹脂を注入することにより、フリッ
プチップをその素子形成面およびバンプ電極が樹脂封止
された状態で配線基板上に実装するパッケージング方法
が開発されている。しかし、このようなパッケージング
方法は、配線基板上に実装する際の樹脂封止工程が複雑
化する。
【０００８】
【発明が解決しようとする課題】上記したように従来の
半導体装置は、樹脂封止の対象となる部材が多いのでパ
ッケージの厚さを薄くすることが困難であり、その製造
に際して多数の工程を必要とするので、製造コストが高
くなると共にチップの汚染や破損などを引き起こすおそ
れが強いという問題、あるいは、配線基板上に実装する
際の樹脂封止工程が複雑化するという問題があった。
半導体装置は、樹脂封止の対象となる部材が多いのでパ
ッケージの厚さを薄くすることが困難であり、その製造
に際して多数の工程を必要とするので、製造コストが高
くなると共にチップの汚染や破損などを引き起こすおそ
れが強いという問題、あるいは、配線基板上に実装する
際の樹脂封止工程が複雑化するという問題があった。
【０００９】本発明は上記の問題点を解決すべくなされ
たもので、従来例よりも一層簡単な工程により樹脂封止
が可能で容易に薄型化が可能な樹脂パッケージングを有
し、配線基板上に実装する際の樹脂封止工程が不要にな
る半導体装置およびその製造方法を提供することを目的
とする。
たもので、従来例よりも一層簡単な工程により樹脂封止
が可能で容易に薄型化が可能な樹脂パッケージングを有
し、配線基板上に実装する際の樹脂封止工程が不要にな
る半導体装置およびその製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
集積回路素子が形成された領域を有し、この領域の素子
形成面の電極パッド上にバンプ電極が形成された半導体
ウェハと、この半導体ウェハのバンプ電極の先端部が突
出する厚さを有し、上記ウェハの素子形成面の全面を封
止するように設けられた樹脂封止部材とを具備すること
を特徴とする。
集積回路素子が形成された領域を有し、この領域の素子
形成面の電極パッド上にバンプ電極が形成された半導体
ウェハと、この半導体ウェハのバンプ電極の先端部が突
出する厚さを有し、上記ウェハの素子形成面の全面を封
止するように設けられた樹脂封止部材とを具備すること
を特徴とする。
【００１１】また、本発明の半導体装置の製造方法は、
それぞれ集積回路素子が形成された複数のチップ領域を
有し、各チップ領域の素子形成面の電極パッド上にバン
プ電極が形成された半導体ウェハを製造する工程と、こ
の半導体ウェハの素子形成面の全面を封止するように設
けられた熱硬化性あるいは光硬化性を有する樹脂組成物
からなり、前記バンプ電極の先端部が突出する厚さを有
する封止部材を形成する工程と、この後、上記半導体ウ
ェハを個々の半導体チップに分離するダイシング工程と
を具備することを特徴とする。
それぞれ集積回路素子が形成された複数のチップ領域を
有し、各チップ領域の素子形成面の電極パッド上にバン
プ電極が形成された半導体ウェハを製造する工程と、こ
の半導体ウェハの素子形成面の全面を封止するように設
けられた熱硬化性あるいは光硬化性を有する樹脂組成物
からなり、前記バンプ電極の先端部が突出する厚さを有
する封止部材を形成する工程と、この後、上記半導体ウ
ェハを個々の半導体チップに分離するダイシング工程と
を具備することを特徴とする。
【００１２】
【作用】ウェハ段階で素子形成面の樹脂封止を行ってい
るので、従来例よりも一層簡単な工程により樹脂封止が
可能で容易に薄型化が可能な樹脂パッケージングを有す
る半導体装置およびその製造方法を実現できる。これに
より、配線基板上に実装する際の樹脂封止工程が不要に
なり、実装工程を簡略化できる。
るので、従来例よりも一層簡単な工程により樹脂封止が
可能で容易に薄型化が可能な樹脂パッケージングを有す
る半導体装置およびその製造方法を実現できる。これに
より、配線基板上に実装する際の樹脂封止工程が不要に
なり、実装工程を簡略化できる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１（ａ）乃至（ｄ）は、本発明の半導体
装置の一実施例に係る樹脂封止型半導体ウェハの製造方
法の第１実施例に係る製造工程を示している。
に説明する。図１（ａ）乃至（ｄ）は、本発明の半導体
装置の一実施例に係る樹脂封止型半導体ウェハの製造方
法の第１実施例に係る製造工程を示している。
【００１４】まず、図１（ａ）に示すように、それぞれ
集積回路素子が形成された複数のチップ領域を有する半
導体ウェハ１１の各チップ領域の素子形成面の電極パッ
ド群１２上に高さが約３０μｍのバンプ電極１３…を形
成する。
集積回路素子が形成された複数のチップ領域を有する半
導体ウェハ１１の各チップ領域の素子形成面の電極パッ
ド群１２上に高さが約３０μｍのバンプ電極１３…を形
成する。
【００１５】次に、図１（ｂ）乃至（ｄ）に示す工程に
より、半導体ウェハ１１の素子形成面の全面を封止する
ように、樹脂組成物１４ａが硬化されてなる封止部材１
４を前記バンプ電極１３の先端部が突出する厚さを持つ
ように形成することにより、厚さが約３３０μｍの樹脂
封止型半導体ウェハ１０を得る。
より、半導体ウェハ１１の素子形成面の全面を封止する
ように、樹脂組成物１４ａが硬化されてなる封止部材１
４を前記バンプ電極１３の先端部が突出する厚さを持つ
ように形成することにより、厚さが約３３０μｍの樹脂
封止型半導体ウェハ１０を得る。
【００１６】この場合、まず、図１（ｂ）に示すよう
に、前記バンプ電極１３の表面に前記樹脂組成物１４ａ
の硬化温度よりも沸点が高い例えばシリコーンオイル
（ジメチルシリコーンオイル）のコーティング層１５を
形成する。
に、前記バンプ電極１３の表面に前記樹脂組成物１４ａ
の硬化温度よりも沸点が高い例えばシリコーンオイル
（ジメチルシリコーンオイル）のコーティング層１５を
形成する。
【００１７】この後、図１（ｃ）に示すように、前記半
導体ウェハ１１の素子形成面の全面に、熱硬化性あるい
は光硬化性を有する樹脂組成物１４ａを前記バンプ電極
１３の先端部が例えば１０μｍ突出する厚さ（本例では
２０μｍ）となるように形成する。この場合、樹脂組成
物１４ａの一例として、溶融シリカを９０重量％含有
し、硬化後の熱膨脹係数が０．６×１０-5／℃、エチレ
ングリコールジメチルエーテルを３０重量％含有するエ
ポキシ系樹脂を用い、スピンコート法により塗布し、１
２０℃で３０分硬化させ、さらに１５０℃で３０分硬化
させ、さらに１７５℃で４時間硬化させる。
導体ウェハ１１の素子形成面の全面に、熱硬化性あるい
は光硬化性を有する樹脂組成物１４ａを前記バンプ電極
１３の先端部が例えば１０μｍ突出する厚さ（本例では
２０μｍ）となるように形成する。この場合、樹脂組成
物１４ａの一例として、溶融シリカを９０重量％含有
し、硬化後の熱膨脹係数が０．６×１０-5／℃、エチレ
ングリコールジメチルエーテルを３０重量％含有するエ
ポキシ系樹脂を用い、スピンコート法により塗布し、１
２０℃で３０分硬化させ、さらに１５０℃で３０分硬化
させ、さらに１７５℃で４時間硬化させる。
【００１８】この後、図１（ｄ）に示すように、樹脂組
成物１４ａが硬化されてなる封止部材１４から突出して
いるバンプ電極１３の表面のコーティング層１５を溶媒
（例えばｎ−ヘキサン）を用いて除去する。
成物１４ａが硬化されてなる封止部材１４から突出して
いるバンプ電極１３の表面のコーティング層１５を溶媒
（例えばｎ−ヘキサン）を用いて除去する。
【００１９】上記したように製造された樹脂封止型半導
体ウェハ１０は、集積回路素子が形成された領域を有
し、この領域の素子形成面の電極パッド群１２上にバン
プ電極１３…が形成された半導体ウェハ１１と、この半
導体ウェハ１１のバンプ電極１３の先端部が突出する厚
さを有し、上記ウェハ１１の素子形成面の全面を封止す
るように設けられた封止部材１４とを具備している。
体ウェハ１０は、集積回路素子が形成された領域を有
し、この領域の素子形成面の電極パッド群１２上にバン
プ電極１３…が形成された半導体ウェハ１１と、この半
導体ウェハ１１のバンプ電極１３の先端部が突出する厚
さを有し、上記ウェハ１１の素子形成面の全面を封止す
るように設けられた封止部材１４とを具備している。
【００２０】図２（ａ）および（ｂ）は、図１（ｄ）に
示した樹脂封止型半導体ウェハ１０から各チップ領域を
個々の樹脂封止型半導体チップに分離し、配線基板上に
実装する工程を示している。
示した樹脂封止型半導体ウェハ１０から各チップ領域を
個々の樹脂封止型半導体チップに分離し、配線基板上に
実装する工程を示している。
【００２１】即ち、まず、図２（ａ）に示すダイシング
工程において、図１（ｄ）に示した半導体ウェハ１０の
ダイシングラインに沿って切断し、個々のチップに分離
することにより、厚さが約３３０μｍの樹脂封止型半導
体チップ２０を得る。
工程において、図１（ｄ）に示した半導体ウェハ１０の
ダイシングラインに沿って切断し、個々のチップに分離
することにより、厚さが約３３０μｍの樹脂封止型半導
体チップ２０を得る。
【００２２】そして、図２（ｂ）に示す実装工程におい
て、上記半導体チップ２０の樹脂封止面を印刷配線基板
３１上に載置して加圧することにより、バンプ電極１３
を印刷配線基板３１の配線部３２上に接合することがで
きる。
て、上記半導体チップ２０の樹脂封止面を印刷配線基板
３１上に載置して加圧することにより、バンプ電極１３
を印刷配線基板３１の配線部３２上に接合することがで
きる。
【００２３】上記実施例によれば、ウェハ段階で素子形
成面の樹脂封止を行っているので、従来例よりも一層簡
単な工程により樹脂封止が可能である。これにより、半
導体装置１０、２０の生産性が大幅に向上し、半導体装
置１０、２０の製造コストを大幅に低減でき、チップの
汚染や破損などを引き起こすおそれが少なくなり、製品
の歩留りが向上する。また、配線基板上に実装する際の
樹脂封止工程が不要になり、実装工程を簡略化でき、実
装コストを低減できる。
成面の樹脂封止を行っているので、従来例よりも一層簡
単な工程により樹脂封止が可能である。これにより、半
導体装置１０、２０の生産性が大幅に向上し、半導体装
置１０、２０の製造コストを大幅に低減でき、チップの
汚染や破損などを引き起こすおそれが少なくなり、製品
の歩留りが向上する。また、配線基板上に実装する際の
樹脂封止工程が不要になり、実装工程を簡略化でき、実
装コストを低減できる。
【００２４】しかも、樹脂封止の対象となる部材はウェ
ハ１１のみであり、パッケージを容易に薄型化すること
が可能である。次に、本発明の樹脂封止型半導体装置の
製造方法の第２実施例を説明する。
ハ１１のみであり、パッケージを容易に薄型化すること
が可能である。次に、本発明の樹脂封止型半導体装置の
製造方法の第２実施例を説明する。
【００２５】この第２実施例では、第１実施例において
封止部材１４を形成する際に、まず、前記ウェハ１１の
バンプ電極１３の表面に前記樹脂組成物１３の硬化温度
よりも沸点が低いコーティング層を形成するように変更
する。
封止部材１４を形成する際に、まず、前記ウェハ１１の
バンプ電極１３の表面に前記樹脂組成物１３の硬化温度
よりも沸点が低いコーティング層を形成するように変更
する。
【００２６】このコーティング層を形成する具体的な方
法としては、例えばステアリン酸を溶媒に溶かしたもの
をウェハ１１のバンプ電極１３以外の部分をマスクした
状態で塗布する、あるいは、上記ステアリン酸を溶媒に
溶かしたものに前記ウェハ１１のバンプ電極１３を浸漬
するなどの方法がある。
法としては、例えばステアリン酸を溶媒に溶かしたもの
をウェハ１１のバンプ電極１３以外の部分をマスクした
状態で塗布する、あるいは、上記ステアリン酸を溶媒に
溶かしたものに前記ウェハ１１のバンプ電極１３を浸漬
するなどの方法がある。
【００２７】この後、第１実施例と同様に、半導体ウェ
ハ１１の素子形成面の全面に熱硬化性あるいは光硬化性
を有する樹脂組成物を前記バンプ電極１３の先端部が突
出する厚さとなるように塗布して硬化させるが、この
際、前記樹脂組成物から突出しているバンプ電極１３の
表面のコーティング層は、樹脂組成物の硬化時の温度に
より溶けて除去されるので、樹脂組成物の硬化後に溶媒
を用いて除去する必要がなくなる。
ハ１１の素子形成面の全面に熱硬化性あるいは光硬化性
を有する樹脂組成物を前記バンプ電極１３の先端部が突
出する厚さとなるように塗布して硬化させるが、この
際、前記樹脂組成物から突出しているバンプ電極１３の
表面のコーティング層は、樹脂組成物の硬化時の温度に
より溶けて除去されるので、樹脂組成物の硬化後に溶媒
を用いて除去する必要がなくなる。
【００２８】
【発明の効果】上述したように本発明の樹脂封止型半導
体装置およびその製造方法によれば、従来例よりも一層
簡単な工程により樹脂封止が可能になり、配線基板上に
実装する際の樹脂封止工程が不要になり、実装工程を簡
略化できる。
体装置およびその製造方法によれば、従来例よりも一層
簡単な工程により樹脂封止が可能になり、配線基板上に
実装する際の樹脂封止工程が不要になり、実装工程を簡
略化できる。
【００２９】従って、半導体装置の生産性が大幅に向上
し、その製造コストや実装コストを大幅に低減でき、チ
ップの汚染や破損などを引き起こすおそれが少なくな
り、製品の歩留りが向上する。しかも、樹脂封止の対象
となる部材はウェハのみであり、パッケージを容易に薄
型化することができる。
し、その製造コストや実装コストを大幅に低減でき、チ
ップの汚染や破損などを引き起こすおそれが少なくな
り、製品の歩留りが向上する。しかも、樹脂封止の対象
となる部材はウェハのみであり、パッケージを容易に薄
型化することができる。
【図１】本発明の半導体装置の一例に係る樹脂封止型半
導体ウェハの製造方法の第１実施例に係る製造工程を示
すウェハ断面図。
導体ウェハの製造方法の第１実施例に係る製造工程を示
すウェハ断面図。
【図２】図１の半導体ウェハをダイシングして樹脂封止
型半導体チップに分離して配線基板に実装する工程を示
す断面図。
型半導体チップに分離して配線基板に実装する工程を示
す断面図。
【図３】従来の樹脂封止型半導体装置の一例を示す断面
図。
図。
１０…樹脂封止型半導体ウェハ、１１…半導体ウェハ、
１２…電極パッド群、１３…バンプ電極、１４…封止部
材、１４ａ…樹脂組成物、１５…コーティング層、２０
…樹脂封止型半導体チップ、３１…配線基板、３２…配
線部。
１２…電極パッド群、１３…バンプ電極、１４…封止部
材、１４ａ…樹脂組成物、１５…コーティング層、２０
…樹脂封止型半導体チップ、３１…配線基板、３２…配
線部。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (5)
- 【請求項１】 それぞれ集積回路素子が形成された複数
のチップ領域を有し、各チップ領域の素子形成面の電極
パッド上にバンプ電極が形成された半導体ウェハと、 この半導体ウェハのバンプ電極の先端部が突出する厚さ
を有し、上記ウェハの素子形成面の全面を封止するよう
に設けられた樹脂封止部材とを具備することを特徴とす
る樹脂封止型半導体装置。 - 【請求項２】 集積回路素子が形成された素子形成面の
電極パッド上にバンプ電極が形成された半導体チップ
と、 この半導体チップのバンプ電極の先端部が突出する厚さ
を有し、上記ウェハの素子形成面の全面を封止するよう
に設けられた樹脂封止部材とを具備することを特徴とす
る樹脂封止型半導体装置。 - 【請求項３】 それぞれ集積回路素子が形成された複数
のチップ領域を有し、各チップ領域の素子形成面の電極
パッド上にバンプ電極が形成された半導体ウェハを製造
する工程と、 この半導体ウェハの素子形成面の全面を封止するように
設けられた熱硬化性あるいは光硬化性を有する樹脂組成
物により、前記バンプ電極の先端部が突出する厚さを有
する封止部材を形成する工程と、 上記封止部材を形成した後の半導体ウェハを個々の半導
体チップに分離するダイシング工程とを具備することを
特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項４】 請求項３記載の樹脂封止型半導体装置の
製造方法において、 前記封止部材を形成する工程は、 前記バンプ電極の表面に前記樹脂組成物の硬化温度より
も沸点が高いコーティング層を形成する工程と、 この後、前記半導体ウェハの素子形成面の全面に樹脂組
成物を前記バンプ電極の先端部が突出する厚さとなるよ
うに塗布して硬化させる工程と、 この後、前記樹脂組成物から突出しているバンプ電極の
表面のコーティング層を除去する工程とを具備すること
を特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項５】 請求項３記載の樹脂封止型半導体装置の
製造方法において、 前記封止部材を形成する工程は、 前記バンプ電極の表面に前記樹脂組成物の硬化温度より
も沸点が低いコーティング層を形成する工程と、 この後、前記半導体ウェハの素子形成面の全面に樹脂組
成物を前記バンプ電極の先端部が突出する厚さとなるよ
うに塗布して硬化させる工程とを具備することを特徴と
する樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304184A JPH07161764A (ja) | 1993-12-03 | 1993-12-03 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304184A JPH07161764A (ja) | 1993-12-03 | 1993-12-03 | 樹脂封止型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161764A true JPH07161764A (ja) | 1995-06-23 |
Family
ID=17930048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304184A Pending JPH07161764A (ja) | 1993-12-03 | 1993-12-03 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161764A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777313B2 (en) | 2001-07-04 | 2004-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time |
| US7245008B2 (en) | 2003-08-20 | 2007-07-17 | Samsung Electronics Co., Ltd. | Ball grid array package, stacked semiconductor package and method for manufacturing the same |
| US7651724B2 (en) | 2002-07-03 | 2010-01-26 | Ricoh Comapny, Ltd. | Apparatus and method for manufacturing semiconductor device |
| US8252419B2 (en) | 1998-08-13 | 2012-08-28 | Hitachi Chemical Company, Ltd. | Adhesive for bonding circuit members, circuit board and process for its production |
-
1993
- 1993-12-03 JP JP5304184A patent/JPH07161764A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8273458B2 (en) | 1997-02-14 | 2012-09-25 | Hitachi Chemical Company, Ltd. | Adhesive for bonding circuit members, circuit board and process for its production |
| US8252419B2 (en) | 1998-08-13 | 2012-08-28 | Hitachi Chemical Company, Ltd. | Adhesive for bonding circuit members, circuit board and process for its production |
| US8273457B2 (en) | 1998-08-13 | 2012-09-25 | Hitachi Chemical Company, Ltd. | Adhesive for bonding circuit members, circuit board and process for its production |
| US6777313B2 (en) | 2001-07-04 | 2004-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time |
| US7651724B2 (en) | 2002-07-03 | 2010-01-26 | Ricoh Comapny, Ltd. | Apparatus and method for manufacturing semiconductor device |
| US7245008B2 (en) | 2003-08-20 | 2007-07-17 | Samsung Electronics Co., Ltd. | Ball grid array package, stacked semiconductor package and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741161B2 (en) | Method of making integrated circuit package with transparent encapsulant | |
| US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US20020121680A1 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| US6750082B2 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08148644A (ja) | 樹脂封止型半導体装置 | |
| US7378298B2 (en) | Method of making stacked die package | |
| KR20040100997A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0870081A (ja) | Ｉｃパッケージおよびその製造方法 | |
| US5923957A (en) | Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive | |
| JPH07161764A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN114981940A (zh) | 在坚固的封装衬底中具有分割裸片垫的经封装电子装置 | |
| US9691637B2 (en) | Method for packaging an integrated circuit device with stress buffer | |
| JPH03167834A (ja) | 樹脂封止型半導体装置 | |
| CN215731589U (zh) | 无带引线框封装件和集成电路封装件 | |
| JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JPS5922349A (ja) | 半導体装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| KR100209682B1 (ko) | 반도체 패키지 제조방법 | |
| JPH11260996A (ja) | 光学半導体装置とその製造方法 |