JPH0870081A - Icパッケージおよびその製造方法 - Google Patents

Icパッケージおよびその製造方法

Info

Publication number
JPH0870081A
JPH0870081A JP6203525A JP20352594A JPH0870081A JP H0870081 A JPH0870081 A JP H0870081A JP 6203525 A JP6203525 A JP 6203525A JP 20352594 A JP20352594 A JP 20352594A JP H0870081 A JPH0870081 A JP H0870081A
Authority
JP
Japan
Prior art keywords
package
chip
dicing sheet
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6203525A
Other languages
English (en)
Inventor
Fumio Obara
文雄 小原
Shinji Yoshihara
晋二 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP6203525A priority Critical patent/JPH0870081A/ja
Publication of JPH0870081A publication Critical patent/JPH0870081A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/014Manufacture or treatment using batch processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】この発明はICチップと近似したサイズの、実
装性の良好なICパッケージ、並びにその製造方法を提
供することを目的とする。 【構成】ICパッケージ11はその表面に電極パッド121
、122 、…を備え、これら電極パッド121 、122 、…
それぞれに接続されるようにして複数のリードピン131
、132 、…が取り付けられる。そして、ICチップ11
の表面に適宜保護膜14を設定し、その全周を樹脂層15に
よって封止するもので、この樹脂層15の面からリードピ
ン131 、132 、…それぞれの先端が露出あるいは突出さ
れるように設置される。この様なICパッケージは、ダ
イシングシート上にウエハ工程からの半導体ウエハを接
着して所定のチップ状に切断し、その後ダイシングシー
トを引き伸ばして各ICチップの相互間に型枠を設定し
た後に封止用樹脂液をポッティングし、これを硬化させ
た後に型枠部で分離することで製造される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、実装効率(ICチッ
プ面積/ICパッケージ面積)を充分に向上させるよう
にしたICパッケージおよびその製造方法に関する。
【0002】
【従来の技術】多数の回路要素を一体的に組み込んだ半
導体集積回路チップは、通常樹脂によって封止するよう
にしてパッケージされている。具体的には、多数のリー
ド端子を一体的に形成したリードフレームに対して、半
導体ウエハからダイシングカットされた半導体チップを
搭載し、この半導体チップの電極端子とリードフレーム
のリード端子それぞれとの間を、ワイヤーボンドによっ
て接続する。そして、各リード端子部が外側に突出され
るように半導体チップ部を樹脂封止し、これをリードフ
レームから切り離して独立したICパッケージが形成さ
れるようにしている。
【0003】しかし、このようにして構成されたICパ
ッケージにあっては、実装効率(すなわち半導体チップ
面積に対するICパッケージの面積比)が50%以下と
低いものであり、またICの製造工程に対して各ICパ
ッケージそれぞれに対応する製造コストが高いものとな
る。さらに、ICチップ特性を引き出す上でスピードや
ノイズの面での問題が大きい。この様な問題に対して、
ICのベアチップ実装法が検討され実用化されているも
のであるが、チップの品質保証やチップのリペアが困難
となる問題点を有している。
【0004】マトリクス状のバンプ端子を有する半導体
チップキャリアを、ICチップの周辺電極にボンディン
グして作製したチップサイズのパッケージも最近提案さ
れている。この様にした場合には、実装効率、特性面、
品質保証、さらにリペア性についての問題は解決できる
が、チップキャリアを使用することによって、ICチッ
プに対するパッケージコストが大きくなる。
【0005】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、ICチップに対するパッケ
ージサイズを小さくして実装効率が向上されると共に、
特にこのパッケージ工程がウエハ工程に連続して行われ
るようにして、チップ実装工程の簡略化と共に特性上の
信頼性も確実に確保できるようにしたICパッケージお
よびその製造方法を提供しようとするものである。
【0006】
【課題を解決するための手段】この発明に係るICパッ
ケージは、半導体集積回路チップの表面に形成された複
数の電極パッドそれぞれに一端を接合して電極リードピ
ンを植設し、この半導体集積回路チップの少なくとも電
極リードピンの設定される面および外周部を樹脂で封止
するもので、複数のリードピンそれぞれの先端部は前記
封止樹脂層の表面に露出して設定されるようにする。
【0007】また、この様に構成されるICパッケージ
の製造方法は、集積回路製造工程の終了した半導体ウエ
ハをダイシングシートに固定した後に各集積回路チップ
単位で切断し、この各切断された複数の集積回路チップ
の配設された前記ダイシングシートを引き伸ばして、各
集積回路チップを所定間隔で分離する。そして、ダイシ
ングシート上の各集積回路チップそれぞれ面に、その各
回路チップそれぞれの面に形成された電極パッドにそれ
ぞれリードピンの一端を接合して植設し、このリードピ
ンがそれぞれ植設された前記半導体回路チップの配設さ
れた前記ダイシングシートの面上に、前記各半導体回路
チップそれぞれを枠体によって区画すると共に、この枠
体によって区画された前記ダイシングシート上の前記半
導体回路チップをそれぞれ取り囲むように樹脂を充填し
硬化させる。その後、半導体回路チップそれぞれは独立
的に分離されるように前記ダイシングシートから引き剥
がす。
【0008】
【作用】この様に構成されるICパッケージは、半導体
集積回路チップの表面に所定の電極リードピンが直接的
に植設され、このチップの外周部が封止樹脂によって取
り囲まれるように構成されるものであるため、このIC
パッケージの面積は半導体集積回路チップの面積と近似
した状態とされ、その実装効率が高いものとされる。そ
して、この様なICパッケージは、ウエハをダイシング
シートに接着した状態でチップ単位に切断し、ダイシン
グシートを引き伸ばすことによって各回路チップが独立
的に分離され、その各チップに電極リードピンが取り付
けられるもので、このダイシングシートに取り付けられ
た状態で樹脂封止によるパッケージがされるようにな
る。すなわち、ウエハ工程に連続した状態でパッケージ
まで完成されるもので、その製造工程は充分に簡易化さ
れて、製造コストの低減にも大きな効果を発揮する。
【0009】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。まずICパッケージの構造について説明する
と、図1はその断面構造を示すもので、内部に回路要素
並びに配線が施された半導体集積回路を構成する半導体
ICチップ11の表面には、その回路要素の導出端子部が
接続される複数の電極パッド121 、122 、…が形成され
ている。そして、この各電極パッド121 、122 、…それ
ぞれには、電極リードピン131 、132 、…のそれぞれ一
端が接合されている。
【0010】この様に複数のリードピン131 、132 、…
が植設された半導体ICチップ11の表面部には、例えば
窒化シリコンや酸化シリコン等の保護膜14が適宜形成さ
れ、その全体が樹脂層15によって封止されるようになる
もので、ICチップ11に植設したリードピン131 、132
、…それぞれの先端部が、この封止樹脂層15の面から
突出され、外部に露出されるようにしている。
【0011】ここで、リードピン131 、132 、…それぞ
れは、それぞれAu、Ag、Cu、Al等の導電性材料
によって円柱状に構成されるもので、その端面には半田
付けに必要な端面処理が適宜施されている。これらのリ
ードピン131 、132 、…は、実質的に電極パッド121 、
122 、…の面積に相当する微小径(0.5mm程度以
下)に構成されるものであるため、その強度を充分にす
ることが困難である。
【0012】このため、図2の(A)で示すようにリー
ドピン本体13の外周を、樹脂層16によって被覆した構造
のものとしてもよい。この場合、この被覆樹脂層16の端
面とリードピン本体13の端面を一致させればよいもので
あるが、(B)図で示すように被覆樹脂層16の端面より
リードピン本体13が突出されるようにしてもよい。
【0013】ICチップに対して金属バンプを取り付
け、これを樹脂封止するように構成することが提案され
ているが、バンプに対する熱応力の問題や封止用のモー
ルド樹脂層が薄いものであるため、これでは充分なチッ
プ保護機能を発揮させることが困難である。
【0014】しかし、実施例で示したようなICパッケ
ージ構造にあっては、植設されるリードピン131 、132
、…の高さを通常のバンプよりも充分に高く設定し
(1mm以上)、封止樹脂層15を厚く構成することによ
って、パッケージとしての信頼性が充分に確保できる。
また、ICチップ11に植設されるリードピン131 、132
、…それぞれの長さがバンプの高さに比べて充分に長
くできるものであるため、実装基板に対して装着した場
合の熱応力を効果的に緩和することができ、その信頼性
の確保が非常に容易とされる。
【0015】また、この様なICパッケージとすること
により、半導体チップ11のサイズとほぼ同等のパッケー
ジサイズとすることができる。この場合、リードピン13
1 、132 、…のサイズを短くすることにより、高速高周
波用パッケージとしても優れた特性が得られる。このた
めには、図3で示すようにリードピン131 、132 、…そ
れぞれの先端が、封止樹脂層15の外側面と一致させるよ
うに構成することもできる。
【0016】図4は、この様に構成されるICパッケー
ジの製造工程を順次示しているもので、まず(A)図で
示すように、IC製造工程のウエハプロセスを終了した
半導体ウエハ21を、樹脂フィルムで構成されるダイシン
グシート22の上に接合固定する。ここで、ダイシングシ
ート22は、適宜粘着性を有するように構成されるもの
で、この粘着性を利用してウエハ21が接合固定される。
この様にダイシングシート22に半導体ウエハ21が接合固
定されたならば、ダイシングソーによってフルカットに
近い状態でこのウエハ21を切断23し、ブレーキング装置
によってICチップ241 、242 、…のように完全に分離
する。
【0017】この様にダイシングシート22の上に多数の
ICチップ241 、242 、…がそれぞれ分離された状態で
接合されている状態で、(B)図で示すようにダイシン
グシート22をエキスパンダーによって均等に引き伸ば
す。この様にしてダイシングシート22が引き伸ばされる
と、このダシシングシート22に接合された多数のICチ
ップ241 、242 、…それぞれの相互間に均等な間隔が設
定される。
【0018】ダイシングシート22の上に多数のICチッ
プ241 、242 、…がそれぞれ均等な間隔で配置されるよ
うな状態となったならば、(C)図で示すように各IC
チップ241 、242 、…の表面に形成されている電極パッ
ド部に対応して、それぞれ電極リードピン13の一端を接
着し、各電極リードピン13が所定のICチップの所定の
位置に植立設定されるようにする。
【0019】ここで、この電極リードピン13は導電材料
を円柱状に構成されるもので、その断面形状は一般のワ
イヤボンド線と同様に円形が基本である。しかし、適宜
多角形状の断面形状とすることもできるものであり、さ
らには図2で説明したように適宜樹脂被覆層を備えて、
強度が適宜保たれる構造とすることもできる。
【0020】これらのリードピン13は、例えばワイヤボ
ンダで使用されるワイヤ状のリード材を、一本毎にマウ
ント装置を用いて所望の長さに切断しながら、所定のI
Cチップ241 、242 、…それぞれの所定の電極パッド部
に接合する。この場合、予めスクリーン印刷により粘着
性のはんだペーストや導電性エポキシペースト等を所定
の電極パッド部に印刷しておくことにより、各リードピ
ンのそれぞれ先端をこれらペースト部に接合することに
より、各リードピン13が所定の電極パッド部に取り付け
固定される。
【0021】この様に各ICチップ241 、242 、…それ
ぞれに対してリードピン13が固定された後、その接合に
用いられたペーストの硬化処理を施すもので、使用され
るペースト材の特性に合わせて加熱処理したりあるいは
紫外線の照射処理を行う。ここで、熱処理を施す場合は
ダイシングシート22の耐熱温度以下の温度で行うもの
で、状況に応じては仮硬化の状態であってもよい。その
加熱方法は、例えばシートエキスパンダに組み込まれた
ヒータもしくはランプ等が適宜使用でき、この様な接着
ペーストの硬化処理によってICチップ241 、242 、…
それぞれの電極パッド部にリードピン13が接着固定され
る。
【0022】次に、(D)図で示すように分離されてい
るICチップ241 、242 、…それぞれを取り囲むように
型枠25をダイシングシート22の上にセットする。この型
枠25は上方から見ると井桁形状に構成されるもので、I
Cチップ241 、242 、…それぞれの周囲に、これらをそ
れぞれ取り囲む枠が設定されるもので、この型枠25の内
部に封止用樹脂液26をディスペンサ等によって滴下する
(ポッティング)。この場合、不良ICチップは適宜マ
ークしておき、封止用樹脂液がその部分には滴下されな
いようにしている。
【0023】ここで、型枠25は一般的にトランスファモ
ールドで使用されている金属枠が用いられるもので、封
止用樹脂液26のポッティング後に、この型枠25の取り外
しを容易にするため、適宜離型材を塗布しておくことが
望ましいもので、この型枠25に対して封止用樹脂液26を
滴下した後は、この樹脂液26を仮硬化処理(熱処理)す
る。
【0024】ダイシングシート22は、熱を加えることに
よってICチップ241 、242 、…それぞれを固定保持す
る粘着力が低減する(45〜50℃以上)ので、この状
態で(E)図で示すようにダイシングシート22が、IC
チップ241 、242 、…さらに型枠25から容易に引き剥が
される。その後、ICチップ241 、242 、…の裏面側
(この図では上下反転して示している)に別の型枠27
を、型枠25に重ねるようにして設定する。そして、この
型枠27内に再度封止用樹脂液28をポンティングし、最終
熱硬化処理を施す。
【0025】この様にして封止用樹脂液26および28が完
全に硬化されたならば、型枠25および27を取り外すこと
により、図1に示したようなICパッケージが完成され
る。この様にして作製されたICパッケージにあって
は、パッケージ外寸法が内蔵されるICチップサイズに
近くされるものであり、充分に小型化される。
【0026】なお、このICパッケージを実装基板に対
して実装するに際して、はんだ付け性を良好にするた
め、リードピンそれぞれの端面に対してはんだペースト
を印刷しておくことが望ましい。
【0027】この様にしてICパッケージが製造できる
ものであるため、従来の樹脂モールドによるパッケージ
と比較して、使用する材料や部材を確実に低減すること
が可能とされ、さらに工程数の低減が可能とされるもの
で、半導体チップのダイシング工程に連続して、ICチ
ップサイズに充分に近似した形状でパッケージすること
ができる。したがって、量産性に富むものとすることが
容易であり、低コストのパッケージ製造が可能となっ
て、ベアチップ実装並の実装効率が得られる。
【0028】しかもこの様なパッケージは、いわゆるフ
リップチップのようなフェースダウンで実装基板に対し
て装着できる。したがって、この様にして製造されたI
Cパッケージによれば、フリップチップ型のベアチップ
実装と同様にリード長が短くなるものであるため、従来
の樹脂モールドパッケージと比較して高周波の伝送特性
が良好に保たれる。
【0029】一般に、ベアチップ実装においては、ベア
チップをバーンイン試験を実行する場合にチップを傷付
けることがあり、またそのための治具が高価となるよう
な問題を有するもので、チップレベルでの品質保証が困
難である。さらに不良チップを実装した場合にリペアが
困難となることが多く、実際には基板を廃棄することに
なってコストアップの要因となっていた。
【0030】しかしながら、実施例で示したようなIC
パッケージによれば、専用のICソケット等を使用する
ことによりバーンイン試験が容易に実行できるようにな
るものであるため、ベアチップ実装において問題となる
ような品質保証の問題が回避することができ、取扱いも
容易となってリペア性も向上される。
【0031】図5はICパッケージの第3の実施例を示
すもので、ICチップ11の裏面に対して放熱板18を取り
付け、この放熱板18の面を除いて封止樹脂層15が形成さ
れるようにしている。この場合、図6で示す第4の実施
例のように、放熱板18の面にも封止樹脂層15を形成する
ようにしてもよい。
【0032】この様に放熱板18を一体的に組み込むよう
にすることにより、ICチップ11の許容消費電力を効果
的に向上させることが可能とされる。この場合、放熱板
18を実装基板と熱伝導性の良好なリボン状の材料(A
u、Cu、Al等)で接続することにより、放熱特性を
さらに向上させることが望ましい。ここで、ICチップ
11の裏面を電極として用いるようにした場合には、図5
で示した第3の実施例のように外部に放熱板18を露出さ
せるように構成すると効果的である。
【0033】この様な放熱板18を備えたICパッケージ
を製造するには、図4で示す製造工程において、(E)
図で示した封止用樹脂液28をポッティングする前に、I
Cチップ241 、242 、…それぞれの裏面に、放熱板18を
導電性エポキシやはんだペースト等で接着すればよい。
【0034】図7で示す第5の実施例にあっては、リー
ドピン131 、132 、…それぞれの径を、ICチップ11の
表面に形成した電極パッド121 、122 、…それぞれの径
よりも大きく構成している。この様に構成すれば、リー
ドピン131 、132 、…自体の強度が効果的に向上される
と共に、このリードピン131 、132 、…部分における放
熱特性が向上させることができる。
【0035】この様にリードピン131 、132 、…の径を
大きくすると、隣接するリードピン相互の間隔が小さく
なり、その径の大きさに限界が生ずるが、図8で示す第
6の実施例のようにリードピン131 、132 、…それぞれ
の外周に絶縁層19が被覆されるようにすると、リードピ
ン相互の電気的な接触が確実に避けられ、リードピン13
1 、132 、…それぞれの径をさらに大きくすることが可
能とされ、これらのリードピン131 、132 、…の取扱い
が容易とされて、パッケージの取り付けがより安定化し
て行われる。
【0036】この様なICパッケージの製造工程におい
て、図4を用いた説明においてはリードピン13を、例え
ばワイヤボンデイングのように1本ずつ供給するように
してICチップに接続したが、このリードピン13を成形
しながらICチップの所定位置に供給することもでき
る。
【0037】例えば、図9で示すようにICチップ上の
電極パッドの配置位置に合わせてホール311 、312 、…
を形成した押し出し成形型32を用い、ICチップに形成
される電極パッド部に複数のリードピン13が一括成形し
て供給されるようにするものである。
【0038】この押し出し成形型32は、箱型に構成され
てその底面にホール131 、132 、…が開口形成されてい
るもので、この箱型成形型32内に導電性エポキシや導電
性ボリマー等のペースト33を充填し、圧縮空気等によっ
て矢印で示すように圧力を加えて、ペースト33がホール
311 、312 、…それぞれから押し出されて、ICチップ
の電極パッド上にリードピンが形成されるようにする。
この場合、成形されるリードピン13の長さは、成形型32
とICチップとの間隔を調整することにより可能とさ
れ、押し出されたペーストを仮硬化させた後に、成形型
32の底板の外面に沿って切断することにより所定長に設
定される。この様なリードピンはスクリーン印刷法によ
っても形成可能である。
【0039】
【発明の効果】以上のようにこの発明に係るICパッケ
ージによれば、ICチップに対するパッケージサイズを
小さく構成できるものであり、したがって実装効率が向
上される。また、この様なICパッケージはウエハ製造
工程に連続して簡単に且つ低コストで行われるようにな
るものであり、チップ実装工程の簡略化と共に特性上の
信頼性も容易に確保できて、信頼性に富む小型化した電
子機器が構成できる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るICパッケージを説
明する断面図。
【図2】(A)および(B)はそれぞれ上記実施例に使
用されるリードピンを示すもので、それぞれその平面図
および断面図を示している。
【図3】この発明の第2の実施例を示す断面図。
【図4】(A)〜(E)は上記ICパッケージの製造工
程を順次説明するための図。
【図5】この発明の第3の実施例を説明する断面図。
【図6】この発明の第4の実施例を説明する断面図。
【図7】この発明の第5の実施例を説明する断面図。
【図8】この発明の第6の実施例を説明する断面図。
【図9】このICパッケージの製造工程におけるリード
ピンの製造手段の他の例を説明する図。
【符号の説明】
11…ICパッケージ、121 、122 、…電極パッド、13、
131 、132 、…リードピン、14…保護膜、15…封止樹脂
層、16…樹脂層、18…放熱板、19…絶縁層、21…半導体
ウエハ、22…ダイシングシート、241 、242 、…ICチ
ップ、25、27…型枠、26、28…封止用樹脂液。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面に内蔵される回路配線素子に対応し
    て複数の電極パッドが形成された半導体集積回路チップ
    と、 この半導体集積回路チップの前記複数の電極パッドそれ
    ぞれに一端が接合して取り付けられた複数の電極リード
    ピンと、 前記半導体集積回路チップの少なくとも前記電極リード
    ピンの設定される面および外周部を取り囲み形成された
    封止樹脂層とを具備し、 前記複数のリードピンそれぞれの先端部が前記封止樹脂
    層の表面に露出して設定されるようにしたことを特徴と
    するICパッケージ。
  2. 【請求項2】 前記リードピンそれぞれの先端面は、前
    記封止樹脂層の表面に露出して設定されるもので、この
    露出された先端面にははんだ付けに必要な端面処理が施
    されるようにした請求項1記載のICパッケージ。
  3. 【請求項3】 前記リードピンそれぞれは、導電性金属
    材料を柱状に加工して構成され、この柱状体の外周面に
    は樹脂による補強層が形成されるようにした請求項1記
    載のICパッケージ。
  4. 【請求項4】 前記リードピンそれぞれは、前記半導体
    集積回路チップに形成された電極パッドの面積よりも大
    きい径の柱状体によって構成されるようにした請求項1
    記載のICパッケージ。
  5. 【請求項5】 前記複数のリードピンが表面に植設され
    た前記半導体集積回路チップの裏面部に熱伝導性の良好
    な材料で構成した放熱板を設定し、この放熱板と共に前
    記封止樹脂層でパッケージされるようにした請求項1記
    載のICパッケージ。
  6. 【請求項6】 集積回路製造工程の終了した半導体ウエ
    ハをダイシングシートに固定した後に各集積回路チップ
    単位で切断する第1の工程と、 前記各切断された複数の集積回路チップの配設された前
    記ダイシングシートを引き伸ばして、各集積回路チップ
    を所定間隔で分離する第2の工程と、 前記ダイシングシート上の各集積回路チップそれぞれ面
    に、その各回路チップそれぞれの面に形成された電極パ
    ッドにそれぞれリードピンの一端を接合して植設する第
    3の工程と、 前記リードピンがそれぞれ植設された前記半導体回路チ
    ップの配設された前記ダイシングシートの面上に、前記
    各半導体回路チップそれぞれを枠体によって区画する第
    4の工程と、 前記枠体によって区画された前記ダイシングシート上の
    前記半導体回路チップをそれぞれ取り囲むように樹脂を
    充填し硬化させる第5の工程とを具備し、 前記半導体回路チップそれぞれは独立的に分離されるよ
    うに前記ダイシングシートから引き剥がされるようにし
    たことを特徴とするICパッケージの製造方法。
  7. 【請求項7】 前記第5の工程の後に前記ダイシングシ
    ートを引き剥がす第6の工程と、さらにこのダイシング
    シートの引き剥がされた面にさらに前記半導体回路チッ
    プそれぞれを区画する枠体を設定し、樹脂を充填して硬
    化する第8の工程とを備え、この第8の工程で設定され
    た枠体を外すことで前記半導体回路チップそれぞれが樹
    脂封止体と共にそれぞれ分離されるようにした請求項6
    記載のICパッケージの製造方法。
JP6203525A 1994-08-29 1994-08-29 Icパッケージおよびその製造方法 Pending JPH0870081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6203525A JPH0870081A (ja) 1994-08-29 1994-08-29 Icパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203525A JPH0870081A (ja) 1994-08-29 1994-08-29 Icパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0870081A true JPH0870081A (ja) 1996-03-12

Family

ID=16475600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203525A Pending JPH0870081A (ja) 1994-08-29 1994-08-29 Icパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0870081A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144631A (ja) * 1996-11-06 1998-05-29 Citizen Electron Co Ltd 半導体素子及びその製造方法
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co METHOD FOR PRODUCING A SEMICONDUCTOR
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2002170788A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2002252249A (ja) * 2001-02-15 2002-09-06 Au Optronics Corp 金属バンプ
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
WO2003015165A3 (de) * 2001-07-31 2003-07-31 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法
DE102010017768B4 (de) * 2009-08-06 2012-12-06 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
JP2014103186A (ja) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
WO2023080090A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体パッケージ
JP2023179516A (ja) * 2018-02-23 2023-12-19 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー バックメタルを備えた半導体装置及び関連する方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144631A (ja) * 1996-11-06 1998-05-29 Citizen Electron Co Ltd 半導体素子及びその製造方法
EP0923120A4 (en) * 1997-04-03 2001-09-12 Shinko Electric Ind Co METHOD FOR PRODUCING A SEMICONDUCTOR
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6607970B1 (en) 1999-11-11 2003-08-19 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
KR100865458B1 (ko) * 2000-04-28 2008-10-28 소니 가부시끼 가이샤 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
EP1152464A3 (en) * 2000-04-28 2006-02-22 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2002170788A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2002252249A (ja) * 2001-02-15 2002-09-06 Au Optronics Corp 金属バンプ
WO2003015165A3 (de) * 2001-07-31 2003-07-31 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
US7276783B2 (en) 2001-07-31 2007-10-02 Infineon Technologies Ag Electronic component with a plastic package and method for production
CN100397628C (zh) * 2001-10-09 2008-06-25 Nxp股份有限公司 电气或者电子元件及其制造方法
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
US8975150B2 (en) 2007-06-08 2015-03-10 Renesas Electronics Corporation Semiconductor device manufacturing method
DE102010017768B4 (de) * 2009-08-06 2012-12-06 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements
US8642389B2 (en) 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
JPWO2012133098A1 (ja) * 2011-03-31 2014-07-28 日本ゼオン株式会社 半導体装置及びその製造方法
WO2012133098A1 (ja) * 2011-03-31 2012-10-04 日本ゼオン株式会社 半導体装置及びその製造方法
JP2014103186A (ja) * 2012-11-19 2014-06-05 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2023179516A (ja) * 2018-02-23 2023-12-19 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー バックメタルを備えた半導体装置及び関連する方法
WO2023080090A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体パッケージ

Similar Documents

Publication Publication Date Title
JPH0870081A (ja) Icパッケージおよびその製造方法
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP4757398B2 (ja) 半導体装置の製造方法
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3526731B2 (ja) 半導体装置およびその製造方法
US6458626B1 (en) Fabricating method for semiconductor package
JP2013038214A (ja) 半導体装置の製造方法
JPH08148644A (ja) 樹脂封止型半導体装置
US6054772A (en) Chip sized package
JP2002110718A (ja) 半導体装置の製造方法
JPH1032307A (ja) 半導体装置及びその製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
CN100411121C (zh) 散热型封装结构及其制法
JP3536105B2 (ja) 半導体装置およびその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2002270627A (ja) 半導体装置の製造方法
TWI692042B (zh) 半導體封裝結構及其製作方法
JP4207696B2 (ja) 半導体パッケージの製造方法
CN100578763C (zh) 半导体封装及其制造方法
JPH0547988A (ja) 半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
CN1234159C (zh) 半导体封装方法
JP2000012621A (ja) 半導体装置およびその製造方法
JP3287233B2 (ja) 半導体装置の製造方法