JPH07161945A - 半導体装置の製造方法およびこれに用いられるマスターウエハ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】セミカスタム半導体装置の設計の容易化、開発
コストの低減、納期の短縮化を同時に図ることのできる
半導体装置の製造方法およびこれに用いられるマスター
ウエハの提供。 【構成】コンタクト配置可能な位置のすべてにコンタク
トホール共通化マスクを用いてコンタクトホールを形成
し、次いで、その上に全面を被覆する第１金属層を形成
してマスターウエハとした後、このマスターウエハにカ
スタムマスクを用いてエッチングして前記カスタム用配
線グリッド上およびこれと前記コンタクトホールとの間
に第１金属配線層を形成し、続いてその上に全面を被覆
する第２層間絶縁膜を形成し、前記カスタム用配線グリ
ッドから所定の間隔を持つグリッドの格子点上にあるｖ
ｉａホール配置可能な位置にｖｉａホールを形成し、次
いでその上に全面を被覆する第２金属層を成形し、この
第２金属層をエッチングして第２金属配線層を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタースライス法を
用いるゲートアレイ、エンベッデッドアレイなどのセミ
カスタム半導体装置の製造方法およびこれに用いられる
マスターウエハに関し、特に所望の論理を形成するマス
タースライス方式のセミカスタム半導体装置のカスタム
配線形成工程の削減が可能で納期短縮が可能な半導体装
置の製造方法およびこれに用いられるマスターウエハに
関する。

【０００２】

【従来の技術】ＩＣ、ＬＳＩなどの半導体装置において
は、半導体基板上に種々の素子を形成し、各素子間に配
線を施して各素子間を電気的に接続している。近年素子
の高集積化や微細化に伴って、配線も２層以上の多層配
線構造がとられるようになってきている。このため、半
導体装置、例えばゲートアレイなどのようなマスタース
ライス法を用いるセミカスタム半導体装置においては、
半導体基板上に形成された素子、例えばゲートアレイで
は基本セルを構成する拡散層やゲートと第１配線層とは
コンタクトホールによって、また第１配線層と第２配線
層などの配線層間はｖｉａホールと呼ばれるスルーホー
ルによって電気的に接続されている。

【０００３】ゲートアレイの製造においては、従来、予
め設計、作製されていた共通の拡散マスクと絶縁用マス
クを用いて、共通のマスターウエハを製造し、論理回路
設計に応じた固有の金属配線層形成用マスクを設計、作
製し、半導体ウエハの最終工程に用いることにより、回
路設計期間の短縮を図っている。ところで、ゲートアレ
イにおける設計の容易化、すなわち、回路設計に応じた
固有の金属配線層（カスタマイズ配線層）の設計の容易
化のために、カスタマイズ配線層の形成に、均一な格子
間隔を持つグリッド構造を用いて計算機（コンピュー
タ）による半導体装置設計を容易化することが特開昭５
０−２８７８６号公報に開示されている。

【０００４】図７に、従来のゲートアレイにおける基本
セル（ベーシックセル）に対する均一格子間隔を持つ配
線グリッドの構造を示す。ここで、基本セル１０２はＰ
型（ｐ⁺ ）拡散層１０４ａおよびＮ型（ｎ⁺ ）拡散層１
０４ｂとからなる拡散層１０４と、各拡散層１０４ａ，
１０４ｂ上にはゲート酸化膜を介してそれぞれ２本のゲ
ート電極１０６が形成されている。このような基本セル
１０２が格子状に並べられたマスターチップ１０８上に
は、図示のような均一の間隔を持つ配線グリッド１１０
と配線グリッド１１０の交点である格子点に一致する接
続孔（コンタクトホールまたはｖｉａホール）配置可能
位置グリッドの格子点１１２とが配置される。すなわ
ち、接続孔配置可能位置グリッドと配線グリッド１１０
とは一致し、または、少なくとも一方向については一致
し、その格子点１１２または、隣接する格子点１１２間
であって配線グリッド１１０上の点が接続孔配置可能位
置となる。従って、従来のゲートアレイは、図示例のよ
うに基本セル１０２のコンタクトホール配置可能位置
（１１２）および配線層間のｖｉａホール配置可能位置
（１１２）がカスタム用配線グリッド１１０上に存在す
るような構造を有している。

【０００５】このような構造のゲートアレイの基本セル
１０２に金属配線１１４，１１６を施した例を図８に示
す。図８において、拡散層１０４と配線グリッド１１０
上に形成された第１層金属配線１１４とはコンタクトホ
ール配置可能位置である配線グリッド１１０の格子点１
１２上に形成されたコンタクトホール１１８を介して電
気的に接続され、第１層金属配線層１１４と配線グリッ
ド１１０上に形成された第２層金属配線１１６とはｖｉ
ａホール（接続孔）配置可能位置である配線グリッド１
１０上の隣接する格子点１１２間（中点）に形成された
ｖｉａホール１２０を介して電気的に接続される。な
お、図８においては、図面の簡略化のために第１および
第２絶縁層１２２，１２４を省略して示している。

【０００６】このような従来のマスタースライス法を用
いるセミカスタム半導体、例えばゲートアレイのマスタ
ーウエハの構造およびこのマスターウエハを用いて半導
体装置を製造する際の２層金属配線プロセスを図９およ
び１０に模式的に示す。

【０００７】図９（ａ）に示す従来のゲートアレイのマ
スターウエハ１００は、シリコンＮ型（Ｓｉ−Ｎ）基板
１０１にＰ⁺ 拡散層１０４ａを形成するとともに、Ｐウ
エル１０３が形成され、その中にｎ⁺ 拡散層１０４ｂが
形成され、拡散層１０４ａと１０４ｂとの間に素子分離
膜（ＬＣＯＳ（ＳｉＯ₂ ））１０７が形成され、一方、
２つのＰ⁺ 拡散層１０４ａ間の上部にはゲート酸化膜１
０５を介してポリシリコンゲート１０６が形成された基
本セル１０２からなる下地素子層上の全面を被覆する第
１層間絶縁膜（例えばＰＳＧ膜）１２２が積層された構
造をもつ。

【０００８】このように第１層間絶縁膜１２２が全面に
被覆されたマスターウエハ１００に２層金属配線を施し
てセミカスタム半導体装置を製造するためのカスタマイ
ズ工程を図９（ｂ）〜（ｄ）および図１０（ｅ）〜
（ｇ）に示す。まず、図９（ｂ）に示すようにマスター
ウエハ１００の第１層間絶縁膜１１２にコンタクトに用
いられるコンタクトホール１１８のみをコンタクトホー
ル用カスタムマスク（レチクル）を用いてエッチングし
て開け、コンタクトホールを形成する。次に、同図
（ｃ）に示すように、コンタクトホール１１８を埋設
し、第１層間絶縁膜１２２の全面を被覆する第１金属層
１１４を形成する。続いて同図（ｄ）に示すようにこの
第１金属層１１４をカスタマイズ第１層配線用マスク
（レチクル）を用いてエッチングして所定のカスタマイ
ズ配線パターンを待つ第１層金属配線１１４を形成す
る。次に、図１０（ｅ）に示すように、この上に全面を
被覆する第２層間絶縁膜１２４を積層する。

【０００９】この後、同図（ｆ）に示すように、第２層
間絶縁膜１２４に金属配線層間の接続に用いられるｖｉ
ａホール１２０のみをｖｉａホール用カスタムマスク
（レチクル）を用いてエッチングして開け、ｖｉａホー
ル１２０を形成する。次に同図（ｇ）に示すようにｖｉ
ａホール１２０を埋設し、第２層間絶縁膜１２４の全面
を被覆する第２金属層１１６を形成し、続いて図示しな
いが、図９（ｄ）と同様にしてこの第２金属層１１６を
カスタマイズ第２層配線用マスク（レチクル）を用い、
図９（ｄ）と同様にしてエッチングし、所定のカスタマ
イズ配線パターンを持つ第２層金属配線１１６を形成す
る。この後、図示しないが、第２層金属配線１１６上に
パッシベーション膜を形成し、このパッシベーション膜
を共通化されたパッシベーションｖｉａマスクを用いて
エッチングしてボンディング用ｖｉａホールを形成し
て、ボンディングパッドを形成して、半導体装置として
いる。

【００１０】上述したように、従来のゲートアレイにお
ける下地素子層と金属配線層および配線層間の接続は、
一般にコンタクトホールやｖｉａホールを介して行われ
ている。このようなゲートアレイの開発時のコスト低減
化として、基本セルなどの下地層を形成するための下地
マスクの共通化の他に、ボンディングパッド部のパッシ
ベーションｖｉａマスクの共通化などをすることによ
り、開発時のマスク（レチクル）の作成枚数削減による
コスト低減化が実施されている。

【００１１】また、従来のゲートアレイは、基本セルを
形成するマスターチップのコア部において、基本セルを
多数一列に配置した素子（セル）形成領域が配線領域
（チャネル領域）を介して（挟んで）多数配列され、配
線領域にセル間配線を形成する構造がとられている。し
かし、近年では高集積化として、コア部に配線専用領域
を持たない、ゲート敷き詰め型ゲートアレイ（チャネル
レス・ゲートアレイ）も採用され、チップ面積当りのゲ
ートの集積度の向上および配置・配線の柔軟性の向上が
図られている。高集積ゲートアレイにおいては、上述し
た種々の手法が採用されている。

【００１２】さらに、チャネルゲートアレイにおいて
は、開発時のコスト低減のために、配線領域におけるｖ
ｉａ形成用マスクの共通化による開発時のマスク（レチ
クル）作成枚数の削減を図る技術が特開昭６０−４６０
４８号公報に開示されている。これは、層間絶縁膜を挟
む上側配線層と下側配線層との間の接続を一方の配線層
に重なる位置かつ他方の配線層に重ならない位置に形成
されたｖｉａホールによって行うように構成すること
で、ｖｉａホール形成用マスクを共通化するものであ
る。

【００１３】

【発明が解決しようとする課題】上述した特開昭５０−
２８７８６号に開示された、図７および８に示す従来の
ゲートアレイでは、回路毎に各配線層に設計される金属
配線のパターンが異なるため、コンタクトホールやｖｉ
ａホールを共通化できない。このため、回路設計が変更
になり、また新しくなる度に、さらに金属配線層を１層
用いる毎にコンタクトホール形成用マスクと金属配線形
成用マスクおよびｖｉａホール形成用マスクと金属配線
形成用マスクの各２枚、計４枚の専用マスクを新規に作
成しなければならず、マスク作成用コストの低減および
マスク作成の期間を短縮、ひいては製品納期の短縮が図
れないという問題があった。特に、従来の高集積ゲート
敷き詰め型ゲートアレイでは、コンタクトホール形成用
マスクおよび各ｖｉａホール形成用マスク（パッシベー
ションｖｉａホール形成用マスクを除く）のカスタマイ
ズが必要であるため、開発時のコストが非常に高いとい
う問題があった。

【００１４】また、上述した特開昭６０−４６０４８号
公報に開示されたチャネル・ゲートアレイにおいては、
上側および下側配線ならびにｖｉａホールは配線専用領
域に形成されるので、ｖｉａホール形成用マスクの共通
化は可能であるが、上側または下側配線層のいずれかの
配線を等間隔にすることができず、均一格子間隔の配線
グリッドを用いることができないため、コンピュータに
よる半導体集積回路設計の容易化ができないという問題
があった。また、高集積化ゲート敷き詰め型（チャネル
レス）ゲートアレイは配線専用領域を持たないため、コ
ンタクトホール形成領域とｖｉａホール形成領域が重な
り、ｖｉａマスクの共通化が不可能である。従って、同
公報に開示されたチャネル・ゲートアレイの配線技術は
チャネルレスゲートアレイには適用できないという問題
があった。

【００１５】また、同公報に開示された技術を始めとし
て、従来の配線技術には、下地層と配線層とを接続する
ためのコンタクトホール形成用マスクを共通化する技術
は全く存在していなかった。また、従来のゲートアレイ
などのセミカスタム半導体装置のマスターウエハは図９
（ａ）に示すように、第１層間絶縁膜の形成工程まで終
了したものであるため、金属２層配線プロセスにおいて
も上述したように４枚のカスタマイズマスクが必要であ
り、カスタマイズ工程の短縮が図れず、納期の短縮がで
きないなどの問題があった。

【００１６】本発明の目的は、上記従来技術の問題点を
解消し、チャネルゲートアレイ、ゲート敷き詰め型ゲー
トアレイなどのゲートアレイ、スタンダードセル、エン
ベッデッドアレイなどのセミカスタム半導体装置の設計
の容易化、開発コストの低減、納期の短縮化を同時に図
ることのできる半導体装置の製造方法およびこれに用い
られるマスターウエハを提供するにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、マスタースライス法を用いるセミカスタ
ム半導体装置を製造するに際し、シリコンウエハ上にア
レイ状に配列される基本セルを形成した後、この上に全
面を被覆する第１層間絶縁膜を形成し、前記基本セルに
対して設定される均一な所定格子間隔を持つカスタム用
配線グリッドから所定の間隔を持つグリッドの格子点上
にあるコンタクト配置可能な位置のすべてにコンタクト
ホール共通化マスクを用いてコンタクトホールを形成
し、次いで、その上に全面を被覆する第１金属層を形成
してマスターウエハとした後、このマスターウエハにカ
スタムマスクを用いてエッチングして前記カスタム用配
線グリッド上およびこれと前記コンタクトホールとの間
に第１金属配線層を形成し、続いてその上に全面を被覆
する第２層間絶縁膜を形成し、前記カスタム用配線グリ
ッドから所定の間隔を持つグリッドの格子点上にあるｖ
ｉａホール配置可能な位置にｖｉａホールを形成し、次
いでその上に全面を被覆する第２金属層を成形し、この
第２金属層をエッチングして第２金属配線層を形成する
ことを特徴とする半導体装置の製造方法を提供するもの
である。

【００１８】ここで、前記ｖｉａホールは、同一のマス
ターウエハに対し、すべての配置可能な位置を穿孔する
ｖｉａホール共通化マスクによって形成されるのが好ま
しい。また、前記コンタクトホールおよびｖｉａホール
への配線は、前記カスタム用配線グリッド上に形成され
たカスタム用金属配線から前記コンタクトホールおよび
ｖｉａホールまたはその周囲に形成された配線接続部ま
でカスタム用金属配線層を延線することによって行うの
が好ましい。さらに、前記コンタクトホールまたはｖｉ
ａホール配置可能位置と前記カスタム用配線グリッドと
の間の前記所定間隔は、前記コンタクトホールまたはｖ
ｉａホールとこれに隣接するカスタム用配線が製造時に
接触しない間隔であるのが好ましい。さらに、また、前
記所定格子間隔は、前記カスタム用配線グリッド上に形
成されたカスタム用金属配線から延線された前記コンタ
クトホールまたはｖｉａホールの配線接続部と同一のカ
スタム用金属配線層の延線されていない隣接するカスタ
ム用金属配線とが製造時に接触しない間隔であるのが好
ましい。

【００１９】また、本発明は、上記半導体装置の製造方
法であって、第２金属配線層を形成した後、直ちにある
いはさらに上記金属配線層形成工程を繰り返して連続し
て金属配線層を積層した後、その上に全面を被覆するパ
ッシベーション膜を形成し、これをエッチングしてボン
ディング用ｖｉａホールを形成することを特徴とする半
導体装置の製造方法を提供するものである。

【００２０】さらに、本発明は、マスタースライス法を
用いるセミカスタム半導体装置を製造するのに用いられ
るマスターウエハであって、シリコンウエハ上にアレイ
状に配列される基本セルと、この基本セルに対して設定
される均一な所定格子間隔を持つカスタム用配線グリッ
ドから所定の間隔を持つグリッドの格子点上にあるコン
タクト配置可能な位置のすべてに前記基本セルまで達す
るコンタクトホールを持ち、前記基本セル上に積層され
た第１層間隔絶縁膜と、前記コンタクトホールを埋設す
るとともに前記第１層間絶縁膜上の全面を被覆する第１
金属層とを有することを特徴とするマスターウエハを提
供するものである。

【００２１】

【発明の作用】本発明の半導体装置の製造方法は、マス
ターウエハの下地素子層の基本セルのトランジスタ配列
などに対して設定される回路設計に用いる固有の金属配
線のカスタム用配線グリッド構造と、コンタクトホール
やｖｉａホールなどの接続孔形成グリッドとが位相のず
れた同一格子間隔を持つ２重グリッド構造もしくは多重
グリッド構造をとる半導体装置を製造するものであるの
で、コンタクトホールおよびｖｉａホールなどの接続孔
をマスター（基本設計）化でき、コンタクトホール形成
用マスク（以下、コンタクトマスクという）およびｖｉ
ａホール形成用マスク（以下、ｖｉａマスクという）を
共通化でき、カスタマイズ不要とすることができる。特
に、本発明法によれば、従来のマスターウエハの第１層
間絶縁膜にコンタクトマスクを用いてコンタクトホール
を形成し、続いてこのコンタクトホールを埋設し、第１
層間絶縁膜全面を被覆する第１金属層を形成したものを
本発明のマスターウエハとすることができる。このた
め、設計時のコンピュータの負荷を軽減でき、設計の容
易化および期間短縮、カスタマイズマスク数の低減によ
るマスク作成コストの低減および期間の短縮、開発コス
トの低減等を図ることができる。

【００２２】さらに、本発明法によれば、第１金属層を
エッチングして所定配線パターンを持つ第１層金属配線
を形成する工程以降をカスタマイズ工程とすることがで
き、このカスタマイズ工程を従来の２層金属配線プロセ
スのカスタマイズ工程のコンタクトホール形成、第１金
属層形成、第１層金属配線形成、第２層間絶縁膜形成、
ｖｉａホール形成、第２金属層形成、第２層金属配線形
成、パッシベーション膜形成、ボンディングパッド形成
の９工程からはじめのコンタクトホール形成および第１
金属層形成の２工程を除く７工程とすることができるの
で、大幅な製品納期の短縮を図ることができる。

【００２３】

【実施例】本発明に係る半導体装置の製造方法およびこ
れに用いられるマスターウエハを添付の図面に示す好適
実施例に基づいて以下に詳細に説明する。

【００２４】図１（ａ）は、本発明法により製造される
半導体装置（本発明のマスターウエハ）の一実施例の平
面模式図であり、図１（ｂ）は、本発明法によって製造
される半導体装置の基本セルのコンタクトホールと金属
配線との関係を示す部分拡大平面模式図である。これら
の図においては、半導体装置の代表例としてゲート敷き
詰め型ゲートアレイ（以下、チャネルレスゲートアレイ
という）を用い、代表例としてコンタクトホールを示す
が、本発明はこれに限定されるわけではない。

【００２５】図１（ａ）において、本発明に用いられる
チャネルレスゲートアレイ１０は、シリコン基板上に基
本セル１２が半導体基板上に２次元アレイ状に敷き詰め
られているものである。基本セル１２は、Ｐ型（ｐ⁺ ）
拡散層１４ａとＮ型（ｎ⁺ ）拡散層１４ｂとからなる拡
散層１４と、両拡散層１４ａ，１４ｂ上にゲート酸化膜
を介してそれぞれ形成された各々２本のゲート１６とか
らなる。

【００２６】このようなゲートアレイ１０には、基本セ
ル１２の拡散層１４ａと１４ｂおよびゲート１６に対応
してコンタクトホール配置可能位置に格子点２２が配置
され、これらの格子点２２は、均一な所定格子間隔をも
つコンタクトホール配置可能位置グリッド（以下、コン
タクトグリッドという）を構成する。一方、この格子点
２２から所定間隔離間して配線グリッド２０が配置され
る。ここで配線グリッド２０と格子点２２からなるコン
タクトグリッドとは同一の格子間隔をもつ。

【００２７】ここで、本発明のマスターウエハは、図１
（ａ）において、シリコン基板と、その上に２次元アレ
イ状に形成された基本セル１２と、この基本セル１２上
に積層された第１層間絶縁膜（第１絶縁層：図示せず）
と、コンタクトホール配置可能なすべての格子点２２に
おいてこの第１絶縁層を穿孔するコンタクトホール２８
と、コンタクトホール２８を埋設するとともに第１層間
絶縁膜上の全面を被覆する第１金属層とを有するもので
ある。

【００２８】ここで、コンタクトホール配置可能位置で
あるコンタクトグリッドの格子点２２と配線グリッド２
０との間の間隔Ｌ_a は、図１（ｂ）に示すように同層、
例えば第１金属配線層において、配線グリッド２０上に
形成されるカスタム用金属配線２４と隣接するコンタク
トホール２８とが製造時に接触しない最短距離以上離間
した間隔、換言すれば、図２（ｂ）に示すように未使用
コンタクトホール２８（２８ｂ）の横を金属配線２４が
通過可能な間隔であればよい。なお、集積度を上げるた
めにはこの間隔Ｌ_a は最短距離であるのが好ましい。図
１（ｂ）に示すように、隣接する格子点２２と配線グリ
ッド２０との間隔Ｌ_a は、金属配線２４とコンタクトホ
ール２８との互いに対向する縁部が製造時に接触しない
縁部間の最短距離ｃと金属配線２４の幅ｂの半分とコン
タクトホール２８の幅ｗの半分との和ｃ＋（ｂ＋ｗ）／
２に等しいか、これより大きい必要がある。すなわち、
この間隔Ｌ_a は、式Ｌ_a ≧ｃ＋（ｂ＋ｗ）／２を満足す
る必要がある。なお、格子点２２とこれに隣接する配線
グリッド２０は一方向（図中横方向）の格子線２０ａお
よびこれと直交する方向（図中縦方向）の格子線２０ｂ
との各々の間隔Ｌ_aは、共にｃ＋（ｂ＋ｗ）／２以上で
ある必要がある。しかし、両間隔はかならずしも等しい
必要はない。

【００２９】次に、図２（ａ）および（ｂ）に示すよう
に、配線グリッド２０の格子間隔Ｌ _b は、コンタクトグ
リッドの格子間隔すなわち隣接する格子点２２間の距離
（間隔）に等しく、同層、例えば第１金属配線層におい
て、配線グリッド２０上に形成されたカスタム用金属配
線２４から延線されたコンタクトホール２８（２８ａ）
の配線接続部２５とこれに隣接する金属配線２４とが、
製造時に接触しない、すなわち電気的に導通しない最短
距離以上離間した間隔であればよい。従って、格子間隔
Ｌ_b は、図２（ａ）および（ｂ）に示すように、隣接す
る２本の金属配線２４の一方から延線されたコンタクト
ホール２８（２８ａ）の配線接続部２５の縁部とこれに
対向する他方の金属配線２４の縁部との間の最短距離ａ
と配線接続部２５の幅Ｗと金属配線２４の幅ｂとの和ａ
＋Ｗ＋ｂ以上の幅である必要がある。すなわち、格子間
隔Ｌ_b は、式Ｌ_b ≧ａ＋Ｗ＋ｂを満たす必要があるが、
集積度の点からは、格子間隔Ｌ_b は、式Ｌ_b ≧ａ＋Ｗ＋
ｂを満足する最短距離ａ＋Ｗ＋ｂであるのが好ましい。
なお、本発明のゲートアレイ１０においては、図２
（ａ）および（ｂ）に示す配線グリッド２０の格子間隔
Ｌ_b は、例えば、接続孔および金属配線の形状・寸法が
同じであるとすると、図６に示す従来のゲートアレイの
配線グリッド１１０の格子間隔Ｌより金属配線の幅ｂだ
け広くなる。

【００３０】上述した図示例については、接続孔として
コンタクトホール２８を用いて説明したが、後述するｖ
ｉａホール３０についても、コンタクトホール２８と全
く同様な関係を満足する。従って、ｖｉａホール３０と
隣接する配線グリッド２０との間の間隔およびｖｉａホ
ール配置可能位置グリッド（以下、ｖｉａグリッドとい
う）の格子間隔は、コンタクトホール２８と隣接する配
線グリッド２０との間の間隔Ｌ_a およびコンタクトグリ
ッドの格子間隔Ｌ_a と全く同様に考えることができる。

【００３１】図１（ａ）に示す構造を有する本発明のゲ
ートアレイ１０の基本セル１２に対し第１層および第２
層金属配線２４および２６を施した一例を図３（ａ）に
示し、その部分拡大図を図３（ｂ）に示す。なお、図３
（ａ）および（ｂ）においては、図面簡略化のために第
１、第２絶縁層３２、３４およびパッシベーション層３
６を省略して示している。

【００３２】本発明においては、図３（ａ）および
（ｂ）に示すように、第１層金属配線２４の形成前に、
すべてのコンタクトホール配置可能位置であるコンタク
トグリッドの格子点２２に第１絶縁層（図示せず）を貫
通する、基本セル１２と第１層金属配線２４とのコンタ
クト用のコンタクトホール２８（第１層絶縁膜のスルー
ホール）を共通化されたコンタクトホール形成用マスク
（コンタクトホール共通化マスクまたはマスター化コン
タクトマスクという）を用いて形成し、この後、すべて
のコンタクトホール２８を第１金属層で埋設するととも
に第１絶縁層上全面を被覆したものを本発明のマスター
ウエハとする。また、本発明においては、第２層金属配
線２６の形成前に、すべてのｖｉａホール配置可能位置
であるｖｉａグリッドの格子点２３に第２絶縁層（図示
せず）を貫通する、第１層および第２層金属配線２４お
よび２６間の接続用のｖｉａホール３０（第２層絶縁膜
のスルーホール）を共通化されたｖｉａホール形成用マ
スク（ｖｉａホール共通化マスクまたはマスター化ｖｉ
ａマスク）を用いて形成しておくのが好ましい。図示例
においては、コンタクトグリッドの格子点２２とｖｉａ
グリッドの格子点２１とは配線グリッド２０の格子点２
１に対して、反対側に位置するように設けられている
が、本発明はこれに限定されず、同じ位置であっても、
配線グリッド２０の格子点２１間を結ぶ線に対して反対
側に位置するように設けてもよい。

【００３３】図３（ａ）および（ｂ）において、第１絶
縁層（図示せず）下の拡散層１４とこの第１絶縁層上
で、かつ配線グリッド２０の格子点２１を結ぶ線上に形
成された第１金属配線２４とは、これから側方に延線さ
れた配線接続部２５およびコンタクトホール配置可能位
置であるコンタクトグリッドの格子点２２上に形成され
たコンタクトホール２８ａを介して電気的に接続され
る。また、第２絶縁層（図示せず）下の第１層金属配線
２４と同様にこの第２絶縁層上で、かつ配線グリッド２
０の格子点２１を結ぶ線上に形成された第２層金属配線
２６とは、第１層金属配線２４から側方に延線された配
線接続部２５、ｖｉａホール配置可能位置であるｖｉａ
ホール配置可能位置グリッド（以下、ｖｉａグリッドと
いう）の格子点２３上に形成されたｖｉａホール３０ａ
および第２層金属配線２６から側方に延線された配線接
続部２７を介して電気的に接続される。なお、基本セル
１２などを含む下地層と第１層金属配線２４との接続に
使用されない未使用コンタクトホール２８ｂおよび第１
層と第２層金属配線２４と２６間の接続に使用されない
未使用ｖｉａホール３０ｂは、それぞれ第１および第２
絶縁層に開口した状態で残ることになるが、下地とカス
タム用配線および上下カスタム用配線は共に接触してお
らず、最終的にはそれぞれ第２絶縁層およびパッシベー
ション層（図示せず）で埋められ、絶縁される。なお、
未使用コンタクトホール２８ｂおよび未使用ｖｉａホー
ル３０ｂは、カスタム用配線金属で埋め、その上にそれ
ぞれ第２絶縁層およびパッシベーション層を積層して、
それぞれ第１層金属配線２４および第２層金属配線２６
との絶縁を最終的に図るようにしてもよい。

【００３４】本発明法によって製造される半導体装置お
よびこれに用いられる本発明のマスターウエハは基本的
に以上のように構成されるが、以下にその製造方法につ
いて説明する。図４（ａ）〜（ｃ）および図５（ａ）〜
（ｄ）と図６（ｅ）〜（ｇ）は、それぞれ本発明法によ
る半導体装置を製造する際の本発明のマスターウエハ製
造プロセスおよび２層配線プロセスの実施例を示す断面
模式図である。なお、図４（ｃ）は、本発明のマスター
ウエハの一実施例を示す。

【００３５】図４（ａ）は、図９（ａ）に示す従来のマ
スタースライス法を用いるセミカスタム半導体、例えば
ゲートアレイのマスターウエハと全く同様の構成を有す
るゲートアレイ１０を示すもので、これは、シリコン基
板１１上に２次元アレイ状に基本セル１２が形成され、
その上の全面を被覆する第１層間絶縁膜（第１絶縁層）
３２が積層されている。ゲートアレイ１０の基本セル１
２では、図中左側ではＮ型シリコン基板１１上にゲート
酸化膜１５を介してポリシリコンゲート１６が形成さ
れ、ポリシリコンゲート１６の両側のシリコン基板１１
内にはＰ⁺ 拡散層１４ａが形成されている。また、図中
右側では、Ｎ型シリコン基板１１にＰウエル１３が形成
され、Ｐウエル１３上にゲート酸化膜１５を介してポリ
シリコンゲート１６が形成され、ポリシリコンゲート１
６の両側のＰウエル１３内にはＮ⁺拡散層１４ｂが形成
されている。さらに拡散層１４ａと１４ｂとの間には素
子分離膜（ＬＯＣＯＳ：ＳｉＯ₂ ）が形成されている。
このように構成された基本セル１２がシリコンウエハ上
に２次元アレイ状に形成されたシリコンウエハ上に、基
本セル１２の上の全面を被膜する第１層間絶縁膜（第１
絶縁層）３２が形成される。

【００３６】ここで、シリコン基板１１上への基本セル
の形成方法は特に制限的ではなく、従来公知の方法によ
って形成すればよい。また、第１絶縁層３２およびその
形成方法も特に制限的ではなく、シリコン酸化膜（Ｓｉ
Ｏ₂ ）、リンガラス（ＰＳＧ）膜、シリコン窒化膜、ス
ピンオングラス（ＳＯＧ）膜などの従来公知の絶縁膜を
加熱蒸着、スパッタリングなどのＰＶＤ法、ＣＶＤ法、
塗布（焼付）法などの従来公知の方法により形成すれば
よい。

【００３７】次に図４（ｂ）に示すように、第１絶縁層
３２に、図１（ａ）、図３（ａ）および（ｂ）に示すす
べてのコンタクトホール配置可能位置、すなわちコンタ
クトグリッドのすべての格子点２２においてコンタクト
ホール共通化マスク（図示せず）を用いホトリソグラフ
ィー技術によってコンタクトホール２８を形成する。コ
ンタクトホール２８を形成するホトリソグラフィー法
は、コンタクトホール共通化マスクを用いること以外は
従来公知の方法を適用することができる。例えば、図４
（ａ）に示すゲートアレイ１０上にレジストを塗布し、
コンタクトホール共通化マスクを用いて露光、現像しレ
ジストをマスクとして第１絶縁層をエッチングして、コ
ンタクトホール２８を形成する。

【００３８】続いて、図４（ｃ）に示すようにコンタク
トホール２８が形成されたゲートアレイ１０上に、コン
タクトホール２８を埋設し、第１絶縁層３２を被覆する
第１金属層２４、例えばアルミニウム（Ａｌ）膜を形成
する。第１金属層２４の形成材料およびその形成方法も
特に制限的ではなく、従来公知の材料および方法を適用
することができる。例えば、金属材料としてはＡｌ，Ａ
ｌ合金などの配線用金属材料を挙げることができ、形成
方法としては蒸着、スパッタリング等のＰＶＤ法などを
挙げることができる。こうして、図４（ｃ）に示す本発
明のマスターウエハ４０を製造することができる。

【００３９】本発明の半導体装置の製造方法は、図４
（ａ）に示す従来のマスターウエハに対して、図４
（ｂ）および（ｃ）のコンタクトホール形成工程および
第１金属層形成工程までをマスターウエハ製造プロセス
とするもので、図４（ｃ）に示すコンタクトホール２８
および第１金属層２４が形成されたマスターウエハ４０
を用いて、カスタマイズを行って、本発明の半導体装置
を製造するものである。本発明のカスタマイズプロセス
を説明する。

【００４０】図４（ｃ）に示すマスターウエハ４０に第
１層金属配線形成用カスタムマスクを用いホトリソグラ
フィー技術によってエッチングして図５（ａ）に示すよ
うな第１層金属配線２４が形成される。ここで、第１層
金属配線２４は、所定のカスタム配線パターンを持ち図
３（ａ）および（ｂ）に示すようにカスタム配線用グリ
ッド２０上に所定幅ｂで形成され、接続が必要なコンタ
クトホール２８の配線接続部２５にはグリッド２０上の
配線２４から延線され、また、後述するが、接続に用い
られるｖｉａホール３０ａとの接続のために、ｖｉａホ
ール３０形成位置（格子点）２３に形成される配線接続
部２５にも配線２４から延線されることはいうまでもな
い。

【００４１】次に、図５（ｂ）に示すように、第２層間
絶縁膜（第２絶縁層）３４を上述した第１絶縁層３２と
同様に第１層金属配線２４上に形成する。ここで、図５
（ａ）に示すように未使用コンタクトホール２８ｂはそ
の底部に多少の第１層金属配線材料が残存し、開口され
た状態で残されることがあっても、図５（ｂ）に示すよ
うに、第２絶縁層で埋め戻されるので、十分な絶縁性が
確保されることはいうまでもない。続いて、図５（ｃ）
に示すように、この第２絶縁層３４に、図３（ａ）およ
び（ｂ）に示すすべてのｖｉａホール配置可能位置、す
なわち、ｖｉａグリッドのすべての格子点２３において
ｖｉａホール共通化マスク（図示せず）を用い、ホトリ
ソグラフィー技術によってエッチングしてすべてのｖｉ
ａホール３０を形成する。ｖｉａホール３０を形成する
ホトリソグラフィー技術は、コンタクトホール形成用ホ
トグラフィー技術と同様であってよい。なお、ここで
は、ｖｉａホール形成のためにｖｉａホール共通化マス
クを用いているが、本発明はこれに限定されず、コンタ
クトホール共通化マスクをそのまま用いてもよいし、他
のｖｉａホール形成用マスクを用いてもよいし、カスタ
マイズｖｉａホール形成用マスクを用いてもよい。

【００４２】次に、図５（ｄ）に示すように、上述した
第１金属層２４と同様にｖｉａホール３０を埋設し、第
２絶縁層３４を被覆する第２金属層２６を形成する。続
いて、図６（ｅ）に示すように、第１層金属配線２４と
同様に第２層金属配線形成用カスタムマスクを用い、ホ
トリソグラフィー技術によって、エッチングして所定の
カスタム配線パターンを持つ第２層金属配線２６をカス
タム配線グリッド２０上に形成する。ここでも、図３
（ａ）および（ｂ）に示すように第１層金属配線２４か
ら延線されｖｉａホール形成位置（格子点２３）に形成
された配線接続部（パッド）２５とｖｉａホール３０ａ
を介して接続可能なように、第２層金属配線２６から延
線され、ｖｉａホール３０ａの形成位置に形成された配
線接続部２７が設けられる。

【００４３】この後、図６（ｆ）に示すように、第２層
金属配線２６上にパッシベーション膜３６を形成し、こ
れに図６（ｇ）に示すようにボンディング用ｖｉａホー
ル（ボンディング用パッド）３８をパッシベーションｖ
ｉａ共通化マスクを用いて形成する。ここで、パッシベ
ーション膜３６およびボンディング用ｖｉａホール（ボ
ンディング用パッド）３８の形成は、特に制限的ではな
く、従来公知の方法によればよい。パッシベーションｖ
ｉａ共通化マスクも、従来公知のマスクを用いてもよ
い。こうして、本発明の２層配線半導体層を製造するこ
とができる。

【００４４】このように、本発明によれば、従来法では
カスタマイズ工程であったコンタクトホール形成工程お
よび第１金属層の形式工程をマスター化し、マスター化
されたコンタクトホールを持ち、第１金属層が被覆され
たゲートアレイ１０をマスターウエハ４０とすることが
できるので、カスタマイズ工程を２工程少なくすること
ができる。例えば、従来法では第１層間絶縁膜３２が形
成されたマスターウエハからボンディング用ｖｉａホー
ル形成（パッシベーション膜エッチング）工程までのカ
スタマイズの基本工程が９工程であるのに対し、本発明
法では、先の２工程がマスターウエハ製造プロセスとし
て行うことができるので、図４（ｃ）に示すマスターウ
エハ４０から図６（ｇ）に示すボンディング用ｖｉａホ
ール形成工程までのカスタマイズの基本工程を７工程に
減らすことができる。

【００４５】従って、カスタマイズ工程を短縮でき、製
品納期を短縮することができる。例えば、２層配線プロ
セスでは、従来、コンタクトホール、第１層金属配線、
ｖｉａホール、第２層金属配線用の４枚のカスタムマス
ク（レクチル）が必要であったが、本発明法において、
さらに、ｖｉａホール形成用マスクを共通化したもので
は、第１および第２金属配線用の２枚カスタムマスクの
みを新規に製造すればよいので、マスクの製造コストを
低下させ、製造期間等を短縮できる。

【００４６】上述した例においては、図４（ａ）〜
（ｃ）の工程を経て得られた本発明のマスターウエハ４
０に図５（ａ）〜（ｄ）および図６（ｅ）〜（ｇ）の各
工程を行って製造される、カスタム用配線に金属層を２
層用いる２層配線構造の半導体集積回路であって、格子
点２２からなるコンタクトグリッドおよび格子点２３か
らなるｖｉａグリッドが、それぞれ格子点２１からなる
配線グリッド２０に対し、上述した所定間隔Ｌ_a だけま
たはこれ以上ずれるようにかつ全グリッドが同じ均一格
子間隔Ｌ_b （ここでＬ_b はｖｉａホール３０ａに対して
も上記した条件を満たすものとする）を持つように設定
し、接続コンタクトホール２８ａと接続ｖｉａ３０ａと
の重なりを考慮し、コンタクトホール２８用コンタクト
グリッド、カスタマイズ配線層形成用配線グリッド２０
およびｖｉａホール３０用ｖｉａグリッドの三重グリッ
ド構造としているけれども、本発明はこれに限定され
ず、１層配線構造として、図５（ｂ）〜（ｄ）および図
６（ｅ）に示すｖｉａホール３０ａを用いる第２層配線
形成プロセスを省略してコンタクトグリッドおよび配線
グリッドの二重グリッド構造としてもよいし、３層以上
の多層配線構造として、図５（ｂ）〜（ｄ）および図６
（ｅ）に示すｖｉａホールを用いる配線形成プロセスを
繰り返してｖｉａホール各配線層間で位置をずらして、
ｖｉａ１ホール、ｖｉａ２ホール……の複数種類とし
て、これに対応するｖｉａ１グリッド、ｖｉａ２グリッ
ドを用いる四種以上の多重グリッド構造としてもよい。
また、３層以上の多層配線構造であっても、各配線層間
のｖｉａホールの位置を共通化することにより三重グリ
ッド構造としてもよいし、２層以上の多層配線構造であ
っても、コンタクトホールと全ｖｉａホールの位置を共
通化して、接続孔形成用のグリッドとカスタム用配線グ
リッドとの二重グリッド構造としてもよい。

【００４７】このように、本発明法により製造される半
導体装置は、二重以上の多重グリッド構造とすることに
より、マスターチップ上に配置可能なすべてのコンタク
トホールおよびｖｉａホールなどの接続孔を形成するこ
とが可能であるため、コンタクトホール形成用マスクお
よびｖｉａホール形成用マスクなどの接続孔形成用マス
クサイズを、同一チップサイズ毎に共通化することがで
きる。ここで、本発明においては、同一チップサイズで
は配線グリッドは同一であるので、二重グリッド構造で
あれば、コンタクトホール形成用マスクを共通化でき、
三重グリッド構造では、コンタクトホール形成用マスク
の他にｖｉａホール形成マスクも共通化でき、四重以上
の多重グリッド構造では、各配線層間のｖｉａホールを
複数種類（多くともグリッドの種類数−２）について共
通化できる。

【００４８】さらに、本発明は、上述した図示例のゲー
ト敷き詰め型ゲートアレイに限定されるものではなく、
前述した通常のチャネルゲートアレイ、エンベッデッド
アレイやスタンダードセル等のように配線がグリッド構
造を取るものであれば、すべてのものに適用可能であ
る。また、用いられるグリッドも、コンタクトホール、
カスタム用配線層、ｖｉａホールの位置のみに限定され
るものではなく、複数種のｖｉａホール（多層配線間
の）に対しても全く同様に適用可能である。

【００４９】

【発明の効果】以上、詳述したように、本発明によれ
ば、従来のマスターウエハの第１層間絶縁膜にコンタク
トホールを形成する工程およびこの上に第１金属層を被
覆する工程の２工程を施したものを本発明のマスターウ
エハとすることができるので、本発明のマスターウエハ
を用いることにより、本発明のカスタマイズの基本工程
を従来より上述の２工程を短縮でき、製品納期を短縮で
きる。

【００５０】また、本発明によれば、多層配線構造で
は、従来、カスタマイズが必要であったコンタクトホー
ル、第１層金属配線、ｖｉａホール、第２層金属配線…
…などを形成するためのマスクのうち、少なくともコン
タクトホール形成用マスクおよびｖｉａホール形成用マ
スクを同一チップサイズについて共通化できるので、こ
れらがカスタマイズ不要となる。

【００５１】このため、本発明によれば、コンタクトホ
ールおよびｖｉａホールの位置が予め定められているの
で、コンタクトホールおよびｖｉａホールに関して、設
計時のコンピュータの処理が不要となり、計算機の負荷
を大幅に軽減できる。

【００５２】また、本発明によれば、新規半導体チップ
の製造時に、新規に作製する必要のあるマスクの数を大
幅に低減、例えば半減もしくはそれ以上に低減できるの
で、マスク作成期間の短縮、マスク作製コストの低減、
工場でのマスク受入れ検査時間の短縮ができ、その結
果、製品納期の短縮やコストダウンが可能となる。

【００５３】さらに、従来の方法では、下地層と第１層
金属配線との間のコンタクトホールによる接続部分を第
２層金属配線が通過するために、コンタクトホールによ
る接続部分形成時に生じる段差上を配線が通過し、配線
歩留りの低下を生じていたが、本発明によれば、配線は
コンタクトホール（による接続部分の）上を通過しない
ため、配線歩留りが向上した。

【図面の簡単な説明】

【図１】 （ａ）および（ｂ）は、それぞれ本発明に係
る半導体装置の一実施例のグリッド構造の一例を示す模
式図およびその部分拡大図である。

【図２】 （ａ）および（ｂ）は、いずれも本発明に係
る半導体装置の一実施例の接続孔と金属配線との関係を
示す模式図である。

【図３】 （ａ）および（ｂ）は、それぞれ本発明法に
よって製造される半導体装置の別の実施例の構成模式図
およびその部分拡大図である。

【図４】 （ａ）、（ｂ）および（ｃ）は、本発明に係
るマスターウエハの製造プロセスの一実施例を示す断面
模式図である。

【図５】 （ａ）〜（ｄ）は、本発明に係る半導体装置
の製造方法の各プロセスを示す一実施例の断面模式図で
ある。

【図６】 （ｅ）〜（ｇ）は、本発明に係る半導体装置
の製造方法の各プロセスを示す一実施例の断面模式図で
ある。

【図７】 従来の半導体装置のグリッド構造を示す模式
図である。

【図８】 従来の半導体装置の構成模式図である。

【図９】 （ａ）〜（ｄ）は、従来の半導体装置の製造
方法の各プロセスを示す断面模式図である。

【図１０】 （ｅ）〜（ｇ）は、従来の半導体装置の製
造方法の各プロセスを示す断面模式図である。

【符号の説明】

１０ ゲートアレイ １１ シリコン基板 １２ 基本セル １３ Ｐウエル １４，１４ａ，１４ｂ 拡散層 １５ ゲート酸化膜 １６ ゲート電極 １７ 素子分離膜（ＬＯＣＯＳ） ２０，２０ａ，２０ｂ 配線グリッド ２１，２２，２３ 格子点 ２４，２６ 金属配線（金属層） ２５，２７ 配線接続部 ２８，２８ａ，２８ｂ コンタクトホール ３０，３０ａ，３０ｂ ｖｉａホール ３２，３４ 絶縁層 ３６ パッシベーション層 ３８ ボンディング用ｖｉａホール（ボンディング用
パッド） ４０ マスターウエハ

Claims (7)

【特許請求の範囲】
1. 【請求項１】マスタースライス法を用いるセミカスタム
   半導体装置を製造するに際し、シリコンウエハ上にアレ
   イ状に配列される基本セルを形成した後、この上に全面
   を被覆する第１層間絶縁膜を形成し、前記基本セルに対
   して設定される均一な所定格子間隔を持つカスタム用配
   線グリッドから所定の間隔を持つグリッドの格子点上に
   あるコンタクト配置可能な位置のすべてにコンタクトホ
   ール共通化マスクを用いてコンタクトホールを形成し、
   次いで、その上に全面を被覆する第１金属層を形成して
   マスターウエハとした後、このマスターウエハにカスタ
   ムマスクを用いてエッチングして前記カスタム用配線グ
   リッド上およびこれと前記コンタクトホールとの間に第
   １金属配線層を形成し、続いてその上に全面を被覆する
   第２層間絶縁膜を形成し、前記カスタム用配線グリッド
   から所定の間隔を持つグリッドの格子点上にあるｖｉａ
   ホール配置可能な位置にｖｉａホールを形成し、次いで
   その上に全面を被覆する第２金属層を成形し、この第２
   金属層をエッチングして第２金属配線層を形成すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】前記ｖｉａホールは、同一のマスターウエ
   ハに対し、すべての配置可能な位置を穿孔するｖｉａホ
   ール共通化マスクによって形成される請求項１に記載の
   半導体装置の製造方法。
3. 【請求項３】前記コンタクトホールおよびｖｉａホール
   への配線は、前記カスタム用配線グリッド上に形成され
   たカスタム用金属配線から前記コンタクトホールおよび
   ｖｉａホールまたはその周囲に形成された配線接続部ま
   でカスタム用金属配線層を延線することによって行う請
   求項１または２に記載の半導体装置の製造方法。
4. 【請求項４】前記コンタクトホールまたはｖｉａホール
   配置可能位置と前記カスタム用配線グリッドとの間の前
   記所定間隔は、前記コンタクトホールまたはｖｉａホー
   ルとこれに隣接するカスタム用配線が製造時に接触しな
   い間隔である請求項１〜３のいずれかに記載の半導体装
   置の製造方法。
5. 【請求項５】前記所定格子間隔は、前記カスタム用配線
   グリッド上に形成されたカスタム用金属配線から延線さ
   れた前記コンタクトホールまたはｖｉａホールの配線接
   続部と同一のカスタム用金属配線層の延線されていない
   隣接するカスタム用金属配線とが製造時に接触しない間
   隔である請求項１〜４のいずれかに記載の半導体装置の
   製造方法。
6. 【請求項６】請求項１〜５のいずれかに記載の半導体装
   置の製造方法であって、第２金属配線層を形成した後、
   直ちにあるいはさらに上記金属配線層形成工程を繰り返
   して連続して金属配線層を積層した後、その上に全面を
   被覆するパッシベーション膜を形成し、これをエッチン
   グしてボンディング用ｖｉａホールを形成することを特
   徴とする半導体装置の製造方法。
7. 【請求項７】マスタースライス法を用いるセミカスタム
   半導体装置を製造するのに用いられるマスターウエハで
   あって、シリコンウエハ上にアレイ状に配列される基本
   セルと、この基本セルに対して設定される均一な所定格
   子間隔を持つカスタム用配線グリッドから所定の間隔を
   持つグリッドの格子点上にあるコンタクト配置可能な位
   置のすべてに前記基本セルまで達するコンタクトホール
   を持ち、前記基本セル上に積層された第１層間絶縁膜
   と、前記コンタクトホールを埋設するとともに前記第１
   層間絶縁膜上の全面を被覆する第１金属層とを有するこ
   とを特徴とするマスターウエハ。