JPH0716210U - 基準電圧源回路 - Google Patents

基準電圧源回路

Info

Publication number
JPH0716210U
JPH0716210U JP5145093U JP5145093U JPH0716210U JP H0716210 U JPH0716210 U JP H0716210U JP 5145093 U JP5145093 U JP 5145093U JP 5145093 U JP5145093 U JP 5145093U JP H0716210 U JPH0716210 U JP H0716210U
Authority
JP
Japan
Prior art keywords
transistor
reference voltage
differential amplifier
voltage source
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5145093U
Other languages
English (en)
Other versions
JP2604043Y2 (ja
Inventor
壽 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP1993051450U priority Critical patent/JP2604043Y2/ja
Publication of JPH0716210U publication Critical patent/JPH0716210U/ja
Application granted granted Critical
Publication of JP2604043Y2 publication Critical patent/JP2604043Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【目的】 温度係数が小さく、安定した基準電圧を供給
するために動作電流の設計が容易な基準電圧源回路を提
供することを目的とする。 【構成】 基準電圧源からの出力を、エミッタ面積比が
1:Nの2つのトランジスタからなる第1の差動増幅器
に接続し、N倍されたトランジスタの出力を第2の差動
増幅器に接続し、この出力をエミッタ面積比がM:1の
ペアトランジスタに接続し、M倍されたトランジスタか
ら出力トランジスタと抵抗を介して、第1の差動増幅器
に帰還をかけ、ペアトランジスタにて設定される電流
を、基準電圧源と第1の差動増幅器に転移するカレント
ミラー回路を接続した構成とした。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体集積回路において、1V以下の低電圧でも動作可能な基準電 圧源回路に関する。
【0002】
【従来の技術】
図3に従来の低電圧動作可能な基準電圧源回路を示す。この回路は、エミッタ 面積比を1:N(N>1)としたトランジスタQ22とトランジスタQ21のベ ースをそれぞれ互いに接続し、トランジスタQ21のエミッタを抵抗R23を介 して接地し、トランジスタQ21のベースとエミッタの間に抵抗R21、R22 を接続した基準電圧源10と、このトランジスタQ21、Q22のコレクタにト ランジスタQ23、Q24からなるカレントミラー回路11を接続したものであ る。
【0003】 そして、トランジスタQ23、Q21のコレクタに制御用のトランジスタQ2 6、Q25を接続し、トランジスタQ28、Q27および抵抗R24からなるス タートアップ回路12が接続されている。また、6は基準電圧Vr を出力する出 力端子、8は電源、9は接地である。
【0004】 このような回路では、トランジスタQ21のベース・エミッタ間の電圧をVBE 21とし、トランジスタQ22のベース・エミッタ間の電圧をVBE22として、抵抗 R23の両端に発生する電圧VXを求めると、 VX=VBE22−VBE21 =VT・ln(IC/IS)−VT・ln(IC/IS・N) =VT・ln N …(1) が得られる。 VTはサーマル電圧、IS は逆方向飽和電流、ln は自然対数であ る。
【0005】 基準電圧Vrを電圧VXを用いて表わせば、 Vr=VX+(VBE22−VX)[R22/(R21+R22)] =VX・[R21/(R21+R22)] +VBE22[R22/(R21+R22)] …(2) となり、式(1)、(2)より、 Vr=[R21/(R21−R22)]・VT・ln N +VBE22[R22/(R21+R22)] …(3) で表わされる。
【0006】 これを温度Tで微分すると、 d Vr/dT=[R21/(R21+R22)]・k/q・ln N +[R22/(R21+R22)]・d VBE22 /dT …(4) となる。kはボルツマン定数、qは電子の電荷である。この式(4)の第2項の d VBE22 /dTは約−2mV/℃であり、抵抗R21、R22の比を適切に選 ぶことにより、温度の依存度が低い基準電圧が得られる。
【0007】
【考案が解決しようとする課題】
しかし、上記に述べたような、トランジスタQ21のベース・エミッタ間に抵 抗R21、R22を挿入し、その接続点より基準電圧を取り出す構成では、設計 が合せ込みになり、温度係数が通常のバンドギャップより大きく、出力インピー ダンスも高くなり、任意の電圧を得るため出力に新たな増幅回路が必要になるな どの問題があった。以下、これらについて詳しく述べる。
【0008】 式(2)の第2項におけるベース・エミッタ間の電圧VBE22は、 VBE22=VT・ln(IC/IS) …(5) であるが、このコレクタ電流IC は抵抗R21、R22に流れる電流をI3 とす ると、 IC =VX /R3 −I3 =VT /R3 ・ln N−I3 …(6) I3 =VBE21 /(R21+R22) [VT /(R21+R22)]・ln(IC /IS・N) …(7)
【0009】 式(6)、(7)より、 IC =(VT /R3 )・ln N −[VT /(R21+R22)]・ln(IC /IS・N) …(8) となる。この式(8)より、コレクタ電流IC を希望する電流値にするには、コ ンピュータシミュレーション等による合せ込みが必要であり、設計に多大な時間 を要していた。
【0010】 また、通常のバンドギャップリファレンスでは、動作電流は(VT /R)・l nNで表わされ、温度特性はサーマル電圧VT が約3500ppm/℃であり、 抵抗が拡散抵抗の場合は約2000ppm/℃で、ともに正の温度計数であり、 その差が動作電流の温度係数となる。ベース・エミッタ間の電圧の温度係数は、 動作電流の増加とともに小さくなるため、動作電流の変動により実際は零になら ない。
【0011】 図3における回路では、温度上昇とともに、トランジスタQ21のベース・エ ミッタ間電圧VBE21の電位は下がり、抵抗R21、R22の抵抗値は上がるので 、電流I3 は減少する。
【0012】 このため、動作電流は通常のバンドギャップのサーマル電圧VT と、抵抗R2 3の差に加えて変動分の電流iが加えられるため、温度係数は大きくなる。
【0013】 本考案は、上記のような問題点を解決し、温度係数が小さく、安定した基準電 圧を供給するための動作電流の設計が容易な基準電圧源回路を提供することを目 的とする。
【0014】
【課題を解決するための手段】
上記問題を解決するため、本考案は第1のトランジスタのベースと接地間に、 第1の抵抗と第2の抵抗を直列に接続した基準電圧源と、該第1、第2の抵抗の 接続点に第2のトランジスタのベースを接続し、コレクタを第3の抵抗を介して 接地し、エミッタ面積比を1:N(N>1)とした第2のトランジスタと第3の トランジスタを差動接続した第1の差動増幅器と、該第2のトランジスタのコレ クタを非反転入力に接続した第2の差動増幅器と、該第2の差動増幅器の出力を 第4のトランジスタのベースに接続し、エミッタを第5の抵抗を介して接地する とともに、第2の差動増幅器の反転入力に接続し、それぞれのベースを互いに接 続し、エミッタ面積比をM:1(M>1)とした第4、第5のペアトランジスタ と、該第4のトランジスタのコレクタを第6のトランジスタと第6の抵抗を介し て、第1の差動増幅器の第3のトランジスタのベースに帰還をかけ、該第4、第 5のペアトランジスタにて設定される電流を、基準電圧源と第1の差動増幅器に 転移するカレントミラー回路を接続した構成としたものである。
【0015】
【実施例】
以下、本考案の実施例について説明する。図1は本考案の一実施例の回路図を 示す。図において、1は第1のトランジスタQ8のベースと接地9間に第1の抵 抗R1と第2の抵抗R2を直列に接続した基準電圧源であり、トランジスタQ7 、Q9は抵抗R1、R2に電流を供給している。2は第2のトランジスタQ11 と第3のトランジスタQ12及び第3の抵抗R3からなる第1の差動増幅器であ り、トランジスタQ11、Q12はエミッタ面積比を1:N(N>1)に設定し ており、トランジスタQ11のコレクタは抵抗R3を介して接地9に接続してい る。
【0016】 3は第2の差動増幅器であり、トランジスタQ11のコレクタを非反転入力に 接続している。4は第4のトランジスタQ16と第5のトランジスタQ17から なるペアトランジスタであり、エミッタ面積比をM:1(M>1)に設定し、ベ ースをともに第2の差動増幅器3の出力に接続し、トランジスタQ16のエミッ タを第5の抵抗R5を介して接地9に接続するとともに、第2の差動増幅器3の 反転入力に接続している。また、トランジスタQ16のコレクタは第6の出力用 のトランジスタQ13と第6の抵抗R6を介して、第1の差動増幅器2のトラン ジスタQ12のベースに帰還をかけている。
【0017】 5は、トランジスタQ14、Q15、Q10、Q5、Q6、Q4からなるカレ ントミラー回路であり、上記ペアトランジスタ4で設定される電流をトランジス タQ10、Q6、Q5、Q4に転移している。7はトランジスタQ1、Q2、Q 3、抵抗R7、R8からなるスタートアップ回路であり、6は出力端子、8は電 源、9は接地である。
【0018】 この実施例の回路において、トランジスタQ8のベース・エミッタ間の電圧を VBE 8、トランジスタQ11のベース・エミッタ間の電圧をVBE11、トランジス タQ12のベース・エミッタ間の電圧をVBE12、トランジスタQ16のベース・ エミッタ間の電圧をVBE16、トランジスタQ17のベース・エミッタ間の電圧を VBE17とし、抵抗R3に流れる電流をI1、抵抗R5を流れる電流をI2と定め、 トランジスタQ12のベース電圧をVrとすると基準電圧Vrは、 Vr=VBE 8・[R2/(R1+R2)]+VBE11−VBE12 …(9) となる。
【0019】 このとき、トランジスタQ16、Q17はエミッタ面積比をM:1(M>1) に設定してあるので、電流I2 は、 I2 =(VBE17 −VBE16)/R5 =[VT・ln(I2 /IS)−VT・ln(I2 /IS・M)]/R5 =(VT/R5)・ln M …(10) となる。
【0020】 また、カレントミラー回路5のトランジスタQ10のエミッタ面積を、トラン ジスタQ14、Q15のL倍に設定すると、トランジスタQ12のコレクタ電流 IC 12は、 IC 12=I2 ・L−I1 …(11) I1 =I2 ・(R5/R3) …(1
2)
【0021】 式(11)、(12)より、 IC 12=I2 ・L−I2 ・(R5/R3) =I2[L−(R5/R3)] …(13)
【0022】 式(9)に、式(10)、(11)、(12)を代入すると、 Vr =VBE8・[R2/(R1+R2)] +VT ・ln [I2・(R5/R3)/IS ] −VT・ln {I2 [L−(R5/R3)]/IS ・N} …(14) =VBE8 ・[R2/(R1+R2)]+VT・ln{ (R5/R3)・N/[L−(R5/R3)]} …(15)
【0023】 式(15)を温度Tで微分すると、 dVr /dT=dVBE8 /dT・[R2/(R1+R2)] +(k/q)・ln{(R5/R3)・N /[L−(R5/R3)]} …(16) で示される。ここで、dVBE8 /dTは約−2mV/℃であり、抵抗R1、R2 、R3、R5及びトランジスタQ11、Q12、Q14、Q10のエミッタ面積 比N、Lを適切に設定することによって温度係数を下げることができる。
【0024】 図2は本考案の他の実施例を示すものであり、図において図1と同一符号は同 一または相当するものを表わす。この回路は第1の作動増幅器の出力をトランジ スタQ12から取り出したものである。これは、図1で出力電圧を高くした場合 、トランジスタQ13のベース・エミッタ間で動作電圧が制限されるため、図2 においてこれを防ぐためにトランジスタQ13をPNPタイプとしている。また 、基準電圧源を簡素化することによりトランジスタの数を少なくした構成となっ ている。
【0025】
【考案の効果】
以上説明したように、本考案における基準電圧源回路では、動作電流は式(1 0)によって決まるため設計が容易であり、その温度依存性もサーマル電圧と抵 抗R5によって決まるため、従来より小さな温度係数が得られる。また出力電圧 は抵抗R6とR4の比で容易に設定が可能となる。
【図面の簡単な説明】
【図1】本考案の一実施例の回路図である。
【図2】本考案の他の実施例の回路図である。
【図3】従来の基準電圧源回路の回路図である。
【符合の説明】
1 基準電圧源 2 第1の差動増幅器 3 第2の差動増幅器 4 ペアトランジスタ 5 カレントミラー回路 6 出力端子 7 スタートアップ回路 8 電源 9 接地

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 第1のトランジスタのベースと接地間
    に、第1の抵抗と第2の抵抗を直列に接続した基準電圧
    源と、該第1、第2の抵抗の接続点に第2のトランジス
    タのベースを接続し、コレクタを第3の抵抗を介して接
    地し、エミッタ面積比を1:N(N>1)とした第2の
    トランジスタと第3のトランジスタを差動接続した第1
    の差動増幅器と、該第2のトランジスタのコレクタを非
    反転入力に接続した第2の差動増幅器と、該第2の差動
    増幅器の出力を第4のトランジスタのベースに接続し、
    エミッタを第5の抵抗を介して接地するとともに、第2
    の差動増幅器の反転入力に接続し、それぞれのベースを
    互いに接続し、エミッタ面積比をM:1(M>1)とし
    た第4、第5のペアトランジスタと、該第4のトランジ
    スタのコレクタを第6のトランジスタと第6の抵抗を介
    して、第1の差動増幅器の第3のトランジスタのベース
    に帰還をかけ、該第4、第5のペアトランジスタにて設
    定される電流を基準電圧源と第1の差動増幅器に転移す
    るカレントミラー回路を接続したことを特徴とする基準
    電圧源回路。
JP1993051450U 1993-08-30 1993-08-30 基準電圧源回路 Expired - Fee Related JP2604043Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993051450U JP2604043Y2 (ja) 1993-08-30 1993-08-30 基準電圧源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993051450U JP2604043Y2 (ja) 1993-08-30 1993-08-30 基準電圧源回路

Publications (2)

Publication Number Publication Date
JPH0716210U true JPH0716210U (ja) 1995-03-17
JP2604043Y2 JP2604043Y2 (ja) 2000-04-10

Family

ID=12887275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993051450U Expired - Fee Related JP2604043Y2 (ja) 1993-08-30 1993-08-30 基準電圧源回路

Country Status (1)

Country Link
JP (1) JP2604043Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086057A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 基準電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086057A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 基準電圧発生回路

Also Published As

Publication number Publication date
JP2604043Y2 (ja) 2000-04-10

Similar Documents

Publication Publication Date Title
US4350904A (en) Current source with modified temperature coefficient
JPH0681013U (ja) 電流源回路
US4352057A (en) Constant current source
JPH0770935B2 (ja) 差動電流増幅回路
JPH1124769A (ja) 定電流回路
JPH0225561B2 (ja)
JPS62196714A (ja) 定電流供給回路
JP2604043Y2 (ja) 基準電圧源回路
JPH09146648A (ja) 基準電圧発生回路
JPH0784658A (ja) 電流源
JP2729071B2 (ja) 定電流回路
JP2663449B2 (ja) 定電流回路
JP2591817Y2 (ja) 定電圧生成回路
JPH0471364B2 (ja)
JP3282907B2 (ja) 基準電圧発生回路
JP2573279B2 (ja) 電流変換回路
JP2910003B2 (ja) 低電圧動作温度安定特性電流源回路
JPH0332831B2 (ja)
JPS62133810A (ja) 掛算回路
JP3547895B2 (ja) 定電流発生回路
JPH04338812A (ja) 基準電圧発生回路
JPS5899014A (ja) 利得調整回路
JP3391293B2 (ja) n乗回路
JPH07101825B2 (ja) 利得安定化差動増幅器
JPS634706A (ja) 電流差動回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees