JPH07162158A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH07162158A JPH07162158A JP5339592A JP33959293A JPH07162158A JP H07162158 A JPH07162158 A JP H07162158A JP 5339592 A JP5339592 A JP 5339592A JP 33959293 A JP33959293 A JP 33959293A JP H07162158 A JPH07162158 A JP H07162158A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- copper clad
- clad laminate
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052802 copper Inorganic materials 0.000 claims abstract description 22
- 239000010949 copper Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000002344 surface layer Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 27
- 238000005553 drilling Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 16
- 238000003475 lamination Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 狭小部品実装パッド下にサーフェイスビアホ
ールを形成する。 【構成】 表層と内層を構成する銅張積層板（１）へサ
ーフェイスビアホール用の穴（２）を穿設する際に、表
層パターン基準用パイロット穴（３）を同時に形成し、
このパイロット穴を基準として、表層のパターンの位置
合わせを行なうもので、マスクフィルム（９）と銅張積
層板（１）の位置合わせは、表層メッキ除去部（７）の
表層位置合わせ用パイロット穴（３）の穴壁部の内層メ
ッキ（４）による輪にマスクフィルム（９）のマークを
合わせることにより行い、ドライフィルムレジスト
（８）を現像し、エッチングすることにより、サーフェ
イスビアホール（２ａ）上に位置ズレすることなく実装
用パッド（１０）が形成できる。
ールを形成する。 【構成】 表層と内層を構成する銅張積層板（１）へサ
ーフェイスビアホール用の穴（２）を穿設する際に、表
層パターン基準用パイロット穴（３）を同時に形成し、
このパイロット穴を基準として、表層のパターンの位置
合わせを行なうもので、マスクフィルム（９）と銅張積
層板（１）の位置合わせは、表層メッキ除去部（７）の
表層位置合わせ用パイロット穴（３）の穴壁部の内層メ
ッキ（４）による輪にマスクフィルム（９）のマークを
合わせることにより行い、ドライフィルムレジスト
（８）を現像し、エッチングすることにより、サーフェ
イスビアホール（２ａ）上に位置ズレすることなく実装
用パッド（１０）が形成できる。
Description
【０００１】
【産業上の利用分野】本発明はプリント配線板の製造方
法に関し、特に部品の表面実装に対応した多層プリント
配線板の製造方法に関する。
法に関し、特に部品の表面実装に対応した多層プリント
配線板の製造方法に関する。
【０００２】
【従来の技術】従来、多層プリント配線板において、各
配線層どうしの電気的接続はスルーホールにより行われ
る。又、配線を高密度化するために表裏貫通のスルーホ
ールではなく、例えば最外層とその直下の内層とを電気
的に接続するようなサーフェイスビアホールを用いる例
もある。一方、近年プリント配線板への部品の実装方法
は、挿入法から急速に表面実装方法へと切り替ってきて
いる。これにより、スルーホールの機能は部品のリード
を挿入する機能から各配線層間の電気接続機能へと変化
している。このため、さらに配線密度を向上させるため
に、サーフェイスビアホール上に表面実装用パッドを配
置する方法が注目されている。このプリント配線板の製
造方法は、表層と内層を構成する銅張積層板にサーフェ
イスビアホール用の穴を穿設し、メッキおよび内層側の
み回路を形成した後、この銅張積層板と他の内層および
表層を構成する銅張積層板とプリプレグを重ねて、積層
する。積層後、貫通スルーホール、一般穴形成用の穴と
穿設し、メッキ、回路形成するものである。
配線層どうしの電気的接続はスルーホールにより行われ
る。又、配線を高密度化するために表裏貫通のスルーホ
ールではなく、例えば最外層とその直下の内層とを電気
的に接続するようなサーフェイスビアホールを用いる例
もある。一方、近年プリント配線板への部品の実装方法
は、挿入法から急速に表面実装方法へと切り替ってきて
いる。これにより、スルーホールの機能は部品のリード
を挿入する機能から各配線層間の電気接続機能へと変化
している。このため、さらに配線密度を向上させるため
に、サーフェイスビアホール上に表面実装用パッドを配
置する方法が注目されている。このプリント配線板の製
造方法は、表層と内層を構成する銅張積層板にサーフェ
イスビアホール用の穴を穿設し、メッキおよび内層側の
み回路を形成した後、この銅張積層板と他の内層および
表層を構成する銅張積層板とプリプレグを重ねて、積層
する。積層後、貫通スルーホール、一般穴形成用の穴と
穿設し、メッキ、回路形成するものである。
【０００３】一方、表面実装用部品は、ますます狭ピッ
チ化、小型化が進んでいる。例えば、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）やＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｉｏｎ Ｂｏｎｄｉｎｇ）等のパッケージは
リードピッチが０．５mmピッチから、０．４〜０．３mm
ピッチへと変化してきている。又、チップ部品も１６０
８タイプ（１．６×０．８mm）、１００５タイプ（１．
０×０．５mm）部品からさらに小型化されていく。これ
にともない、プリント配線板の部品実装用パッドも微細
化されてきており、サーフェイスビアホールと実装用パ
ッドとの位置合わせ精度の向上が必要となる。位置合わ
せ精度を悪化させる要因としては、（１）内層回路形成
時の穴とパターンのズレ、（２）積層時の各銅張積層板
間のズレ、（３）貫通穴穿設時のズレ、（４）表層回路
形成時の穴とパターンのズレがある。位置合わせ精度向
上のため、特開平４−７３９９６にあるように、あらか
じめ内層に基準マークを設けておき、これをＸ線で読み
取り、貫通穴穿設用の原点を補正する方法がある。本方
法では、各銅張積層板間のズレを抑制することが可能で
ある。
チ化、小型化が進んでいる。例えば、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）やＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｉｏｎ Ｂｏｎｄｉｎｇ）等のパッケージは
リードピッチが０．５mmピッチから、０．４〜０．３mm
ピッチへと変化してきている。又、チップ部品も１６０
８タイプ（１．６×０．８mm）、１００５タイプ（１．
０×０．５mm）部品からさらに小型化されていく。これ
にともない、プリント配線板の部品実装用パッドも微細
化されてきており、サーフェイスビアホールと実装用パ
ッドとの位置合わせ精度の向上が必要となる。位置合わ
せ精度を悪化させる要因としては、（１）内層回路形成
時の穴とパターンのズレ、（２）積層時の各銅張積層板
間のズレ、（３）貫通穴穿設時のズレ、（４）表層回路
形成時の穴とパターンのズレがある。位置合わせ精度向
上のため、特開平４−７３９９６にあるように、あらか
じめ内層に基準マークを設けておき、これをＸ線で読み
取り、貫通穴穿設用の原点を補正する方法がある。本方
法では、各銅張積層板間のズレを抑制することが可能で
ある。
【０００４】
【発明が解決しようとする課題】前述した、従来技術で
は、内層回路形成時の穴とパターンのズレ、貫通穴穿設
時のズレ、表層回路形成時の穴とパターンのズレの合計
量を０．１７５mm見込む必要がある。このため最小のパ
ッド幅は、０．１５mm（サーフェイスビア最小径）＋
０．１７５mm×２＝０．５mmとなる。近年増加している
０．５mmピッチ用のパッド幅は０．３mm以下であり、従
来技術によりサーフェイスビアホール上にパッドを形成
した場合、サーフェイスビアホールがはみ出すという問
題点があった。
は、内層回路形成時の穴とパターンのズレ、貫通穴穿設
時のズレ、表層回路形成時の穴とパターンのズレの合計
量を０．１７５mm見込む必要がある。このため最小のパ
ッド幅は、０．１５mm（サーフェイスビア最小径）＋
０．１７５mm×２＝０．５mmとなる。近年増加している
０．５mmピッチ用のパッド幅は０．３mm以下であり、従
来技術によりサーフェイスビアホール上にパッドを形成
した場合、サーフェイスビアホールがはみ出すという問
題点があった。
【０００５】
【課題を解決するための手段】本発明は、表層と内層を
電気的に接続するサーフェイスビアホール上に表面実装
用パッドを形成するプリント配線板の製造方法におい
て、表層と内層を構成する銅張積層板へサーフェイスビ
アホール用の穴を穿設する際に、表層パターン基準用パ
イロット穴を同時に形成することを特徴としたプリント
配線板の製造方法であり、また、表層のパターンを形成
する工程において、前記銅張積層板に形成した表層パタ
ーン基準用パイロット穴を用いて位置合わせをすること
を特徴とするプリント配線板の製造方法である。
電気的に接続するサーフェイスビアホール上に表面実装
用パッドを形成するプリント配線板の製造方法におい
て、表層と内層を構成する銅張積層板へサーフェイスビ
アホール用の穴を穿設する際に、表層パターン基準用パ
イロット穴を同時に形成することを特徴としたプリント
配線板の製造方法であり、また、表層のパターンを形成
する工程において、前記銅張積層板に形成した表層パタ
ーン基準用パイロット穴を用いて位置合わせをすること
を特徴とするプリント配線板の製造方法である。
【０００６】
【作用】本発明のプリント配線板の製造方法において
は、表層と内層を構成する銅張積層板にサーフェイスビ
アホール用の穴を穿設する際に、表層パターン基準用パ
イロット穴を同時に形成する工程と、表層のパターンを
形成する工程において、銅張積層板に形成した表層パタ
ーン基準用パイロット穴を用いて位置合わせをする工程
を持つもので、サーフェイスビアホール上に形成するパ
ッドの位置精度を向上させることができ、プリント配線
板の高密度化ができるものである。
は、表層と内層を構成する銅張積層板にサーフェイスビ
アホール用の穴を穿設する際に、表層パターン基準用パ
イロット穴を同時に形成する工程と、表層のパターンを
形成する工程において、銅張積層板に形成した表層パタ
ーン基準用パイロット穴を用いて位置合わせをする工程
を持つもので、サーフェイスビアホール上に形成するパ
ッドの位置精度を向上させることができ、プリント配線
板の高密度化ができるものである。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１〜図５は、本発明の一実施例のプリン
ト配線板の製造方法の断面図である。銅張積層板（１）
にサーフェイスビアホール形成用穴（２）を穿設する。
これと同時に表層位置合わせ用パイロット穴（３）を穿
設する（図１（Ａ））。この銅張積層板（１）に内層メ
ッキ（４）を形成し（図１（Ｂ））、内層面のみ所望の
パターンを形成する。（１３）はプリント配線板の内装
信号パターンであり（図４、５は図示せず）、（２ａ）
はサーフェイスビアホールである（図２（Ｃ））。次に
銅張積層板（１）をプリプレグを挟み、積層後貫通スル
ーホール形成用穴（５）を穿設する（図２（Ｄ））。こ
の貫通スルーホール形成用穴（５）の基準点は、内層認
識マークを利用する等の公知の技術で行なう。
説明する。 ［実施例１］図１〜図５は、本発明の一実施例のプリン
ト配線板の製造方法の断面図である。銅張積層板（１）
にサーフェイスビアホール形成用穴（２）を穿設する。
これと同時に表層位置合わせ用パイロット穴（３）を穿
設する（図１（Ａ））。この銅張積層板（１）に内層メ
ッキ（４）を形成し（図１（Ｂ））、内層面のみ所望の
パターンを形成する。（１３）はプリント配線板の内装
信号パターンであり（図４、５は図示せず）、（２ａ）
はサーフェイスビアホールである（図２（Ｃ））。次に
銅張積層板（１）をプリプレグを挟み、積層後貫通スル
ーホール形成用穴（５）を穿設する（図２（Ｄ））。こ
の貫通スルーホール形成用穴（５）の基準点は、内層認
識マークを利用する等の公知の技術で行なう。
【０００８】積層により一体化し、貫通スルーホール
（５ａ）を形成する貫通スルーホール形成用穴（５）を
穿設した銅張積層板（１）に、表層メッキ（６）を形成
した後（図３（Ｅ））、外層位置合せ用パイロット穴
（３）上の表層メッキを除去し、表層メッキ除去部
（７）を形成する（図３（Ｆ））。表層メッキの除去
は、例えば機械的な研磨や、化学的なエッチングによ
る。この時、多少の内層メッキが除去されても支障はな
い。次に、銅張積層板（１）にドライフィルムレジスト
（８）を貼付し、マスクフィルム（９）によりパターニ
ングをする。マスクフィルム（９）と銅張積層板（１）
の位置合わせは、表層メッキ除去部（７）の表層位置合
わせ用パイロット穴（３）の穴壁部の内層メッキ（４）
による輪にマスクフィルム（９）のマークを合わせるこ
とにより行う（図４（Ｇ））。ドライフィルムレジスト
（８）を現像し（図４（Ｈ））、エッチングすることに
より、サーフェイスビアホール（２ａ）上に位置ズレす
ることなく実装用パッド（１０）が形成できる（図５
（Ｉ））。このマスクフィルム（９）と銅張積層板
（１）の位置合わせは、数箇所の外層位置合せ用パイロ
ット穴（３）で行うことかできるので、位置ズレするこ
となく実装用パッド（１０）が形成できるものである。
（５ａ）を形成する貫通スルーホール形成用穴（５）を
穿設した銅張積層板（１）に、表層メッキ（６）を形成
した後（図３（Ｅ））、外層位置合せ用パイロット穴
（３）上の表層メッキを除去し、表層メッキ除去部
（７）を形成する（図３（Ｆ））。表層メッキの除去
は、例えば機械的な研磨や、化学的なエッチングによ
る。この時、多少の内層メッキが除去されても支障はな
い。次に、銅張積層板（１）にドライフィルムレジスト
（８）を貼付し、マスクフィルム（９）によりパターニ
ングをする。マスクフィルム（９）と銅張積層板（１）
の位置合わせは、表層メッキ除去部（７）の表層位置合
わせ用パイロット穴（３）の穴壁部の内層メッキ（４）
による輪にマスクフィルム（９）のマークを合わせるこ
とにより行う（図４（Ｇ））。ドライフィルムレジスト
（８）を現像し（図４（Ｈ））、エッチングすることに
より、サーフェイスビアホール（２ａ）上に位置ズレす
ることなく実装用パッド（１０）が形成できる（図５
（Ｉ））。このマスクフィルム（９）と銅張積層板
（１）の位置合わせは、数箇所の外層位置合せ用パイロ
ット穴（３）で行うことかできるので、位置ズレするこ
となく実装用パッド（１０）が形成できるものである。
【０００９】［実施例２］次に、表層板合わせ用パイロ
ット穴とマスクフィルムのマークの関係について図６を
用いて説明する。図６（Ａ）は、表層位置合わせ用パイ
ロット穴とマスクフィルムとの関係を透視した図であ
り、、図６（Ｂ）は、図６（Ａ）のＸ−Ｘ′部の断面を
示した図である。銅張積層板（１）に、直径１．０mmの
表層位置合わせ用パイロット穴（３）を穿設し、厚さ
０．０２mmの内層メッキ（４）をしておく。この部分の
表層メッキ（６）を除去すると、０．９６mmの円周が認
識できる。マスクフィルムに０．８５mmの円状の非光透
過部（１１）と、外径１．１１mm、内径０．８５mmの輪
状の光透過部（１２）を設けておき、この光透過部内に
内層メッキによる円周部分を入れることにより、合わせ
ズレ±０．０５mmの精度で位置合わせをすることができ
る。これによりサーフェイスビアホール径が０．１５mm
の場合、パッド幅０．２５mmまでのパッドが配置可能と
なる。
ット穴とマスクフィルムのマークの関係について図６を
用いて説明する。図６（Ａ）は、表層位置合わせ用パイ
ロット穴とマスクフィルムとの関係を透視した図であ
り、、図６（Ｂ）は、図６（Ａ）のＸ−Ｘ′部の断面を
示した図である。銅張積層板（１）に、直径１．０mmの
表層位置合わせ用パイロット穴（３）を穿設し、厚さ
０．０２mmの内層メッキ（４）をしておく。この部分の
表層メッキ（６）を除去すると、０．９６mmの円周が認
識できる。マスクフィルムに０．８５mmの円状の非光透
過部（１１）と、外径１．１１mm、内径０．８５mmの輪
状の光透過部（１２）を設けておき、この光透過部内に
内層メッキによる円周部分を入れることにより、合わせ
ズレ±０．０５mmの精度で位置合わせをすることができ
る。これによりサーフェイスビアホール径が０．１５mm
の場合、パッド幅０．２５mmまでのパッドが配置可能と
なる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
表層と内層を電気的に接続するサーフェイスビアホール
上に表面実装用パッドを形成するプリント配線板の製造
方法において、表層と内層を構成する銅張積層板へ、サ
ーフェイスビアホール用の穴を穿設する際に、表層パタ
ーン基準用パイロット穴を同時に形成し、表層のパター
ンを形成する工程において、この基準用パイロット穴を
用いて位置合わせをすることをしたので、サーフェイス
ビアホール上に形成するパッドの位置精度を向上させる
ことが可能となる。これにより、パッド幅を狭小化する
ことが可能となり、近年増加している狭ピッチ部品実装
用パッド（例えば、０．５mmピッチ）下にサーフェイス
ビアホールを形成できるため、プリント配線板の高密度
化ができるという効果を奏するものである。
表層と内層を電気的に接続するサーフェイスビアホール
上に表面実装用パッドを形成するプリント配線板の製造
方法において、表層と内層を構成する銅張積層板へ、サ
ーフェイスビアホール用の穴を穿設する際に、表層パタ
ーン基準用パイロット穴を同時に形成し、表層のパター
ンを形成する工程において、この基準用パイロット穴を
用いて位置合わせをすることをしたので、サーフェイス
ビアホール上に形成するパッドの位置精度を向上させる
ことが可能となる。これにより、パッド幅を狭小化する
ことが可能となり、近年増加している狭ピッチ部品実装
用パッド（例えば、０．５mmピッチ）下にサーフェイス
ビアホールを形成できるため、プリント配線板の高密度
化ができるという効果を奏するものである。
【図１】本発明の一実施例の工程断面図
【図２】本発明の一実施例の図１に続く工程断面図
【図３】本発明の一実施例の図２に続く工程断面図
【図４】本発明の一実施例の図３に続く工程断面図
【図５】本発明の一実施例の図４に続く工程断面図
【図６】本発明の一実施例の位置合わせを説明する図で
（Ａ）は透視図、（Ｂ）は図６（Ａ）のＸ−Ｘ′線断面
図
（Ａ）は透視図、（Ｂ）は図６（Ａ）のＸ−Ｘ′線断面
図
１ 銅張積層板 ２ サーフェイスビアホール形成用穴 ２ａ サーフェイスビアホール ３ 表裏位置合わせ用パイロット穴 ４ 内層メッキ ５ 貫通スルーホール形成用穴 ５ａ 貫通スルーホール ６ 表層メッキ ７ 表層メッキ除去部 ８ ドライフィルムレジスト ９ マスクフィルム １０ 実装用パッド １１ 非光透過部 １２ 光透過部
Claims (3)
- 【請求項１】 表層と内層を電気的に接続するサーフェ
イスビアホール上に表面実装用パッドを形成するプリン
ト配線板の製造方法において、表層と内層を構成する銅
張積層板へサーフェイスビアホール用の穴を穿設する際
に、表層パターン基準用パイロット穴を同時に形成する
ことを特徴としたプリント配線板の製造方法。 - 【請求項２】 表層のパターンを形成する工程におい
て、前記銅張積層板に形成した表層パターン基準用パイ
ロット穴を用いて位置合わせをすることを特徴とする請
求項１に記載のプリント配線板の製造方法。 - 【請求項３】 銅張積層板の表層パターン基準用パイロ
ット穴に、マスクフィルムのマークを合わせることによ
り位置合わせをすることを特徴とする請求項１または２
に記載のプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339592A JPH07162158A (ja) | 1993-12-03 | 1993-12-03 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339592A JPH07162158A (ja) | 1993-12-03 | 1993-12-03 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162158A true JPH07162158A (ja) | 1995-06-23 |
Family
ID=18328940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5339592A Pending JPH07162158A (ja) | 1993-12-03 | 1993-12-03 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999020090A1 (en) * | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| JP2005311076A (ja) * | 2004-04-21 | 2005-11-04 | Sanyo Electric Co Ltd | 多層基板の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120892A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 多層プリント配線板及びその製造方法 |
| JPH03211897A (ja) * | 1990-01-17 | 1991-09-17 | Tanaka Kikinzoku Kogyo Kk | 多層型ブラインドスルホール配線板の製造方法 |
| JPH04206689A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JPH04326594A (ja) * | 1991-04-25 | 1992-11-16 | Tanaka Kikinzoku Kogyo Kk | 多層型ブラインドスルホール配線板の製造方法 |
| JPH05110260A (ja) * | 1991-10-18 | 1993-04-30 | Nec Corp | プリント配線板の配線構造 |
-
1993
- 1993-12-03 JP JP5339592A patent/JPH07162158A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120892A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 多層プリント配線板及びその製造方法 |
| JPH03211897A (ja) * | 1990-01-17 | 1991-09-17 | Tanaka Kikinzoku Kogyo Kk | 多層型ブラインドスルホール配線板の製造方法 |
| JPH04206689A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JPH04326594A (ja) * | 1991-04-25 | 1992-11-16 | Tanaka Kikinzoku Kogyo Kk | 多層型ブラインドスルホール配線板の製造方法 |
| JPH05110260A (ja) * | 1991-10-18 | 1993-04-30 | Nec Corp | プリント配線板の配線構造 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999020090A1 (en) * | 1997-10-14 | 1999-04-22 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376052B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its production process, resin composition for filling through-hole |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| JP2005311076A (ja) * | 2004-04-21 | 2005-11-04 | Sanyo Electric Co Ltd | 多層基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317801A (en) | Method of manufacture of multilayer circuit board | |
| US6040984A (en) | Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| KR100333627B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
| JP3840180B2 (ja) | フレキシブルプリント配線板 | |
| US20120066902A1 (en) | Method of manufacturing printed circuit board including landless via | |
| US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
| KR100751470B1 (ko) | 다층 기판 및 그 제조 방법 | |
| US7307854B2 (en) | Flexible wired circuit board | |
| JPH07162158A (ja) | プリント配線板の製造方法 | |
| JP2004146668A (ja) | 多層プリント配線板及びその製造方法 | |
| US20090225524A1 (en) | Hollowed Printed Circuit Board Having Via Hole And Method For Forming Via Hole In Hollowed Printed Circuit Board | |
| JP3699383B2 (ja) | 配線基板の製造方法 | |
| JP3748974B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
| JP3065008B2 (ja) | 印刷配線板及びその製造方法 | |
| JP2003017852A (ja) | リジッドフレックスプリント配線板及びその製造方法 | |
| JP3077776B2 (ja) | プリント配線板の製造におけるスルーホール位置の検出機構、プリント配線板及びその製造方法 | |
| JPH11298144A (ja) | 多層プリント配線板の製造方法 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| KR100333626B1 (ko) | 인쇄회로기판의 제조방법 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| KR100432725B1 (ko) | 인쇄회로기판의 비어홀 충진방법 | |
| JPH02153594A (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |