JPH07162272A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPH07162272A JPH07162272A JP32955693A JP32955693A JPH07162272A JP H07162272 A JPH07162272 A JP H07162272A JP 32955693 A JP32955693 A JP 32955693A JP 32955693 A JP32955693 A JP 32955693A JP H07162272 A JPH07162272 A JP H07162272A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- controlled crystal
- crystal oscillator
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【目的】受信入力が受信しきい値レベル以下になっても
周波数ずれを抑制することができるＡＦＣ回路を提供す
る。 【構成】ＰＬＬシンセサイザを用いた局部発振器と、こ
の局部発振器の基準周波数を発生させる電圧制御水晶発
振器を含んで前記電圧制御水晶発振器の周波数を制御す
るために設けられたフェーズロックループとを備えると
ともに、その電圧制御水晶発振器の制御電圧値をディジ
タル値の形で逐次更新しつつ記憶した記憶内容から変換
してとり出し、受信信号レベルが正常レベル範囲内にあ
りかつ前記制御電圧が制御可能範囲内にあるときに前記
フェーズロックループを動作可能として前記ディジタル
値が下位ビットから１ビットずつ補正され、また前記受
信信号レベルが前記正常レベル範囲以下になっている間
直前の周波数に前記電圧制御水晶発振器の周波数が固定
化されるように構成されている。
周波数ずれを抑制することができるＡＦＣ回路を提供す
る。 【構成】ＰＬＬシンセサイザを用いた局部発振器と、こ
の局部発振器の基準周波数を発生させる電圧制御水晶発
振器を含んで前記電圧制御水晶発振器の周波数を制御す
るために設けられたフェーズロックループとを備えると
ともに、その電圧制御水晶発振器の制御電圧値をディジ
タル値の形で逐次更新しつつ記憶した記憶内容から変換
してとり出し、受信信号レベルが正常レベル範囲内にあ
りかつ前記制御電圧が制御可能範囲内にあるときに前記
フェーズロックループを動作可能として前記ディジタル
値が下位ビットから１ビットずつ補正され、また前記受
信信号レベルが前記正常レベル範囲以下になっている間
直前の周波数に前記電圧制御水晶発振器の周波数が固定
化されるように構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、無線周波帯の受信機等
において受信波を安定に受信するための自動周波数制御
（ＡＦＣ）に関するものである。
において受信波を安定に受信するための自動周波数制御
（ＡＦＣ）に関するものである。
【０００２】
【従来の技術】従来、無線周波帯の受信機等において、
受信波の搬送波の周波数を受信機の受信帯域幅の中心に
位置せしめるために、無線周波帯の受信波を局部発振波
を用いて周波数変換した中間周波信号帯域の中心にその
中心周波数を調整した周波数弁別器（ＤＩＳＣ）を備え
て、その周波数弁別器の出力直流電圧によって前記の局
部発振波の周波数を制御する制御ループを構成し、周波
数弁別器の直流電圧が一定の参照直流レベル（例えば、
ゼロボルト）になるように局部発振波の周波数を制御し
ている。
受信波の搬送波の周波数を受信機の受信帯域幅の中心に
位置せしめるために、無線周波帯の受信波を局部発振波
を用いて周波数変換した中間周波信号帯域の中心にその
中心周波数を調整した周波数弁別器（ＤＩＳＣ）を備え
て、その周波数弁別器の出力直流電圧によって前記の局
部発振波の周波数を制御する制御ループを構成し、周波
数弁別器の直流電圧が一定の参照直流レベル（例えば、
ゼロボルト）になるように局部発振波の周波数を制御し
ている。
【０００３】図３は、この種のＡＦＣ回路の従来例の１
例を示すもので（ＧＡＲＤＮＥＲ著、「フェーズロック
テクニック」１９６６発行 参照）、周波数弁別器（Ｄ
ＩＳＣ）の出力側のローパスフィルタ（ＬＰＦ）４６の
出力直流電圧により制御される電圧制御発振器（ＶＣ
Ｏ）４５の出力は、実用上はシンセサイザを用いるてい
倍器４１，４２，４３により所要の周波数にてい倍され
ている。
例を示すもので（ＧＡＲＤＮＥＲ著、「フェーズロック
テクニック」１９６６発行 参照）、周波数弁別器（Ｄ
ＩＳＣ）の出力側のローパスフィルタ（ＬＰＦ）４６の
出力直流電圧により制御される電圧制御発振器（ＶＣ
Ｏ）４５の出力は、実用上はシンセサイザを用いるてい
倍器４１，４２，４３により所要の周波数にてい倍され
ている。
【０００４】
【発明が解決しようとする課題】このようなＡＦＣ回路
において、周波数弁別器の特性の安定度がＡＦＣ回路全
体の安定性、すなわち、局部発振器の周波数安定度を左
右する一つの大きい要素である。勿論、電圧制御発振器
自体の周波数安定度は、局部発振器の周波数安定精度に
直接影響するものであるから、実用上は高価な温度補償
形水晶発振器（ＴＣＸＯ）が用いられている。また、こ
の形式のＡＦＣ回路では、受信波の入力レベルが受信し
きい値レベル以下に低下したときに周波数弁別器の出力
が雑音に支配されて不安定となり、ＡＦＣ回路の動作が
正常範囲を外れて暴走する危険性がある。
において、周波数弁別器の特性の安定度がＡＦＣ回路全
体の安定性、すなわち、局部発振器の周波数安定度を左
右する一つの大きい要素である。勿論、電圧制御発振器
自体の周波数安定度は、局部発振器の周波数安定精度に
直接影響するものであるから、実用上は高価な温度補償
形水晶発振器（ＴＣＸＯ）が用いられている。また、こ
の形式のＡＦＣ回路では、受信波の入力レベルが受信し
きい値レベル以下に低下したときに周波数弁別器の出力
が雑音に支配されて不安定となり、ＡＦＣ回路の動作が
正常範囲を外れて暴走する危険性がある。
【０００５】本発明は、従来技術のこのような欠点を除
去して、受信入力が受信しきい値レベル以下になっても
周波数ずれを抑制することができ高価な温度補償型水晶
発振器を用いないで簡易にして経済的な回路構成により
安定した周波数制御を行うことが可能なＡＦＣ回路を提
供するものである。
去して、受信入力が受信しきい値レベル以下になっても
周波数ずれを抑制することができ高価な温度補償型水晶
発振器を用いないで簡易にして経済的な回路構成により
安定した周波数制御を行うことが可能なＡＦＣ回路を提
供するものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、本発明によるＡＦＣ回路は、ＰＬＬシンセサイザを
用いた局部発振器と、該局部発振器の基準周波数を発生
させるための電圧制御水晶発振器と、前記局部発振器に
より受信波を中間周波に変換した出力と前記電圧制御水
晶発振器出力とにより前記電圧制御水晶発振器の周波数
を制御するために設けられたフェーズロックループとを
備えるとともに、該フェーズロックループ内の前記電圧
制御水晶発振器の制御電圧値をディジタル値の形で逐次
更新しつつ記憶した記憶内容から変換してとり出す記憶
変換手段と、受信信号レベルを検知する電界検出手段
と、該電界検出手段により検知された該受信信号レベル
が正常レベル範囲内にありかつ前記制御電圧が制御可能
範囲内にあるときに前記フェーズロックループを動作可
能として前記中間周波の周波数と前記電圧制御水晶発振
器の周波数がほぼ一致するまで前記ディジタル値が下位
ビットから１ビットずつ補正され、また前記受信信号レ
ベルが前記正常レベル範囲以下になっている間直前の前
記記憶内容から得られる前記制御電圧値により得られる
周波数に前記電圧制御水晶発振器の周波数が固定化され
るようにする制御手段とを備えたことを特徴とする構成
を有している。
に、本発明によるＡＦＣ回路は、ＰＬＬシンセサイザを
用いた局部発振器と、該局部発振器の基準周波数を発生
させるための電圧制御水晶発振器と、前記局部発振器に
より受信波を中間周波に変換した出力と前記電圧制御水
晶発振器出力とにより前記電圧制御水晶発振器の周波数
を制御するために設けられたフェーズロックループとを
備えるとともに、該フェーズロックループ内の前記電圧
制御水晶発振器の制御電圧値をディジタル値の形で逐次
更新しつつ記憶した記憶内容から変換してとり出す記憶
変換手段と、受信信号レベルを検知する電界検出手段
と、該電界検出手段により検知された該受信信号レベル
が正常レベル範囲内にありかつ前記制御電圧が制御可能
範囲内にあるときに前記フェーズロックループを動作可
能として前記中間周波の周波数と前記電圧制御水晶発振
器の周波数がほぼ一致するまで前記ディジタル値が下位
ビットから１ビットずつ補正され、また前記受信信号レ
ベルが前記正常レベル範囲以下になっている間直前の前
記記憶内容から得られる前記制御電圧値により得られる
周波数に前記電圧制御水晶発振器の周波数が固定化され
るようにする制御手段とを備えたことを特徴とする構成
を有している。
【０００７】
【実施例】以下図面により本発明を詳細に説明する。図
１に示すように、受信入力１は第１ミキサ２に入力さ
れ、局発用シンセサイザ３０からの局部発振周波により
第１中間周波に変換され、第１中間周波数増幅器３によ
り増幅された後第２ミキサ４により、第２局発用シンセ
サイザ３１からの局部発振周波を用いて第２中間周波に
変換される。この出力は増幅器５により周波数弁別器７
に供給されると同時に、固定分周器１０により、位相差
検出器（ＰＤ）１１が容易に動作することができる周波
数まで分周される。一方、基準発振器は電圧制御水晶発
振器（ＶＣＸＯ）１５で構成され、この出力は、第１局
発用シンセサイザ３０と第２局発用シンセサイザ３１及
び送信搬送波生成用シンセサイザ３２の基準発振器とし
て利用される。基準発振器（ＶＣＸＯ）１５の出力は、
回路分周器１２で固定分周器１０の出力と同じ周波数に
なるまで分周される。この両分周器１０，１２の出力は
位相比較器１１にて、位相差（＝周波数の積分）がとら
れ、その位相差に相当する直流電圧を検出する。位相差
が最小になったとき、この電圧は大きく変化するため、
ＣＰＵ１８にて、Ｄ／Ａコンバータ値を最小下位ビット
から逐次更新しながらメモリ１７の記憶内容が更新され
る。メモリ１７の内容は、適当な周期で読み出され、Ｄ
／Ａコンバータ１９によりアナログ電圧に変換されて、
ＬＰＦ１４を介してＶＣＸＯ１５の周波数を制御し位相
差検出器１１の出力電圧値が大きく変化するまで、メモ
リ内容が更新される。
１に示すように、受信入力１は第１ミキサ２に入力さ
れ、局発用シンセサイザ３０からの局部発振周波により
第１中間周波に変換され、第１中間周波数増幅器３によ
り増幅された後第２ミキサ４により、第２局発用シンセ
サイザ３１からの局部発振周波を用いて第２中間周波に
変換される。この出力は増幅器５により周波数弁別器７
に供給されると同時に、固定分周器１０により、位相差
検出器（ＰＤ）１１が容易に動作することができる周波
数まで分周される。一方、基準発振器は電圧制御水晶発
振器（ＶＣＸＯ）１５で構成され、この出力は、第１局
発用シンセサイザ３０と第２局発用シンセサイザ３１及
び送信搬送波生成用シンセサイザ３２の基準発振器とし
て利用される。基準発振器（ＶＣＸＯ）１５の出力は、
回路分周器１２で固定分周器１０の出力と同じ周波数に
なるまで分周される。この両分周器１０，１２の出力は
位相比較器１１にて、位相差（＝周波数の積分）がとら
れ、その位相差に相当する直流電圧を検出する。位相差
が最小になったとき、この電圧は大きく変化するため、
ＣＰＵ１８にて、Ｄ／Ａコンバータ値を最小下位ビット
から逐次更新しながらメモリ１７の記憶内容が更新され
る。メモリ１７の内容は、適当な周期で読み出され、Ｄ
／Ａコンバータ１９によりアナログ電圧に変換されて、
ＬＰＦ１４を介してＶＣＸＯ１５の周波数を制御し位相
差検出器１１の出力電圧値が大きく変化するまで、メモ
リ内容が更新される。
【０００８】図２の実施例は、上記方法で周波数偏差を
制御されたＶＣＸＯ３７の出力側で、シンセサイザ３１
の代わりに、てい倍器３５におきかえたものであり、第
２局発の周波数制御の方法は図１と同じである。この場
合ＶＣＸＯ３７の出力と第２局発周波の周波数はてい倍
関係になる。
制御されたＶＣＸＯ３７の出力側で、シンセサイザ３１
の代わりに、てい倍器３５におきかえたものであり、第
２局発の周波数制御の方法は図１と同じである。この場
合ＶＣＸＯ３７の出力と第２局発周波の周波数はてい倍
関係になる。
【０００９】上記図１，図２の各実施例において、正規
のＡＦＣ動作をするためには、ＩＦ増幅器５のキャリア
電力と熱雑音電力比（Ｃ／Ｎ比）が一定の値以上になっ
ていることが不可欠である。キャリア電力は上記入力電
界１に比例するが、熱雑音は、上記入力端で一定である
ため、電界検出回路９により、一定のＣ／Ｎ値を下回る
とき、ＡＦＣをＯＦＦとする。この時、電界検出回路９
の出力はＣＰＵ１８に入力され、ＣＰＵ１８は予めデー
タを設定しておいた値と比べ、正規のＡＦＣ動作のＯＮ
／ＯＦＦを判断する。このＡＦＣ動作がＯＮの場合、メ
モリ１７の内容がＤ／Ａコンバータ１９に出力されるよ
うに動作させる。この時、メモリ１７の内容が読み出さ
れてＤ／Ａコンバータ１９でアナログ電圧となったＡＦ
Ｃ制御電圧がＬＰＦ１４の出力よりとり出され、ＶＣＸ
Ｏ１５の基準周波数を制御し、前記のように位相差検出
器１１の出力値によりＡＦＣ最適値が決定される。Ａ／
Ｄコンバータ１９の出力が制御不可能値になっている
時、ＡＦＣのアラームを出すことができる。
のＡＦＣ動作をするためには、ＩＦ増幅器５のキャリア
電力と熱雑音電力比（Ｃ／Ｎ比）が一定の値以上になっ
ていることが不可欠である。キャリア電力は上記入力電
界１に比例するが、熱雑音は、上記入力端で一定である
ため、電界検出回路９により、一定のＣ／Ｎ値を下回る
とき、ＡＦＣをＯＦＦとする。この時、電界検出回路９
の出力はＣＰＵ１８に入力され、ＣＰＵ１８は予めデー
タを設定しておいた値と比べ、正規のＡＦＣ動作のＯＮ
／ＯＦＦを判断する。このＡＦＣ動作がＯＮの場合、メ
モリ１７の内容がＤ／Ａコンバータ１９に出力されるよ
うに動作させる。この時、メモリ１７の内容が読み出さ
れてＤ／Ａコンバータ１９でアナログ電圧となったＡＦ
Ｃ制御電圧がＬＰＦ１４の出力よりとり出され、ＶＣＸ
Ｏ１５の基準周波数を制御し、前記のように位相差検出
器１１の出力値によりＡＦＣ最適値が決定される。Ａ／
Ｄコンバータ１９の出力が制御不可能値になっている
時、ＡＦＣのアラームを出すことができる。
【００１０】ＡＦＣ制御不可能とは、ＶＣＸＯ１５の制
御範囲を越えた時をいう。通常は、この制御範囲は受信
帯域幅に相当している。ＣＰＵ１８が温度検出器１６に
より温度検出値とメモリ１７内のＡＦＣ制御値をペアで
管理することにすれば、ＶＣＸＯ１５の温度偏差も補正
することができる。電界検出回路９の値の低下により、
正規のＡＦＣ動作をＯＦＦとしたい場合、ＣＰＵ１８は
そのＯＦＦになる直前にメモリ１７にディジタル値の形
で収めておいたＡＦＣ制御電圧をＤ／Ａコンバータ１９
に出力し、そのときにＤ／Ａコンバータ１９の出力側に
得られる直流電圧によりＶＣＸＯ１５の基準周波数を制
御するように動作させる。このときは、ＡＦＣ動作は一
時的に停止する。ＡＦＣのＯＮ／ＯＦＦを判定するため
の電界検出は、受信入力１において、電界検出電圧が高
いときＡＦＣがＯＮ，電界検出電圧が低いときＡＦＣが
ＯＦＦとなるように１０〜２０ｄＢ程度のＯＮ／ＯＦＦ
ヒステリシスをもたせている。
御範囲を越えた時をいう。通常は、この制御範囲は受信
帯域幅に相当している。ＣＰＵ１８が温度検出器１６に
より温度検出値とメモリ１７内のＡＦＣ制御値をペアで
管理することにすれば、ＶＣＸＯ１５の温度偏差も補正
することができる。電界検出回路９の値の低下により、
正規のＡＦＣ動作をＯＦＦとしたい場合、ＣＰＵ１８は
そのＯＦＦになる直前にメモリ１７にディジタル値の形
で収めておいたＡＦＣ制御電圧をＤ／Ａコンバータ１９
に出力し、そのときにＤ／Ａコンバータ１９の出力側に
得られる直流電圧によりＶＣＸＯ１５の基準周波数を制
御するように動作させる。このときは、ＡＦＣ動作は一
時的に停止する。ＡＦＣのＯＮ／ＯＦＦを判定するため
の電界検出は、受信入力１において、電界検出電圧が高
いときＡＦＣがＯＮ，電界検出電圧が低いときＡＦＣが
ＯＦＦとなるように１０〜２０ｄＢ程度のＯＮ／ＯＦＦ
ヒステリシスをもたせている。
【００１１】基準周波数としてＶＣＸＯ１５，３７を上
記方法で制御することにより、受信周波数と同じ偏差に
することができる。この基準周波数を使用することによ
り、送信波生成用シンセサイザ３２の周波数偏差をも安
定化させることができる。
記方法で制御することにより、受信周波数と同じ偏差に
することができる。この基準周波数を使用することによ
り、送信波生成用シンセサイザ３２の周波数偏差をも安
定化させることができる。
【００１２】
【発明の効果】以上詳細に説明したように、本発明によ
るＡＦＣ回路は次の効果を有している。 （１） 弱電界時の周波数精度を上げることができる。 （２） メモリにあるＡＦＣ制御値をディジタル値で更
新していくので、その読み出しタイミングを自由に設定
することができ、これによりロック時間を任意に設定す
ることができるため、収れん時間が短くハンティングの
ない最適な動作特性のＡＦＣ回路を実現することが容易
である。 （３） それぞれのシンセサイザ部及びてい倍器のＩＣ
化が可能であること、ＴＣＸＯではなくＶＣＸＯを使用
していることにより、小形，軽量化，回路簡略化，低コ
スト化が可能である。
るＡＦＣ回路は次の効果を有している。 （１） 弱電界時の周波数精度を上げることができる。 （２） メモリにあるＡＦＣ制御値をディジタル値で更
新していくので、その読み出しタイミングを自由に設定
することができ、これによりロック時間を任意に設定す
ることができるため、収れん時間が短くハンティングの
ない最適な動作特性のＡＦＣ回路を実現することが容易
である。 （３） それぞれのシンセサイザ部及びてい倍器のＩＣ
化が可能であること、ＴＣＸＯではなくＶＣＸＯを使用
していることにより、小形，軽量化，回路簡略化，低コ
スト化が可能である。
【図１】本発明による実施例１を示すブロック図であ
る。
る。
【図２】本発明による実施例２を示すブロック図であ
る。
る。
【図３】従来方式例を示すブロック図である。
１ 受信入力 ２ 第１ミキサ ３ 第１中間周波増幅器 ４ 第２ミキサ ５ 第２中間周波増幅器 ７ 周波数弁別器 ８ オーディオ（ＡＦ）出力 ９ 電界検出回路 １０ 固定分周器（１／Ｎ） １１ 位相比較器（ＰＤ） １２ 基準分周器（１／Ｍ1 ） １４ ループフィルタ（ＬＰＦ） １５ 電圧制御水晶発振器（ＶＣＸＯ） １６ 温度検出回路 １７ メモリ １８ ＣＰＵ １９ Ｄ／Ａコンバータ ２２ 比較分周器（１／Ｎ2 ） ２３ 電圧制御発振器（第１局部発振器ＶＣＯ） ２４ ループフィルタ（ＬＰＦ） ２５ 位相比較器（ＰＤ） ２６ 比較分周器（１／Ｎ1 ） ２７ 電圧制御発振器（第２局部発振器）ＶＣＯ ２８ ループフィルタ（ＬＰＦ） ２９ 位相比較器（ＰＤ） ３０ 第１局部シンセサイザ部 ３１ 第２局部シンセサイザ部 ３２ 送信周波数生成用シンセサイザ部 ３５ てい倍器（Ｎ倍） ３６ 基準分周器（１／Ｍ2 ） ３７ 電圧制御水晶発振器（ＶＣＸＯ） ４１ てい倍器（Ｎ3 倍） ４２ てい倍器（Ｎ4 倍） ４３ てい倍器（Ｎ5 倍） ４４ てい倍器（Ｎ6 倍） ４５ 電圧制御発振器（ＶＣＯ） ４６ ローパスフィルタ（ＬＰＦ） ４７ 基準分周器（１／Ｍ2 ） ４８ 基準分周器（１／Ｍ3 ） ４９ 基準分周器（１／Ｍ4 ）
Claims (1)
- 【請求項１】 ＰＬＬシンセサイザを用いた局部発振器
と、 該局部発振器の基準周波数を発生させるための電圧制御
水晶発振器と、 前記局部発振器により受信波を中間周波に変換した出力
と前記電圧制御水晶発振器出力とにより前記電圧制御水
晶発振器の周波数を制御するために設けられたフェーズ
ロックループとを備えるとともに、 該フェーズロックループ内の前記電圧制御水晶発振器の
制御電圧値をディジタル値の形で逐次更新しつつ記憶し
た記憶内容から変換してとり出す記憶変換手段と、 受信信号レベルを検知する電界検出手段と、 該電界検出手段により検知された該受信信号レベルが正
常レベル範囲内にありかつ前記制御電圧が制御可能範囲
内にあるときに前記フェーズロックループを動作可能と
して前記中間周波の周波数と前記電圧制御水晶発振器の
周波数がほぼ一致するまで前記ディジタル値が下位ビッ
トから１ビットずつ補正され、また前記受信信号レベル
が前記正常レベル範囲以下になっている間直前の前記記
憶内容から得られる前記制御電圧値により得られる周波
数に前記電圧制御水晶発振器の周波数が固定化されるよ
うにする制御手段とを備えた無線機の自動周波数制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32955693A JPH07162272A (ja) | 1993-12-02 | 1993-12-02 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32955693A JPH07162272A (ja) | 1993-12-02 | 1993-12-02 | 自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162272A true JPH07162272A (ja) | 1995-06-23 |
Family
ID=18222681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32955693A Pending JPH07162272A (ja) | 1993-12-02 | 1993-12-02 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166462A (ja) * | 2010-02-10 | 2011-08-25 | Icom Inc | 自動周波数制御装置、自動周波数制御方法、自動周波数制御プログラムおよび無線通信機 |
| CN112003610A (zh) * | 2020-08-13 | 2020-11-27 | 上海联影医疗科技股份有限公司 | 基于自动频率控制模块的控制装置及方法、放射治疗设备 |
-
1993
- 1993-12-02 JP JP32955693A patent/JPH07162272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166462A (ja) * | 2010-02-10 | 2011-08-25 | Icom Inc | 自動周波数制御装置、自動周波数制御方法、自動周波数制御プログラムおよび無線通信機 |
| CN112003610A (zh) * | 2020-08-13 | 2020-11-27 | 上海联影医疗科技股份有限公司 | 基于自动频率控制模块的控制装置及方法、放射治疗设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289506A (en) | Automatic frequency control circuit | |
| US6351164B1 (en) | PLL circuit | |
| US4720688A (en) | Frequency synthesizer | |
| TW377539B (en) | Phase lock loop for display monitor | |
| TW201020715A (en) | Frequency generation techniques | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| JPH07162272A (ja) | 自動周波数制御回路 | |
| US4053836A (en) | Device for transmission of information by pulse code frequency shift modulation | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| US5239271A (en) | Microwave synthesizer | |
| JPH07162271A (ja) | 自動周波数制御回路 | |
| US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
| JPH08195691A (ja) | 受信回路 | |
| JPH0156580B2 (ja) | ||
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JP2752850B2 (ja) | 受信機 | |
| JPH0614511Y2 (ja) | 位相同期受信機 | |
| JPH06152665A (ja) | Ａｆｃ回路 | |
| JPS6016718A (ja) | デジタル式電子同調方式 | |
| JPS623945Y2 (ja) | ||
| JP2570748B2 (ja) | 通信装置 | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 |