JPH0156580B2 - - Google Patents
Info
- Publication number
- JPH0156580B2 JPH0156580B2 JP54045582A JP4558279A JPH0156580B2 JP H0156580 B2 JPH0156580 B2 JP H0156580B2 JP 54045582 A JP54045582 A JP 54045582A JP 4558279 A JP4558279 A JP 4558279A JP H0156580 B2 JPH0156580 B2 JP H0156580B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- controlled oscillator
- oscillation
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は位相同期ループ（以下、P.L.Lと称
す）を利用した周波数シンセサイザー方式の受信
機に関するものであり、特に局部発振周波数の微
調が出来るように構成したものである。
す）を利用した周波数シンセサイザー方式の受信
機に関するものであり、特に局部発振周波数の微
調が出来るように構成したものである。
第１図は従来周知のP.L.Lを利用した周波数シ
ンセサイザー方式のラジオ受信機のブロツクダイ
ヤグラムを示すものである。１は高周波増幅回
路、２は混合回路、３は中間周波増幅回路、４は
検波回路、５は低周波増幅回路、６はスピーカで
ある。さて、混合回路２に入力される局部発振信
号はP.L.Lより得ている。即ち、安定な基準発振
回路１０の発振出力は一定の分周比を有する分周
回路１１にて分周され、基準周波数信号（その周
波数をfrとする）として位相比較回路１２の一方
の入力となる。一方、電圧制御発振器１３の発振
出力（その周波数をfvとする）はその分周比Ｎが
所望の局部発振周波数に応答して可変されるプロ
グラマブル分周回路１４にて分周され、位相比較
回路１２の他方の入力となる。位相比較回路１２
に入力される両信号の位相差に基づく出力は低域
通過フイルタ１５を介して電圧制御発振器１３に
帰還される。斯かるP.L.Lは周知の如く、fv＝
Ｎ・fr（Ｎは整数）にてロツク状態となる。そし
てプログラマブル分周回路１４の分周比Ｎを可変
することにより基準周波数frの整数倍の局部発振
周波数fvを得ることが出来る。従つて、一般に基
準周波数frは最小の放送周波数間隔と一致するよ
うに設定される。ところで、AM放送中波帯域に
於いては、局間周波数は殆んど〜ＫHzであるが、
ヨーロツパ地域の一部に於いては8KHz、1KHzの
場合もある為、基準周波数frは1KHzに設定せざ
るを得なかつた。
ンセサイザー方式のラジオ受信機のブロツクダイ
ヤグラムを示すものである。１は高周波増幅回
路、２は混合回路、３は中間周波増幅回路、４は
検波回路、５は低周波増幅回路、６はスピーカで
ある。さて、混合回路２に入力される局部発振信
号はP.L.Lより得ている。即ち、安定な基準発振
回路１０の発振出力は一定の分周比を有する分周
回路１１にて分周され、基準周波数信号（その周
波数をfrとする）として位相比較回路１２の一方
の入力となる。一方、電圧制御発振器１３の発振
出力（その周波数をfvとする）はその分周比Ｎが
所望の局部発振周波数に応答して可変されるプロ
グラマブル分周回路１４にて分周され、位相比較
回路１２の他方の入力となる。位相比較回路１２
に入力される両信号の位相差に基づく出力は低域
通過フイルタ１５を介して電圧制御発振器１３に
帰還される。斯かるP.L.Lは周知の如く、fv＝
Ｎ・fr（Ｎは整数）にてロツク状態となる。そし
てプログラマブル分周回路１４の分周比Ｎを可変
することにより基準周波数frの整数倍の局部発振
周波数fvを得ることが出来る。従つて、一般に基
準周波数frは最小の放送周波数間隔と一致するよ
うに設定される。ところで、AM放送中波帯域に
於いては、局間周波数は殆んど〜ＫHzであるが、
ヨーロツパ地域の一部に於いては8KHz、1KHzの
場合もある為、基準周波数frは1KHzに設定せざ
るを得なかつた。
ところが、基準周波数frを1KHzとするとP.L.L
のロツクアツプタイムが長くなり、特にオートサ
ーチ方式のラジオ受信機に於いて問題となる。ま
た、中間周波フイルタの特性のバラツキをデジタ
ル的に補正出来るように基準周波数frを小さくす
る場合にも問題となる。
のロツクアツプタイムが長くなり、特にオートサ
ーチ方式のラジオ受信機に於いて問題となる。ま
た、中間周波フイルタの特性のバラツキをデジタ
ル的に補正出来るように基準周波数frを小さくす
る場合にも問題となる。
ここで、基準周波数frを小さくすると、何故P.
L.Lのロツクアツプタイムが長くなるかを簡単に
説明する。今、電圧制御発振器１３、位相比較回
路１２、低域通過フイルタ１５の各利得定数を
夫々、Kv、Kp、KLとすると、P.L.Lの自然角周
波数は、ωn＝√・・となることが
知られている。ところでＮ＝fv／frであるから、
基準周波数frを小さくするとＮが大きくなつて自
然角周波数ωnは小さくなり、ロツクアツプタイ
ムが長くなる訳である。
L.Lのロツクアツプタイムが長くなるかを簡単に
説明する。今、電圧制御発振器１３、位相比較回
路１２、低域通過フイルタ１５の各利得定数を
夫々、Kv、Kp、KLとすると、P.L.Lの自然角周
波数は、ωn＝√・・となることが
知られている。ところでＮ＝fv／frであるから、
基準周波数frを小さくするとＮが大きくなつて自
然角周波数ωnは小さくなり、ロツクアツプタイ
ムが長くなる訳である。
さて、第１図に示す従来の周波数シンセサイザ
ー方式の受信機に於いては上述した問題（即ち、
ロツクアツプタイムを変更することなく、変化周
波数を小さくすること）を解決することが出来な
かつた。本発明はこの問題を解決したものであ
り、そのブロツクダイヤグラムは第２図に示す通
りである。第２図に於いて、第１図と同一機能回
路には同一番を付してある。第２図に示す実施例
に於いては、基準周波数をfr′、プログラマブル
分周路１４′の分周比をN′、電圧制御発振器１
３′の発振周波数をfv′としており、fv′＝N′・
fr′となつている。本発明の特徴は、電圧制御発
振器１３′の発振出力を直接局部発振信号として
利用するのではなく、分周比Ｍを有する分周回路
１６にて分周した周波数fl（fl＝fv′／Ｍ）の信号
を局部発振信号として利用するものでありこの信
号を低域通過フイルタ１７を介して混合回路２に
印加するものである。低域通過フイルタ１７は高
調波ノイズを除く為のものであり、周波数Flの帯
域通過フイルタ等でも良い。
ー方式の受信機に於いては上述した問題（即ち、
ロツクアツプタイムを変更することなく、変化周
波数を小さくすること）を解決することが出来な
かつた。本発明はこの問題を解決したものであ
り、そのブロツクダイヤグラムは第２図に示す通
りである。第２図に於いて、第１図と同一機能回
路には同一番を付してある。第２図に示す実施例
に於いては、基準周波数をfr′、プログラマブル
分周路１４′の分周比をN′、電圧制御発振器１
３′の発振周波数をfv′としており、fv′＝N′・
fr′となつている。本発明の特徴は、電圧制御発
振器１３′の発振出力を直接局部発振信号として
利用するのではなく、分周比Ｍを有する分周回路
１６にて分周した周波数fl（fl＝fv′／Ｍ）の信号
を局部発振信号として利用するものでありこの信
号を低域通過フイルタ１７を介して混合回路２に
印加するものである。低域通過フイルタ１７は高
調波ノイズを除く為のものであり、周波数Flの帯
域通過フイルタ等でも良い。
今、本発明に於ける分周比N′、電圧制御発振
器B′の発振周波数fv′を第１図に示す従来例のＭ
倍にしたとする。すると、基準周波数fr′はfr′＝
fv′／N′＝Ｍ・fv／Ｍ・Ｎ＝frとなり、従来例と
同一で良い。局部発振周波数の最小変化周波数は
△fl＝△fv′／Ｍ＝fr′／Ｍ＝fr／Ｍとなり、従来例
の１／Ｍ倍となる。また自然角周波数はωn′＝√
Kv′・Kp・KL／N′＝√・・・・
Ｎ＝ωnとなり、ロツクアツプタイムは従来例と
同一となる。即ち、この場合には、基準周波数、
ロツクアツプタイムは従来例と同一のままで、局
部発振周波数の微調が従来例に比較して１／Ｍま
で可能となる訳である。
器B′の発振周波数fv′を第１図に示す従来例のＭ
倍にしたとする。すると、基準周波数fr′はfr′＝
fv′／N′＝Ｍ・fv／Ｍ・Ｎ＝frとなり、従来例と
同一で良い。局部発振周波数の最小変化周波数は
△fl＝△fv′／Ｍ＝fr′／Ｍ＝fr／Ｍとなり、従来例
の１／Ｍ倍となる。また自然角周波数はωn′＝√
Kv′・Kp・KL／N′＝√・・・・
Ｎ＝ωnとなり、ロツクアツプタイムは従来例と
同一となる。即ち、この場合には、基準周波数、
ロツクアツプタイムは従来例と同一のままで、局
部発振周波数の微調が従来例に比較して１／Ｍま
で可能となる訳である。
以上に述べた本発明に依れば、他の特性は従来
例と同一のままで、局部発振周波数の微調をする
ことが出来るものである。
例と同一のままで、局部発振周波数の微調をする
ことが出来るものである。
図面は何れも周波数シンセサイザー方式のラジ
オ受信機のブロツクダイヤグラムを示すものであ
り、第１図は従来例、第２図は本発明の実施例で
ある。 １０′……基準発振回路、１２′……位相比較回
路、１３′……電圧制御発振器、１４′……プログ
ラマブル分周回路、１５′，１７……低域通過フ
イルタ、１６……分周回路。
オ受信機のブロツクダイヤグラムを示すものであ
り、第１図は従来例、第２図は本発明の実施例で
ある。 １０′……基準発振回路、１２′……位相比較回
路、１３′……電圧制御発振器、１４′……プログ
ラマブル分周回路、１５′，１７……低域通過フ
イルタ、１６……分周回路。
Claims (1)
- １ 電圧制御発振器と、この電圧制御発振器の発
振出力を分周する分周比Ｎのプログラマブル分周
器と、このプログラマブル分周器の分周出力と基
準発振回路からの発振出力とを比較し、両出力間
の差に応じた出力を導出する位相比較回路とを有
し、この比較回路からの出力に基づき前記電圧制
御発振器の発振出力を制御すると共に分周比Ｎを
可変することに応答して電圧制御発振器の発振出
力を可変する位相同期ループから局部発振信号を
得る周波数シンセサイザー方式受信機において、
前記電圧制御発振器の出力端に分周比Ｍの分周器
を配設し、この分周器の分周出力を局部発振信号
としたことを特徴とする周波数シンセサイザー方
式受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4558279A JPS55136732A (en) | 1979-04-13 | 1979-04-13 | Receiver of frequency synthesizer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4558279A JPS55136732A (en) | 1979-04-13 | 1979-04-13 | Receiver of frequency synthesizer system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7574189A Division JPH01280930A (ja) | 1989-03-27 | 1989-03-27 | 周波数シンセサイザー方式受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55136732A JPS55136732A (en) | 1980-10-24 |
| JPH0156580B2 true JPH0156580B2 (ja) | 1989-11-30 |
Family
ID=12723333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4558279A Granted JPS55136732A (en) | 1979-04-13 | 1979-04-13 | Receiver of frequency synthesizer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55136732A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996945U (ja) * | 1982-12-21 | 1984-06-30 | アンリツ株式会社 | 高ｃ／ｎ高周波信号発生器 |
| JPH0681509B2 (ja) * | 1983-09-28 | 1994-10-12 | 三菱電機株式会社 | 同期式ｐｗｍインバータの基準信号作成回路 |
| JPH0681510B2 (ja) * | 1983-09-28 | 1994-10-12 | 三菱電機株式会社 | 同期式ｐｗｍインバータの基準信号作成回路 |
| JPS63179627A (ja) * | 1987-01-21 | 1988-07-23 | Yaesu Musen Co Ltd | 無線通信機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5358A (en) * | 1976-06-24 | 1978-01-05 | Yaesu Musen Kk | Fast responding pll oscillating circuit |
-
1979
- 1979-04-13 JP JP4558279A patent/JPS55136732A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55136732A (en) | 1980-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US4355413A (en) | Phase locked loop circuit | |
| EP0557867A2 (en) | Double phase locked loop circuit | |
| JPH0156580B2 (ja) | ||
| JPS588617B2 (ja) | ジユシンキ | |
| JPS6221418B2 (ja) | ||
| JPS6119184B2 (ja) | ||
| JPS5925410B2 (ja) | 受信機 | |
| JPS6157740B2 (ja) | ||
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPS6131647B2 (ja) | ||
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JPH0459808B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH01280930A (ja) | 周波数シンセサイザー方式受信機 | |
| JPS5818345Y2 (ja) | 受信機 | |
| JPS6253081B2 (ja) | ||
| JPS60245319A (ja) | シンセサイザ方式のｆｍ受信装置 | |
| KR890003761B1 (ko) | 주파수 신써 싸이저 회로 | |
| JPH1013228A (ja) | 位相同期発振回路 | |
| JPH055207B2 (ja) | ||
| JPS6339129B2 (ja) | ||
| JPS5881341A (ja) | 受信機 | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 |