JPH0716317Y2 - Ｌｓｉソケット - Google Patents
ＬｓｉソケットInfo
- Publication number
- JPH0716317Y2 JPH0716317Y2 JP1988157516U JP15751688U JPH0716317Y2 JP H0716317 Y2 JPH0716317 Y2 JP H0716317Y2 JP 1988157516 U JP1988157516 U JP 1988157516U JP 15751688 U JP15751688 U JP 15751688U JP H0716317 Y2 JPH0716317 Y2 JP H0716317Y2
- Authority
- JP
- Japan
- Prior art keywords
- block
- contact probe
- contact
- lsi package
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Connecting Device With Holders (AREA)
Description
【考案の詳細な説明】 〔概要〕 本考案は、絶縁材ブロックに多数のコンタクトプローブ
が貫通配置されてなるLSIソケットに関し、 密に配置されるコンタクトプローブ相互間の電気容量結
合を低下させることで、電気的特性の向上ならびに製造
の容易化をはかることができることを目的とし、 絶縁材でなるブロックと、装置の所定回路に接続される
端子部の一端とLSIパッケージの端子が圧接接続される
接触部の他端とを有し接続されるべき上記LSIパッケー
ジの端子に対応して上記ブロックに配列されるとともに
該ブロックを貫通して取り付けられる棒状のコンタクト
プローブと、上記LSIパッケージの端子をコンタクトプ
ローブの他端の位置と一致させるために設けられたガイ
ド手段と、をそなえてなり、上記ブロックの中間部は空
間の中空部であり上記コンタクトプローブは中間部を該
中空部内とし一端側と他端側とをブロックに支持させる
よう構成する。
が貫通配置されてなるLSIソケットに関し、 密に配置されるコンタクトプローブ相互間の電気容量結
合を低下させることで、電気的特性の向上ならびに製造
の容易化をはかることができることを目的とし、 絶縁材でなるブロックと、装置の所定回路に接続される
端子部の一端とLSIパッケージの端子が圧接接続される
接触部の他端とを有し接続されるべき上記LSIパッケー
ジの端子に対応して上記ブロックに配列されるとともに
該ブロックを貫通して取り付けられる棒状のコンタクト
プローブと、上記LSIパッケージの端子をコンタクトプ
ローブの他端の位置と一致させるために設けられたガイ
ド手段と、をそなえてなり、上記ブロックの中間部は空
間の中空部であり上記コンタクトプローブは中間部を該
中空部内とし一端側と他端側とをブロックに支持させる
よう構成する。
本考案は、絶縁材ブロックに多数のコンタクトプローブ
が貫通配置されてなるLSIソケットに関する。
が貫通配置されてなるLSIソケットに関する。
LSI素子を有するLSIパッケージを、装置の所定回路に接
続させるには装置機能に応じて種々のソケットが用いら
れる。このようなソケットのなかでも、LSIパッケージ
の着脱が簡単容易かつ頻繁に行なえるソケットを必要と
する装置がある。
続させるには装置機能に応じて種々のソケットが用いら
れる。このようなソケットのなかでも、LSIパッケージ
の着脱が簡単容易かつ頻繁に行なえるソケットを必要と
する装置がある。
着脱が簡易に行なえるものであっても、LSIパッケージ
には信号の入出力の行なわれる多数の端子がそなえられ
ていることから、LSIパッケージの着脱に応じて、これ
らの端子とソケットとの接続ならびに切り離しが確実に
行なわれることが重要である。
には信号の入出力の行なわれる多数の端子がそなえられ
ていることから、LSIパッケージの着脱に応じて、これ
らの端子とソケットとの接続ならびに切り離しが確実に
行なわれることが重要である。
従来のこのような要求に応じ得るソケットについて、第
３図を参照して説明する。第３図の図（ａ）はLSIパッ
ケージの取り付けられた状態の側面図、図（ｂ）はソケ
ットの側断面図、図（ｃ）はコンタクトプローブ部分の
断面図、がそれぞれに示される。
３図を参照して説明する。第３図の図（ａ）はLSIパッ
ケージの取り付けられた状態の側面図、図（ｂ）はソケ
ットの側断面図、図（ｃ）はコンタクトプローブ部分の
断面図、がそれぞれに示される。
各図に示されるように、ソケット11は、絶縁材でなるブ
ロック12に多数のコンタクトプローブ４を所定位置とな
るように配列し貫通させて取り付けられ、LSIパターン
の位置決めのためのガイド手段であるガイドピン6A,6B
が規定位置に突出させて設けられている。
ロック12に多数のコンタクトプローブ４を所定位置とな
るように配列し貫通させて取り付けられ、LSIパターン
の位置決めのためのガイド手段であるガイドピン6A,6B
が規定位置に突出させて設けられている。
このソケット11はコンタクトプローブ４の図示下端部、
すなわち、装置の所定回路に接続させる端子部の一端4A
が、この場合、所定回路の形成された基板１の回路パタ
ーンのパッド２に半田付け13接続される。このように、
回路基板１上に実装されたソケット11上に、チップキャ
リア7B上の内部に半導体チップ7Aの搭載されタLSIパッ
ケージ７が、ガイドピン6A,6Bにガイドされて載置され
る。
すなわち、装置の所定回路に接続させる端子部の一端4A
が、この場合、所定回路の形成された基板１の回路パタ
ーンのパッド２に半田付け13接続される。このように、
回路基板１上に実装されたソケット11上に、チップキャ
リア7B上の内部に半導体チップ7Aの搭載されタLSIパッ
ケージ７が、ガイドピン6A,6Bにガイドされて載置され
る。
LSIパッケージ７の上部、半導体チップ7A上方には内部
の発生熱を外部へ放熱させるための放熱部材10が設けら
れ、この上からの矢印Ｆ方向へ加えられる押圧力によ
り、それぞれのコンタクトプローブ４の図示上部へすべ
ての端子８が圧接接続される。
の発生熱を外部へ放熱させるための放熱部材10が設けら
れ、この上からの矢印Ｆ方向へ加えられる押圧力によ
り、それぞれのコンタクトプローブ４の図示上部へすべ
ての端子８が圧接接続される。
LSIパッケージ７を基板１から取り外すには、放熱部材1
0へ加えられている押圧力を除去してLSIパッケージ７を
持ち上げ、ガイドピン6A、6Bから抜き出すことで容易に
取り出せる。
0へ加えられている押圧力を除去してLSIパッケージ７を
持ち上げ、ガイドピン6A、6Bから抜き出すことで容易に
取り出せる。
上記のようなソケット11は図（ｂ）に示されるように、
LSIパッケージ７の高密度化とともに端子８数の増加に
ともなって端子間隔の狭隘化となり、コンタクトプロー
ブ４間のピッチ間隔ｐも狭隘な間隔となる。
LSIパッケージ７の高密度化とともに端子８数の増加に
ともなって端子間隔の狭隘化となり、コンタクトプロー
ブ４間のピッチ間隔ｐも狭隘な間隔となる。
コンタクトプローブ４を貫通させて支持する絶縁体でな
るブロック12は、通常、誘電率の極力低い材料として選
択された、たとえばガラスエポキシ系の樹脂材が用いら
れる。このような材質からなるブロック12は立方体状に
形成されたブロックに、ドリルによる穴開けを行ない、
その貫通穴にコンタクトプローブ４を圧入させるか、適
宜の接着剤を適用して挿入固定させる。
るブロック12は、通常、誘電率の極力低い材料として選
択された、たとえばガラスエポキシ系の樹脂材が用いら
れる。このような材質からなるブロック12は立方体状に
形成されたブロックに、ドリルによる穴開けを行ない、
その貫通穴にコンタクトプローブ４を圧入させるか、適
宜の接着剤を適用して挿入固定させる。
このようにしてドリル加工によって穴開けを行なうに
は、コンタクトプローブ４の長さに応じた厚さのブロッ
クに対して、ドリルを真っ直ぐに進行させることが困難
なものであり、曲がりを生じ精度の良い穴開けが得られ
ない。
は、コンタクトプローブ４の長さに応じた厚さのブロッ
クに対して、ドリルを真っ直ぐに進行させることが困難
なものであり、曲がりを生じ精度の良い穴開けが得られ
ない。
一般に、ドリル径に対して精度のよい状態の得られる長
さの限度には一定の比率があり、細長いコンタクトプロ
ーブ４を埋め込むブロックの厚さはこのような限度を越
えるものである。
さの限度には一定の比率があり、細長いコンタクトプロ
ーブ４を埋め込むブロックの厚さはこのような限度を越
えるものである。
このような厚さを必要とする従来のブロックの穴開け
は、ブロックを構成する薄い厚さの板部材12−1,12−2,
12−3,12−４適宜に分割したものとし、これらの部材に
それぞれ中央部には貫通穴12A、対角のコーナ部には貫
通穴12B,12Cを精密に位置決めして開ける。薄板な各部
材ちは容易に正確な穴開けが行なえる。
は、ブロックを構成する薄い厚さの板部材12−1,12−2,
12−3,12−４適宜に分割したものとし、これらの部材に
それぞれ中央部には貫通穴12A、対角のコーナ部には貫
通穴12B,12Cを精密に位置決めして開ける。薄板な各部
材ちは容易に正確な穴開けが行なえる。
穴開け加工後、各部材12−1,12−2,12−3,12−４を積層
し一体化させるとことによりブロック12を構成させるよ
うにしていた。
し一体化させるとことによりブロック12を構成させるよ
うにしていた。
このようにして構成されたブロック12の貫通穴12Aには
コンタクトプローブ４、貫通穴12Bにはガイドピン6A、
貫通穴12Cにはガイドピン6B、をそれぞれ挿入させるこ
とによりソケット11としていた。
コンタクトプローブ４、貫通穴12Bにはガイドピン6A、
貫通穴12Cにはガイドピン6B、をそれぞれ挿入させるこ
とによりソケット11としていた。
コンタクトプローブ４は図（ｃ）に示されるように、筒
状の内部に圧縮コイルスプリング4Cが内装されており、
スプリング4Cへの押圧と弾性復元力とにより、LSIパッ
ケージの端子が圧接によゃ接触接続される接触部の他端
4B側お部分が矢印で示される方向に伸縮可能に構成され
ている。以上のようであって、コンタクトプローブ４は
外観視細径な棒状をなすものである。
状の内部に圧縮コイルスプリング4Cが内装されており、
スプリング4Cへの押圧と弾性復元力とにより、LSIパッ
ケージの端子が圧接によゃ接触接続される接触部の他端
4B側お部分が矢印で示される方向に伸縮可能に構成され
ている。以上のようであって、コンタクトプローブ４は
外観視細径な棒状をなすものである。
このように構成されたコンタクトプローブ４をそなえた
ソケット11に載置接続されるLSIパッケージ７は、回路
基板１とはコンタクトプローブ４を介して接地回路、電
源供給回路、信号の入出力回路などがそれぞれに接続さ
れる。
ソケット11に載置接続されるLSIパッケージ７は、回路
基板１とはコンタクトプローブ４を介して接地回路、電
源供給回路、信号の入出力回路などがそれぞれに接続さ
れる。
上記従来のソケット11によれば、ブロック12を構成する
材料として選択された誘電率の低い、たとえばガラスエ
ポキシ樹脂材が用いられているものの、LSIパッケージ
７の高密度化にともなって、コンタクトプローブ４の隣
接間の間隔ピッチｐが小さくなり、接近される状態とな
ると、絶縁材が低誘電率であるとしてもコンタクトプロ
ーブ４隣接間相互の電気容量結合は大きくなり、信号の
入出力間での干渉障害が無視し得ないような状態となり
相互間に影響を生じるおそれがある。とくに、高速化さ
れた電子回路ではその電気的特性が劣化するといった問
題がおこる。
材料として選択された誘電率の低い、たとえばガラスエ
ポキシ樹脂材が用いられているものの、LSIパッケージ
７の高密度化にともなって、コンタクトプローブ４の隣
接間の間隔ピッチｐが小さくなり、接近される状態とな
ると、絶縁材が低誘電率であるとしてもコンタクトプロ
ーブ４隣接間相互の電気容量結合は大きくなり、信号の
入出力間での干渉障害が無視し得ないような状態となり
相互間に影響を生じるおそれがある。とくに、高速化さ
れた電子回路ではその電気的特性が劣化するといった問
題がおこる。
上記のように、ブロックを分割させた状態の各部材、12
−1,12−2,12−3,12−４とし、それぞれに精密な加工を
施して積層一体化させるといった構成の製造方法による
と、コストアップが避けられないといった問題もある。
−1,12−2,12−3,12−４とし、それぞれに精密な加工を
施して積層一体化させるといった構成の製造方法による
と、コストアップが避けられないといった問題もある。
以上のような種々の問題点にかんがみて、本考案は、コ
ンタクトプローブ間で電気容量結合を低下させることで
電気的特性の劣化をなすとともに、製造の容易化を図る
ことのできるソケットを提供することを発明の目的とす
るものである。
ンタクトプローブ間で電気容量結合を低下させることで
電気的特性の劣化をなすとともに、製造の容易化を図る
ことのできるソケットを提供することを発明の目的とす
るものである。
上記目的を達成するための本考案手段の構成要旨とする
ところは、第１図を参照し、本考案のソケットは、絶縁
材でなるブロック３と、装置の所定回路２に接続される
端子部の一端4AとLSIパッケージ７の端子８が圧接接続
される接触部の他端4Bとを有し接続されるべきLSIパッ
ケージの端子８に対応してブロック３に配列されるとと
もにブロック３を貫通して取り付けられる棒状のコンタ
クトプローブ４と、LSIパッケージの端子８をコンタク
トプローブ４の他端4Bの位置と一致させるために設けら
れたガイド手段6A,6Bと、をそなえてなり、ブロック３
の中間部は空間の中空部５でありコンタクトプローブ４
は中間部を中空部５内とし一端4A側と他端4B側とをブロ
ック３に支持させるよう構成したものである。
ところは、第１図を参照し、本考案のソケットは、絶縁
材でなるブロック３と、装置の所定回路２に接続される
端子部の一端4AとLSIパッケージ７の端子８が圧接接続
される接触部の他端4Bとを有し接続されるべきLSIパッ
ケージの端子８に対応してブロック３に配列されるとと
もにブロック３を貫通して取り付けられる棒状のコンタ
クトプローブ４と、LSIパッケージの端子８をコンタク
トプローブ４の他端4Bの位置と一致させるために設けら
れたガイド手段6A,6Bと、をそなえてなり、ブロック３
の中間部は空間の中空部５でありコンタクトプローブ４
は中間部を中空部５内とし一端4A側と他端4B側とをブロ
ック３に支持させるよう構成したものである。
上記本考案の構成要旨によれば、ブロック３の中間部が
空間の中空部５であることから、この区画においては隣
接されるコンタクトプローブ４相互間に、ブロック３を
構成する絶縁材が存在しない。つまり、この区画におけ
る誘電率は空気の誘電率である。したがって、コンタク
トプローブ４の両端部分を支持するブロック３の絶縁材
部分の誘電率を含めた全体の複合誘電率を大幅に低下さ
せることが可能となり、コンタクトプローブ４部分での
電気的特性の劣化を減少させることができる。
空間の中空部５であることから、この区画においては隣
接されるコンタクトプローブ４相互間に、ブロック３を
構成する絶縁材が存在しない。つまり、この区画におけ
る誘電率は空気の誘電率である。したがって、コンタク
トプローブ４の両端部分を支持するブロック３の絶縁材
部分の誘電率を含めた全体の複合誘電率を大幅に低下さ
せることが可能となり、コンタクトプローブ４部分での
電気的特性の劣化を減少させることができる。
このような中空部５を設けることは、従来の中間層部分
に相当する部分の穴開け加工を不要とすることができ、
従来に比して構成の簡素化ならびに製造時間の短縮が得
られる。
に相当する部分の穴開け加工を不要とすることができ、
従来に比して構成の簡素化ならびに製造時間の短縮が得
られる。
以下、本考案のLSIソケットについて、図を参照しなが
ら構成要旨にもとづいた実施例により具体的詳細に説明
する。なお、全図を通じて同一箇所には同一の符号を付
して示してある。
ら構成要旨にもとづいた実施例により具体的詳細に説明
する。なお、全図を通じて同一箇所には同一の符号を付
して示してある。
第２図は本考案のソケットの一実施例であり、図（ａ）
は側断面図、図（ｂ）はブロックの平面図、図（ｃ）は
ブロックの分離状態の斜視図、である。図（ａ）に示さ
れるように、低誘電率材なガラスエポキシ樹脂材でなる
板状部材３−1,3−２と、枠状部材３−３とを重ね合わ
せ一体化させせることで、中間に介在される枠状部材３
−３により中央部に空間の中空部５の形成されたブロッ
ク３が構成される。
は側断面図、図（ｂ）はブロックの平面図、図（ｃ）は
ブロックの分離状態の斜視図、である。図（ａ）に示さ
れるように、低誘電率材なガラスエポキシ樹脂材でなる
板状部材３−1,3−２と、枠状部材３−３とを重ね合わ
せ一体化させせることで、中間に介在される枠状部材３
−３により中央部に空間の中空部５の形成されたブロッ
ク３が構成される。
この、板状部材３−１には図（ｂ）に示されるように、
コンタクトプローブ４の挿入される貫通穴3A、ガイド手
段であるガイドピン6Aの挿入される貫通穴3B、おなじく
ガイドピン6Bの挿入される貫通穴3C、が形成されてい
る。
コンタクトプローブ４の挿入される貫通穴3A、ガイド手
段であるガイドピン6Aの挿入される貫通穴3B、おなじく
ガイドピン6Bの挿入される貫通穴3C、が形成されてい
る。
板状部材３−２にはコンタクトプローブ４の挿入される
貫通穴3Aが形成されている。
貫通穴3Aが形成されている。
枠状部材３−３にはガイド部材であるガイドピン6Aの挿
入される貫通穴3Bとガイドピン6Bの挿入される貫通穴3C
とが形成されている。
入される貫通穴3Bとガイドピン6Bの挿入される貫通穴3C
とが形成されている。
それぞれの貫通穴が開けられたブロック３に対して、棒
状のコンタクトプローブ４を板状部材３−１と３−２の
貫通穴3Aに挿入し、装置の所定回路に接続される端子部
の一端4Aを突出させた状態に固定支持させる。
状のコンタクトプローブ４を板状部材３−１と３−２の
貫通穴3Aに挿入し、装置の所定回路に接続される端子部
の一端4Aを突出させた状態に固定支持させる。
ガイド手段であるガイドピン6A,6Bを板状部材３−１と
枠状部材３−３の貫通穴3B,3Cとに挿入し固定支持させ
る。
枠状部材３−３の貫通穴3B,3Cとに挿入し固定支持させ
る。
このように配列されたコンタクトプローブ４の一端4A側
は、たとえば、本実施例の場合第１図または第３図に示
されるような、各種装置を構成するに必要とする所定回
路の形成された回路基板１の回路パターンのパッド２へ
半田付け３により接続される。また他端4B側は同様にLS
Iパッケージ７の端子８それぞれに一致される。
は、たとえば、本実施例の場合第１図または第３図に示
されるような、各種装置を構成するに必要とする所定回
路の形成された回路基板１の回路パターンのパッド２へ
半田付け３により接続される。また他端4B側は同様にLS
Iパッケージ７の端子８それぞれに一致される。
LSIパッケージ７をガイド手段であるガイドピン6A,6Bに
合わせて挿入載置させることにより、端子８をソケット
のコンタクトプローブ４の他端4Bにそれぞれ正確に接触
させることができるので、LSIパッケージ７を押圧させ
ることですべての端子８と他端4Bとを確実に接触接続さ
せ得る。
合わせて挿入載置させることにより、端子８をソケット
のコンタクトプローブ４の他端4Bにそれぞれ正確に接触
させることができるので、LSIパッケージ７を押圧させ
ることですべての端子８と他端4Bとを確実に接触接続さ
せ得る。
ここで、ソケットのブロック３の製造方法について述べ
ると、図（ｃ）に示されるように、それぞれに穴開け加
工の行なわれた板状部材３−1,3−２と枠状部材３−３
それぞれを重ね合わせ、接合一体化させることで、コン
タクトプローブ４の貫通配置される中間部の空間である
中空部５を形成させて正確かつ容易に製造し得る。
ると、図（ｃ）に示されるように、それぞれに穴開け加
工の行なわれた板状部材３−1,3−２と枠状部材３−３
それぞれを重ね合わせ、接合一体化させることで、コン
タクトプローブ４の貫通配置される中間部の空間である
中空部５を形成させて正確かつ容易に製造し得る。
このようにしてブロック３は、たとえば板状部材３−1,
3−２の中間に枠状部材３−３を介在積層させて構成さ
せることで、従来のような板状部材12−1,12−2,12−3,
12−４のような多数の部材に精密な穴開け加工を施し、
それらを積層するものでないことから、製造が容易とな
るとともに精度も向上するうえに時間も大幅に短縮され
ることからコストを削減し得る。
3−２の中間に枠状部材３−３を介在積層させて構成さ
せることで、従来のような板状部材12−1,12−2,12−3,
12−４のような多数の部材に精密な穴開け加工を施し、
それらを積層するものでないことから、製造が容易とな
るとともに精度も向上するうえに時間も大幅に短縮され
ることからコストを削減し得る。
このようにブロック３に中空部５を設ける構成としたこ
とにより、高密度に微小間隔で配列されるコンタクトプ
ローブ４の隣接間隔には、中空部５の区画では空間であ
り絶縁材でなる誘電体が存在しないことから、両端の支
持される領域を含めてコンタクトプローブ４間全体の複
合誘電率を従来に比して大幅に減少し得るので、コンタ
クトプローブ４相互間における電気的容量にもとづく電
気的結合が大幅に少ないものとなり、考案本来の目的が
達成される。
とにより、高密度に微小間隔で配列されるコンタクトプ
ローブ４の隣接間隔には、中空部５の区画では空間であ
り絶縁材でなる誘電体が存在しないことから、両端の支
持される領域を含めてコンタクトプローブ４間全体の複
合誘電率を従来に比して大幅に減少し得るので、コンタ
クトプローブ４相互間における電気的容量にもとづく電
気的結合が大幅に少ないものとなり、考案本来の目的が
達成される。
以上詳細に説明したように本考案のソケットによれば、
絶縁材でなるブロックと装置の所定回路に接続される端
子部の一端とLSIパッケージの端子が圧接接続される接
触部のる他端とを有し接続されるべき上記LSIパッケー
ジの端子に対応してブロックに配列されるとともに該ブ
ロックを貫通して取り付けられる棒状のコンタクトプロ
ーブとLSIパッケージの端子をコンタクトプローブの他
端の位置と一致させるために設けられたガイド手段とを
そなえ、ブロックの中間部は空間の中空部でありコンタ
クトプローブは中間部を該中空部内とし一端側と他端側
とを該ブロックに支持されるように構成したものである
から、ブロックに貫通支持されるコンタクトプローブ
は、その中間部の中空部により高密度化される相互間の
微小間隔にもとずく電気的な容量係合が大幅に減少さ
れ、コンタクトプローブ間における信号の干渉障害が少
なくなり、電気的特性の劣化をなくすことができる。ま
た、製造の容易化によるコストダウンも得られなどとい
った実用上の効果はきわめて顕著なものである。
絶縁材でなるブロックと装置の所定回路に接続される端
子部の一端とLSIパッケージの端子が圧接接続される接
触部のる他端とを有し接続されるべき上記LSIパッケー
ジの端子に対応してブロックに配列されるとともに該ブ
ロックを貫通して取り付けられる棒状のコンタクトプロ
ーブとLSIパッケージの端子をコンタクトプローブの他
端の位置と一致させるために設けられたガイド手段とを
そなえ、ブロックの中間部は空間の中空部でありコンタ
クトプローブは中間部を該中空部内とし一端側と他端側
とを該ブロックに支持されるように構成したものである
から、ブロックに貫通支持されるコンタクトプローブ
は、その中間部の中空部により高密度化される相互間の
微小間隔にもとずく電気的な容量係合が大幅に減少さ
れ、コンタクトプローブ間における信号の干渉障害が少
なくなり、電気的特性の劣化をなくすことができる。ま
た、製造の容易化によるコストダウンも得られなどとい
った実用上の効果はきわめて顕著なものである。
第１図は本考案の原理説明図、 第２図は本考案による一実施例の説明図で、図（ａ）は
側断面図、図（ｂ）は部材の平面図、図（ｃ）はブロッ
クの分離状態の斜視図、 第３図は従来の説明図で、図（ａ）はLSIパッケージ取
り付け状態の側断面図、図（ｂ）はソケットの側断面
図、図（ｃ）はコンタクトプローブ部分の断面図、 をそれぞれ示す。 各図において、 １は回路基板、基板、２はパッド、３はブロック、４は
コンタクトプローブ、５は中空部、6A,6Bはガイドピ
ン、７はLSIパッケージ、８は端子、リード端子、4Aは
一端、4Bは他端部、である。
側断面図、図（ｂ）は部材の平面図、図（ｃ）はブロッ
クの分離状態の斜視図、 第３図は従来の説明図で、図（ａ）はLSIパッケージ取
り付け状態の側断面図、図（ｂ）はソケットの側断面
図、図（ｃ）はコンタクトプローブ部分の断面図、 をそれぞれ示す。 各図において、 １は回路基板、基板、２はパッド、３はブロック、４は
コンタクトプローブ、５は中空部、6A,6Bはガイドピ
ン、７はLSIパッケージ、８は端子、リード端子、4Aは
一端、4Bは他端部、である。
Claims (1)
- 【請求項１】絶縁材でなるブロックと、装置の所定回路
に接続される端子部の一端とLSIパッケージの端子が圧
接接続される接触部の他端とを有し接続されるべき上記
LSIパッケージの端子に対応して上記ブロックに配列さ
れるとともに該ブロックを貫通して取り付けられる棒状
のコンタクトプローブと、上記LSIパッケージの端子を
コンタクトプローブの他端の位置と一致させるために設
けられたガイド手段と、をそなえてなり、 上記ブロックの中間部は空間の中空部であり上記コンタ
クトプローブは中間部を該中空部内とし一端側と他端側
とをブロックに支持させるように構成したことを特徴と
するLSIソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988157516U JPH0716317Y2 (ja) | 1988-11-30 | 1988-11-30 | Ｌｓｉソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988157516U JPH0716317Y2 (ja) | 1988-11-30 | 1988-11-30 | Ｌｓｉソケット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277891U JPH0277891U (ja) | 1990-06-14 |
| JPH0716317Y2 true JPH0716317Y2 (ja) | 1995-04-12 |
Family
ID=31437031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988157516U Expired - Lifetime JPH0716317Y2 (ja) | 1988-11-30 | 1988-11-30 | Ｌｓｉソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716317Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4598614B2 (ja) * | 2005-06-30 | 2010-12-15 | 富士通株式会社 | ソケット及び電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0142953Y2 (ja) * | 1986-09-08 | 1989-12-14 | ||
| JPS63288048A (ja) * | 1987-05-20 | 1988-11-25 | Fujitsu Ltd | Ｌｓｉソケツト |
-
1988
- 1988-11-30 JP JP1988157516U patent/JPH0716317Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277891U (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US4812949A (en) | Method of and apparatus for mounting an IC chip | |
| US3484534A (en) | Multilead package for a multilead electrical device | |
| US5168432A (en) | Adapter for connection of an integrated circuit package to a circuit board | |
| US5184285A (en) | Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor | |
| US5015191A (en) | Flat IC chip connector | |
| US5438481A (en) | Molded-in lead frames | |
| JP2559954B2 (ja) | 階段状多層相互接続装置 | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| KR20030071763A (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| EP2284887A2 (en) | Module comprising semiconductor devices and module manufacturing method | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| CN109075130A (zh) | 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPH0638463B2 (ja) | 電子パッケージ | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JPH08330469A (ja) | 半導体装置用配線基板およびその製造方法 | |
| US11521947B1 (en) | Space efficient flip chip joint design | |
| JPS61168990A (ja) | プリント回路基板 | |
| JPH0639484Y2 (ja) | プリント基板の接続構造 | |
| JPS5939417Y2 (ja) | プリント配線板用端子構造 | |
| JP2564297B2 (ja) | 回路基板 | |
| KR20070105982A (ko) | 접속 부품, 적층 기판 | |
| JPS6022348A (ja) | 半導体装置 |