JPH0716595U - プッシュプル型ｄｃ−ｄｃコンバータ - Google Patents
プッシュプル型ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH0716595U JPH0716595U JP4333293U JP4333293U JPH0716595U JP H0716595 U JPH0716595 U JP H0716595U JP 4333293 U JP4333293 U JP 4333293U JP 4333293 U JP4333293 U JP 4333293U JP H0716595 U JPH0716595 U JP H0716595U
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- winding
- voltage
- transformer
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 77
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 239000000284 extract Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 238000009499 grossing Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 軽負荷時におけるプッシュプル型ＤＣ−ＤＣ
コンバータのスイッチング損失やノイズの発生を低減す
る。 【構成】 本考案によるプッシュプル型ＤＣ−ＤＣコン
バータは、直流電源１とトランス６の第１の１次巻線６
aと第１のＭＯＳ-ＦＥＴ２とを直列に接続し、直流電源
１とトランス６の第２の１次巻線６bと第２のＭＯＳ-Ｆ
ＥＴ３とを直列に接続し、第１及び第２のＭＯＳ-ＦＥ
Ｔ２、３の各々と並列に第１及び第２の共振用コンデン
サ４、５を接続し、トランス６の２次巻線６cと直列に
共振用リアクトル７を接続し、トランス６の２次巻線６
c及び共振用リアクトル７の直列回路の両端に第３の共
振用コンデンサ２１を接続し、トランス６の２次巻線６
c及び共振用リアクトル７の直列回路から整流回路を通
じて直流電圧を取り出す構成である。
コンバータのスイッチング損失やノイズの発生を低減す
る。 【構成】 本考案によるプッシュプル型ＤＣ−ＤＣコン
バータは、直流電源１とトランス６の第１の１次巻線６
aと第１のＭＯＳ-ＦＥＴ２とを直列に接続し、直流電源
１とトランス６の第２の１次巻線６bと第２のＭＯＳ-Ｆ
ＥＴ３とを直列に接続し、第１及び第２のＭＯＳ-ＦＥ
Ｔ２、３の各々と並列に第１及び第２の共振用コンデン
サ４、５を接続し、トランス６の２次巻線６cと直列に
共振用リアクトル７を接続し、トランス６の２次巻線６
c及び共振用リアクトル７の直列回路の両端に第３の共
振用コンデンサ２１を接続し、トランス６の２次巻線６
c及び共振用リアクトル７の直列回路から整流回路を通
じて直流電圧を取り出す構成である。
Description
【０００１】
本考案はスイッチングレギュレータ、特にプッシュプル型ＤＣ−ＤＣコンバー タに関するものである。
【０００２】
従来のプッシュプル型ＤＣ−ＤＣコンバータの一例の回路図を図６に示す。図 ６において、１は直流電源、２と３は第１及び第２のスイッチング素子としての ＭＯＳ-ＦＥＴ、４と５は第１及び第２の共振用コンデンサ、６はトランス、７ は共振用リアクトル、８と９は整流ダイオード、１０と１１は倍電圧用コンデン サ、１２は平滑コンデンサ、１３は負荷、１４と１５は分圧用抵抗、１６は基準 電圧源、１７はオペアンプ、１８と１９はそれぞれフォトカプラを構成する発光 ダイオードと受光トランジスタ、２０は制御回路である。整流ダイオード８、９ 及び倍電圧用コンデンサ１０、１１は倍電圧整流回路を構成する。また、分圧用 抵抗１４、１５は電圧検出回路を構成し、基準電圧源１６、オペアンプ１７、発 光ダイオード１８及び受光トランジスタ１９は誤差増幅回路を構成する。制御回 路２０は、負荷１３の端子電圧に応じてパルス幅が変化する制御パルス信号をあ る一定の休止期間（デッドタイム）を設けて第１及び第２のＭＯＳ-ＦＥＴ２、 ３の各ゲート端子に交互に付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互 にオン・オフ動作させるためのものである。
【０００３】 次に、図６に示す回路の動作について説明する。制御回路２０から、図７(Ａ) 及び(Ｂ)に示す制御パルス信号ＶG1、ＶG2をある一定のデッドタイムｔDを設け て各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲート端子に付与し、第１及び第 ２のＭＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。第１のＭＯＳ-ＦＥＴ ２がオンになると、トランス６の第１の１次巻線６aに直流電源１の電圧が印加 されて、２次巻線６cに電圧が誘起される。２次巻線６cに誘起された電圧により 、共振用リアクトル７、整流ダイオード８、倍電圧用コンデンサ１０の経路に共 振電流が流れる。このときに第１のＭＯＳ-ＦＥＴ２に流れる電流ＩQ1の波形を 図７(Ｃ)に示す。電流ＩQ1の向きが反転しないうちに第１のＭＯＳ-ＦＥＴ２が オフになると、第１のＭＯＳ-ＦＥＴ２のオン期間中に共振用リアクトル７に蓄 積されたエネルギーが放出される。このとき、共振用リアクトル７と第１及び第 ２の共振用コンデンサ４、５により電圧共振が起こり、第１のＭＯＳ-ＦＥＴ２ の両端の電圧ＶQ1が図７(Ｅ)に示すように正弦波状に上昇して行く。この結果、 図７(Ｅ)に示す電圧ＶQ1の波形と図７(Ｃ)に示す電流ＩQ1の波形との重なりが少 なくなるから、第１のＭＯＳ-ＦＥＴ２のオン・オフ転換期におけるゼロ電圧ス イッチング（ＺＶＳ）が可能となる。また、電圧共振により第２のＭＯＳ-ＦＥ Ｔ３の両端の電圧ＶQ2は図７(Ｆ)に示すように正弦波状に降下して行く。
【０００４】 図７(Ｆ)に示す第２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2が０Ｖに達したとき に第２のＭＯＳ-ＦＥＴ３がオンになると、トランス６の第２の１次巻線６bに直 流電源１の電圧が印加されて、２次巻線６cに電圧が誘起される。２次巻線６cに 誘起された電圧により、共振用リアクトル７、整流ダイオード９、倍電圧用コン デンサ１１の経路に共振電流が流れる。このときに第２のＭＯＳ-ＦＥＴ３に流 れる電流ＩQ2の波形を図７(Ｄ)に示す。電流ＩQ2の向きが反転しないうちに第２ のＭＯＳ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振 用リアクトル７に蓄積されたエネルギーが放出される。このとき、共振用リアク トル７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第２ のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2が図７(Ｆ)に示すように正弦波状に上昇し て行く。この結果、図７(Ｆ)に示す電圧ＶQ2の波形と図７(Ｄ)に示す電流ＩQ2の 波形との重なりが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・オフ転換期 におけるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により 第１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1は図７(Ｅ)に示すように正弦波状に降 下して行く。そして、図７(Ｅ)に示す電圧ＶQ1が０Ｖに達したときに第１のＭＯ Ｓ-ＦＥＴ２が再びオンになる。
【０００５】 上述の動作の繰り返しにより直流電源１の電圧が他の直流電圧に変換される。 この直流電圧は更に平滑コンデンサ１２により平滑化され、負荷１３に供給され る。また、平滑化された直流電圧は分圧用抵抗１４、１５により分圧され、分圧 された電圧はオペアンプ１７により基準電圧源１６の電圧と比較される。オペア ンプ１７の比較出力はフォトカプラを構成する発光ダイオード１８を通じて受光 トランジスタ１９を制御する。受光トランジスタ１９の出力は制御回路２０に入 力され、この入力信号に応じて制御回路２０は第１及び第２のＭＯＳ-ＦＥＴ２ 、３の各ゲート端子に付与すべき制御パルス信号のパルス幅を制御して負荷１３ に供給される直流電圧を一定に保持することができる。
【０００６】
ところで、図６に示すプッシュプル型ＤＣ−ＤＣコンバータでは、負荷１３に 流れる電流が減少したとき、共振用リアクトル７に流れる電流も減少して、電圧 共振を起こすに充分なエネルギーを共振用リアクトル７に蓄積できない。したが って、軽負荷になると図７(Ａ)及び(Ｂ)に示すように制御パルス信号ＶG1、ＶG2 のパルス幅が狭くなり、負荷１３に流れる電流が減少するから、電圧共振ができ なくなり、第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧ＶQ1、ＶQ2の波形 の立上り及び立下りが図７(Ｅ)及び(Ｆ)に示すように乱れる。そのため、軽負荷 時において第１及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失が大きくな ると共にノイズが発生する欠点があった。また、図７(Ａ)及び(Ｂ)に示すデッド タイムｔDは負荷の軽重に関わらず一定に保持する必要があり、それゆえ軽負荷 時には制御パルス信号ＶG1、ＶG2の周波数が極めて高くなるから、実際には制御 パルス信号の周波数の制御範囲が狭くなる問題点も発生した。
【０００７】 そこで、本考案は軽負荷時でもスイッチング損失やノイズの発生を低減できる プッシュプル型ＤＣ−ＤＣコンバータを提供することを目的とする。
【０００８】
本考案によるプッシュプル型ＤＣ−ＤＣコンバータは、直流電源とトランスの 第１の１次巻線と第１のスイッチング素子とを直列に接続し、前記直流電源と前 記トランスの第２の１次巻線と第２のスイッチング素子とを直列に接続し、前記 第１及び第２のスイッチング素子の各々と並列に第１及び第２の共振用コンデン サを接続し、前記トランスの２次巻線と直列に共振用リアクトルを接続し、前記 ２次巻線及び前記共振用リアクトルの直列回路から整流回路を通じて直流電圧を 取り出す。このプッシュプル型ＤＣ−ＤＣコンバータでは、前記２次巻線及び前 記共振用リアクトルの直列回路の両端に第３の共振用コンデンサを接続している 。
【０００９】 また、本考案の他の実施例では、トランスの第１の２次巻線と第２の２次巻線 とを直列に接続し、前記第１及び第２の２次巻線の直列回路の両端に共振用リア クトルの第１の巻線の一端及び第２の巻線の一端を各々接続し、前記第１の巻線 の他端及び前記第２の巻線の他端に設けられた整流回路を通じて直流電圧を取り 出す。このプッシュプル型ＤＣ−ＤＣコンバータでは、前記共振用リアクトルの 第１の巻線の他端と前記共振用リアクトルの第２の巻線の他端との間に第３の共 振用コンデンサを接続している。
【００１０】 更に、本考案の別の他の実施例では、直流電源とトランスの第１の１次巻線と 共振用リアクトルの第１の巻線と第１のスイッチング素子とを直列に接続し、前 記直流電源と前記トランスの第２の１次巻線と前記共振用リアクトルの第２の巻 線と第２のスイッチング素子とを直列に接続し、前記トランスの２次巻線から整 流回路を通じて直流電圧を取り出す。このプッシュプル型ＤＣ−ＤＣコンバータ では、前記トランスの第１の１次巻線及び前記共振用リアクトルの第１の巻線の 接続点と前記トランスの第２の１次巻線及び前記共振用リアクトルの第２の巻線 の接続点との間又は前記２次巻線の両端に第３の共振用コンデンサを接続してい る。
【００１１】
第３の共振用コンデンサを通して一定の共振電流を常時共振用リアクトルに流 すことにより、軽負荷時において電圧共振を起こすに充分なエネルギーを共振用 リアクトルに蓄積することができる。そのため、軽負荷時においてもスイッチン グ素子のスイッチング損失やノイズの発生を低減することが可能となる。
【００１２】
以下、本考案によるプッシュプル型ＤＣ−ＤＣコンバータの実施例を図１及び 図２に基づいて説明する。但し、これらの図面では図６及び図７に示す箇所と同 一の部分には同一の符号を付し、その説明を省略する。 本実施例のＤＣ−ＤＣコンバータにおいては、図１に示すようにトランス６の ２次巻線６c及び共振用リアクトル７の直列回路の両端に第３の共振用コンデン サ２１が接続されている。その他の構成は図６と同一である。
【００１３】 上記の構成における動作は次の通りである。まず、制御回路２０から図２(Ａ) 及び(Ｂ)に示す制御パルス信号ＶG1、ＶG2がある一定のデッドタイムｔDを設け て各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲート端子に付与される。これに より、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。 第１のＭＯＳ-ＦＥＴ２がオンになると、トランス６の第１の１次巻線６aに直 流電源１の電圧が印加され、２次巻線６cに電圧が誘起される。２次巻線６cに誘 起された電圧により共振用リアクトル７と倍電圧用コンデンサ１０が共振し、共 振用リアクトル７、整流ダイオード８及び倍電圧用コンデンサ１０の経路に共振 電流が流れる。これと同時に、共振用リアクトル７と第３の共振用コンデンサ２ １も共振するから、共振用リアクトル７及び第３の共振用コンデンサ２１の経路 にも共振電流が流れる。このとき、共振用リアクトル７には充分大きなエネルギ ーが蓄積される。このときに第１のＭＯＳ-ＦＥＴ２に流れる電流ＩQ1の波形を 図２(Ｃ)に示す。次に、電流ＩQ1の向きが反転しないうちに第１のＭＯＳ-ＦＥ Ｔ２がオフになると、第１のＭＯＳ-ＦＥＴ２のオン期間中に共振用リアクトル ７に蓄積されたエネルギーが放出される。このとき、共振用リアクトル７と第１ 及び第２の共振用コンデンサ４、５により電圧共振が起こり、第１のＭＯＳ-Ｆ ＥＴ２の両端の電圧ＶQ1が図２(Ｅ)に示すように正弦波状に上昇して行く。この 結果、図２(Ｅ)に示す電圧ＶQ1の波形と図２(Ｃ)に示す電流ＩQ1の波形との重な りが少なくなるから、第１のＭＯＳ-ＦＥＴ２のオン・オフ転換期におけるゼロ 電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第２のＭＯＳ -ＦＥＴ３の両端の電圧ＶQ2は図２(Ｆ)に示すように正弦波状に降下して行く。
【００１４】 続いて、図２(Ｆ)に示す第２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2が０Ｖに達 したときに第２のＭＯＳ-ＦＥＴ３がオンになると、トランス６の第２の１次巻 線６bに直流電源１の電圧が印加されて、２次巻線６cに電圧が誘起される。２次 巻線６cに誘起された電圧により共振用リアクトル７と倍電圧用コンデンサ１１ が共振し、共振用リアクトル７、整流ダイオード９、倍電圧用コンデンサ１１の 経路に共振電流が流れる。これと同時に、共振用リアクトル７と第３の共振用コ ンデンサ２１も共振するから、共振用リアクトル７及び第３の共振用コンデンサ ２１の経路にも共振電流が流れる。このとき、共振用リアクトル７には充分大き なエネルギーが蓄積される。このときに第２のＭＯＳ-ＦＥＴ３に流れる電流ＩQ 2 の波形を図２(Ｄ)に示す。次に、電流ＩQ2の向きが反転しないうちに第２のＭ ＯＳ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振用リ アクトル７に蓄積されたエネルギーが放出される。このとき、共振用リアクトル ７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第２のＭ ＯＳ-ＦＥＴ３の両端の電圧ＶQ2が図２(Ｆ)に示すように正弦波状に上昇して行 く。この結果、図２(Ｆ)に示す電圧ＶQ2の波形と図２(Ｄ)に示す電流ＩQ2の波形 との重なりが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・オフ転換期にお けるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第１ のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1は図２(Ｅ)に示すように正弦波状に降下し て行く。そして、図２(Ｅ)に示す電圧ＶQ1が０Ｖに達したときに第１のＭＯＳ- ＦＥＴ２が再びオンになる。
【００１５】 上述の動作の繰り返しにより直流電源１の電圧が他の直流電圧に変換される。 この直流電圧は更に平滑コンデンサ１２により平滑化され、負荷１３に供給され る。また、制御回路２０は、平滑コンデンサ１２にて平滑化された直流電圧に応 じて第１及び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に付与すべき制御パル ス信号のパルス幅を制御して負荷１３に供給される直流電圧を一定に保持する。
【００１６】 次に、図１の回路の負荷１３が軽負荷の場合について説明する。負荷１３が軽 負荷になると負荷１３の両端の電圧が大きくなり、図２(Ａ)及び(Ｂ)に示すよう に制御回路２１から出力される制御信号パルス信号ＶG1、ＶG2のパルス幅が絞ら れ狭くなる。このとき、負荷１３に流れる電流が減少するが、この回路では負荷 電流の大きさに関係なく一定の共振電流が常に共振用リアクトル７及び第３の共 振用コンデンサ２１の経路に流れるため、軽負荷時においても共振用リアクトル ７に充分大きなエネルギーが蓄積される。そのため、軽負荷時において第１及び 第２のＭＯＳ-ＦＥＴ２、３のオフ転換時に電圧共振が起こり、図２(Ｅ)及び(Ｆ )に示すように第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧ＶQ1、ＶQ2の各 波形の立上り及び立下りが正弦波状となる。
【００１７】 上記のように、本実施例では、負荷電流の大きさに関係なく第３の共振用コン デンサ２１を通して一定の共振電流を常に共振用リアクトル７に流すことが可能 である。この共振電流は、第３の共振用コンデンサ２１の容量を任意に選ぶこと により自由に設定できる。したがって、軽負荷時において電圧共振を起こすのに 必要なエネルギーを共振用リアクトル７に充分に蓄積することができる。このた め、図２(Ｅ)及び(Ｆ)に示すように、軽負荷時において第１及び第２のＭＯＳ- ＦＥＴ２、３の両端の電圧ＶQ1、ＶQ2の各波形の立上り及び立下りの乱れがない から、全ての負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可能となる。 よって、第１及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失の増加やノイ ズの発生もない。また、共振電流により一定の循環電流が形成されるため、比較 的広い制御パルス信号のパルス幅において軽負荷等に対応できるようになる。こ のため、負荷変動に対する著しい周波数上昇などがなく、制御パルス信号の周波 数制御範囲を極めて広くすることが可能となる。
【００１８】 本考案の実施態様は前記の実施例に限定されず種々の変更が可能である。例え ば、図１の回路における倍電圧整流回路を構成する倍電圧用コンデンサ１０、１ １の代わりに、図３の回路に示すように整流ダイオード２２、２３を接続してフ ルブリッジ整流回路を構成してもよい。また、図４はセンタータップ形式の出力 整流回路を有するプッシュプル型ＤＣ−ＤＣコンバータに本考案を実施した例を 示し、６cと６dはトランス６の第１及び第２の２次巻線、７aと７bは共振用リア クトル７の第１及び第２の巻線である。更に、図５は図４の回路における共振用 リアクトル７の第１及び第２の巻線７a、７bと第３の共振用コンデンサ２１をト ランス６の１次側に設けた例を示す。なお、図５の回路における第３の共振用コ ンデンサ２１はトランス６の２次巻線６c、６dの両端に接続してもよい。 また、何れの例においても、出力整流回路をチョークコイルとコンデンサによ るＬＣ平滑回路とすることも可能である。
【００１９】
以上のように、本考案では、負荷電流の大きさに関係なく一定の共振電流を流 せるため、全ての負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可能とな る。したがって、全ての負荷範囲においてスイッチング損失の低減及びノイズの 発生を低減することができる。また、この共振電流は一定の循環電流でもあるか ら、比較的広い制御パルス信号の最小パルス幅を実現して、負荷変動に対する著 しい周波数変動を抑制することが可能である。このため、制御パルス信号の周波 数の制御範囲を極めて広くすることが可能となる。
【図１】 本考案の実施例を示すプッシュプル型ＤＣ−
ＤＣコンバータの電気回路図
ＤＣコンバータの電気回路図
【図２】 図１の回路の通常負荷時及び軽負荷時におけ
る各部の電圧及び電流を示す波形図
る各部の電圧及び電流を示す波形図
【図３】 図１の回路の変形例を示す電気回路図
【図４】 本発明の他の実施例を示すプッシュプル型Ｄ
Ｃ−ＤＣコンバータの電気回路図
Ｃ−ＤＣコンバータの電気回路図
【図５】 本発明の別の他の実施例を示すプッシュプル
型ＤＣ−ＤＣコンバータの電気回路図
型ＤＣ−ＤＣコンバータの電気回路図
【図６】 従来のプッシュプル型ＤＣ−ＤＣコンバータ
の電気回路図
の電気回路図
【図７】 図６の回路の通常負荷時及び軽負荷時におけ
る各部の電圧及び電流を示す波形図
る各部の電圧及び電流を示す波形図
１．．．直流電源、２、３．．．第１及び第２のＭＯＳ
-ＦＥＴ（スイッチング素子）、４、５、２１．．．第
１〜第３の共振用コンデンサ、６．．．トランス、６
a、６b．．．第１及び第２の１次巻線、６c、６d．．．
第１及び第２の２次巻線、７．．．共振用リアクトル、
７a、７b．．．第１及び第２の巻線、８、９、２２、２
３．．．整流ダイオード、１０、１１．．．倍電圧用コ
ンデンサ、１２．．．平滑コンデンサ、１３．．．負
荷、１４、１５．．．分圧用抵抗、１６．．．基準電圧
源、１７．．．オペアンプ、１８．．．発光ダイオー
ド、１９．．．受光トランジスタ、２０．．．制御回路
-ＦＥＴ（スイッチング素子）、４、５、２１．．．第
１〜第３の共振用コンデンサ、６．．．トランス、６
a、６b．．．第１及び第２の１次巻線、６c、６d．．．
第１及び第２の２次巻線、７．．．共振用リアクトル、
７a、７b．．．第１及び第２の巻線、８、９、２２、２
３．．．整流ダイオード、１０、１１．．．倍電圧用コ
ンデンサ、１２．．．平滑コンデンサ、１３．．．負
荷、１４、１５．．．分圧用抵抗、１６．．．基準電圧
源、１７．．．オペアンプ、１８．．．発光ダイオー
ド、１９．．．受光トランジスタ、２０．．．制御回路
Claims (3)
- 【請求項１】 直流電源とトランスの第１の１次巻線と
第１のスイッチング素子とを直列に接続し、前記直流電
源と前記トランスの第２の１次巻線と第２のスイッチン
グ素子とを直列に接続し、前記第１及び第２のスイッチ
ング素子の各々と並列に第１及び第２の共振用コンデン
サを接続し、前記トランスの２次巻線と直列に共振用リ
アクトルを接続し、前記２次巻線及び前記共振用リアク
トルの直列回路から整流回路を通じて直流電圧を取り出
すプッシュプル型ＤＣ−ＤＣコンバータにおいて、 前記２次巻線及び前記共振用リアクトルの直列回路の両
端に第３の共振用コンデンサを接続したことを特徴とす
るプッシュプル型ＤＣ−ＤＣコンバ−タ。 - 【請求項２】 直流電源とトランスの第１の１次巻線と
第１のスイッチング素子とを直列に接続し、前記直流電
源と前記トランスの第２の１次巻線と第２のスイッチン
グ素子とを直列に接続し、前記第１及び第２のスイッチ
ング素子の各々と並列に第１及び第２の共振用コンデン
サを接続し、前記トランスの第１の２次巻線と第２の２
次巻線とを直列に接続し、前記第１及び第２の２次巻線
の直列回路の両端に共振用リアクトルの第１の巻線の一
端及び第２の巻線の一端を各々接続し、前記第１の巻線
の他端及び前記第２の巻線の他端に設けられた整流回路
を通じて直流電圧を取り出すプッシュプル型ＤＣ−ＤＣ
コンバータにおいて、 前記共振用リアクトルの第１の巻線の他端と前記共振用
リアクトルの第２の巻線の他端との間に第３の共振用コ
ンデンサを接続したことを特徴とするプッシュプル型Ｄ
Ｃ−ＤＣコンバ−タ。 - 【請求項３】 直流電源とトランスの第１の１次巻線と
共振用リアクトルの第１の巻線と第１のスイッチング素
子とを直列に接続し、前記直流電源と前記トランスの第
２の１次巻線と前記共振用リアクトルの第２の巻線と第
２のスイッチング素子とを直列に接続し、前記第１及び
第２のスイッチング素子の各々と並列に第１及び第２の
共振用コンデンサを接続し、前記トランスの２次巻線か
ら整流回路を通じて直流電圧を取り出すプッシュプル型
ＤＣ−ＤＣコンバータにおいて、 前記トランスの第１の１次巻線及び前記共振用リアクト
ルの第１の巻線の接続点と前記トランスの第２の１次巻
線及び前記共振用リアクトルの第２の巻線の接続点との
間又は前記２次巻線の両端に第３の共振用コンデンサを
接続したことを特徴とするプッシュプル型ＤＣ−ＤＣコ
ンバ−タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043332U JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043332U JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0716595U true JPH0716595U (ja) | 1995-03-17 |
| JP2605664Y2 JP2605664Y2 (ja) | 2000-07-31 |
Family
ID=12660886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993043332U Expired - Fee Related JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605664Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253968A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
| JP2012253967A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
-
1993
- 1993-08-06 JP JP1993043332U patent/JP2605664Y2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253968A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
| JP2012253967A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605664Y2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4671019B2 (ja) | 多出力型ｄｃ−ｄｃコンバータ | |
| US5073849A (en) | Resonant DC to DC converter switching at zero current | |
| JP2793435B2 (ja) | 多出力コンバータ | |
| JP5699470B2 (ja) | スイッチング電源装置 | |
| JP4701749B2 (ja) | 直流変換装置 | |
| US7113411B2 (en) | Switching power supply | |
| JP4924659B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6411528B1 (en) | Switching power circuit and insulating converter transformer | |
| JPH0357713B2 (ja) | ||
| JPH03215168A (ja) | 多出力コンバータ及びその変調回路 | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| KR100430965B1 (ko) | 다출력 ｄｃ－ｄｃ 컨버터 및 이를 이용한 전자 장치 | |
| US6038144A (en) | DC-DC converter | |
| JPH0716595U (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP4563359B2 (ja) | 自励式共振型スイッチング電源 | |
| KR100359709B1 (ko) | 스위칭모드 전원공급기 | |
| JP2603646B2 (ja) | コンバータ | |
| JP2006042435A (ja) | スイッチング電源装置 | |
| JPS61277372A (ja) | 電源装置 | |
| JP3498870B2 (ja) | 交流直流変換電源回路 | |
| JPS6349109Y2 (ja) | ||
| KR200228222Y1 (ko) | 스위칭모드 전원공급기 | |
| JP3378509B2 (ja) | 電源装置 | |
| JPS6236470B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |