JPH07169003A - 磁気抵抗効果型ヘッド用信号再生回路 - Google Patents
磁気抵抗効果型ヘッド用信号再生回路Info
- Publication number
- JPH07169003A JPH07169003A JP30904493A JP30904493A JPH07169003A JP H07169003 A JPH07169003 A JP H07169003A JP 30904493 A JP30904493 A JP 30904493A JP 30904493 A JP30904493 A JP 30904493A JP H07169003 A JPH07169003 A JP H07169003A
- Authority
- JP
- Japan
- Prior art keywords
- read
- capacitor
- signal
- voltage
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＭＲヘッドを用いた磁気記録再生
装置における信号再生回路に関し、ライト状態からリー
ド状態に遷移するアイドル期間を短縮することで不要な
オフセット成分が再生信号に重畳するのを防止し、ひい
てはデータ容量の損失を最小限にすることを目的とす
る。 【構成】 リード時にＭＲヘッド１の両端に現れる再生
信号を増幅するトランジスタ７，８と、該トランジスタ
のエミッタ間に接続されたキャパシタ９と、リード／ラ
イト制御信号Ｒ／Ｗに基づいて該キャパシタの端子間電
圧ＶＣを制御する回路１２〜１７とを具備し、リード状
態を判定した時に、前記キャパシタの端子間に現れる電
圧に対応した電圧情報を記憶し、ライト状態を判定した
時とライト状態からリード状態への遷移期間を判定した
時に、前記記憶された電圧情報に対応する電圧を前記キ
ャパシタの端子間に印加するように構成する。
装置における信号再生回路に関し、ライト状態からリー
ド状態に遷移するアイドル期間を短縮することで不要な
オフセット成分が再生信号に重畳するのを防止し、ひい
てはデータ容量の損失を最小限にすることを目的とす
る。 【構成】 リード時にＭＲヘッド１の両端に現れる再生
信号を増幅するトランジスタ７，８と、該トランジスタ
のエミッタ間に接続されたキャパシタ９と、リード／ラ
イト制御信号Ｒ／Ｗに基づいて該キャパシタの端子間電
圧ＶＣを制御する回路１２〜１７とを具備し、リード状
態を判定した時に、前記キャパシタの端子間に現れる電
圧に対応した電圧情報を記憶し、ライト状態を判定した
時とライト状態からリード状態への遷移期間を判定した
時に、前記記憶された電圧情報に対応する電圧を前記キ
ャパシタの端子間に印加するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、磁気記録再生装置にお
ける信号再生回路に係り、特に、磁気抵抗効果（Magnet
o-Resistive effect）を利用する素子を用いた再生用ヘ
ッド（以下、ＭＲヘッドと称する）により磁気記録媒体
上のデータを再生する際に、そのＭＲヘッドの端子間電
圧に起因してライト状態からリード状態への遷移時に発
生する過渡現象を速やかに回復（リカバリー）させるた
めの技術に関する。
ける信号再生回路に係り、特に、磁気抵抗効果（Magnet
o-Resistive effect）を利用する素子を用いた再生用ヘ
ッド（以下、ＭＲヘッドと称する）により磁気記録媒体
上のデータを再生する際に、そのＭＲヘッドの端子間電
圧に起因してライト状態からリード状態への遷移時に発
生する過渡現象を速やかに回復（リカバリー）させるた
めの技術に関する。
【０００２】近年、磁気ディスク装置等の磁気記録再生
装置の高速化及び大容量化が進み、それに伴い磁気ヘッ
ドも、より高記録密度化を可能とするために、通常のイ
ンダクティブ薄膜磁気ヘッドから、データの再生専用に
ＭＲヘッドが使用されるようになってきた。これは、デ
ータの再生用にＭＲヘッドを使用すると、ＭＲヘッドと
磁気記録媒体との相対速度に依存しない信号磁界の検出
が可能なため、磁気記録媒体の走行速度を低くして記録
密度を高めることができるからである。しかしその反
面、ＭＲヘッドは、後述するように、その両端の電圧差
に起因してライト状態からリード状態へ遷移する時に好
ましくない過渡現象が発生する。そこで、係る過渡現象
を解消する技術が要望されている。
装置の高速化及び大容量化が進み、それに伴い磁気ヘッ
ドも、より高記録密度化を可能とするために、通常のイ
ンダクティブ薄膜磁気ヘッドから、データの再生専用に
ＭＲヘッドが使用されるようになってきた。これは、デ
ータの再生用にＭＲヘッドを使用すると、ＭＲヘッドと
磁気記録媒体との相対速度に依存しない信号磁界の検出
が可能なため、磁気記録媒体の走行速度を低くして記録
密度を高めることができるからである。しかしその反
面、ＭＲヘッドは、後述するように、その両端の電圧差
に起因してライト状態からリード状態へ遷移する時に好
ましくない過渡現象が発生する。そこで、係る過渡現象
を解消する技術が要望されている。
【０００３】
【従来の技術】図５に従来形の一例としてのＭＲヘッド
用信号再生回路の構成が示される。同図において、ＭＲ
ヘッド１の一方の端子は、抵抗器２を介して高電位の電
源ラインＶ1(例えば５Ｖ）に接続されると共に、初段の
再生用増幅器（リード・アンプ）を構成するＮＰＮトラ
ンジスタ７のベースに接続されており、ＭＲヘッド１の
他方の端子は、抵抗器３及び定電流源４を介して低電位
の電源ラインＶ2(例えば０Ｖ）に接続されると共に、初
段リード・アンプを構成するＮＰＮトランジスタ８のベ
ースに接続されている。トランジスタ７のコレクタは、
出力端子ＲＸに接続されると共に、抵抗器５を介して電
源ラインＶ1 に接続されており、トランジスタ８のコレ
クタは、出力端子ＲＹに接続されると共に、抵抗器６を
介して電源ラインＶ1 に接続されている。また、トラン
ジスタ７のエミッタは、キャパシタ９の一方の端子ＣＸ
に接続されると共に、定電流源１０を介して電源ライン
Ｖ2 に接続されており、トランジスタ８のエミッタは、
キャパシタ９の他方の端子ＣＹに接続されると共に、定
電流源１１を介して電源ラインＶ2 に接続されている。
また、出力端子ＲＸ及びＲＹは、図示はしないが次段の
復調系（増幅器、復調回路等を含む）に接続されてい
る。
用信号再生回路の構成が示される。同図において、ＭＲ
ヘッド１の一方の端子は、抵抗器２を介して高電位の電
源ラインＶ1(例えば５Ｖ）に接続されると共に、初段の
再生用増幅器（リード・アンプ）を構成するＮＰＮトラ
ンジスタ７のベースに接続されており、ＭＲヘッド１の
他方の端子は、抵抗器３及び定電流源４を介して低電位
の電源ラインＶ2(例えば０Ｖ）に接続されると共に、初
段リード・アンプを構成するＮＰＮトランジスタ８のベ
ースに接続されている。トランジスタ７のコレクタは、
出力端子ＲＸに接続されると共に、抵抗器５を介して電
源ラインＶ1 に接続されており、トランジスタ８のコレ
クタは、出力端子ＲＹに接続されると共に、抵抗器６を
介して電源ラインＶ1 に接続されている。また、トラン
ジスタ７のエミッタは、キャパシタ９の一方の端子ＣＸ
に接続されると共に、定電流源１０を介して電源ライン
Ｖ2 に接続されており、トランジスタ８のエミッタは、
キャパシタ９の他方の端子ＣＹに接続されると共に、定
電流源１１を介して電源ラインＶ2 に接続されている。
また、出力端子ＲＸ及びＲＹは、図示はしないが次段の
復調系（増幅器、復調回路等を含む）に接続されてい
る。
【０００４】なお、定電流源４，１０及び１１はそれぞ
れリード／ライト制御信号（後述）に基づいて生成され
るライトゲート信号ＷＧに応答してオン／オフする。図
示の例では、ライトゲート信号ＷＧが“Ｌ”レベルの時
（つまりリード時）に、各定電流源４，１０及び１１は
オンとなってそれぞれ定電流Ｉｓ，Ｉｂ及びＩｂを供給
し、ライトゲート信号ＷＧが“Ｈ”レベルの時（つまり
ライト時）に、各定電流源４，１０及び１１はオフとな
ってそれぞれ定電流の供給を遮断する。
れリード／ライト制御信号（後述）に基づいて生成され
るライトゲート信号ＷＧに応答してオン／オフする。図
示の例では、ライトゲート信号ＷＧが“Ｌ”レベルの時
（つまりリード時）に、各定電流源４，１０及び１１は
オンとなってそれぞれ定電流Ｉｓ，Ｉｂ及びＩｂを供給
し、ライトゲート信号ＷＧが“Ｈ”レベルの時（つまり
ライト時）に、各定電流源４，１０及び１１はオフとな
ってそれぞれ定電流の供給を遮断する。
【０００５】従って、リード時において電源ラインＶ1
から供給される電流は、抵抗器２、ＭＲヘッド１、抵抗
器３及び定電流源４を介して電源ラインＶ2 に流れ、ま
た、抵抗器５、トランジスタ７及び定電流源１０を介し
て電源ラインＶ2 に流れると共に、抵抗器６、トランジ
スタ８及び定電流源１１を介して電源ラインＶ2 に流れ
る。
から供給される電流は、抵抗器２、ＭＲヘッド１、抵抗
器３及び定電流源４を介して電源ラインＶ2 に流れ、ま
た、抵抗器５、トランジスタ７及び定電流源１０を介し
て電源ラインＶ2 に流れると共に、抵抗器６、トランジ
スタ８及び定電流源１１を介して電源ラインＶ2 に流れ
る。
【０００６】ＭＲヘッド１を通して電流Ｉｓ（これは磁
気記録媒体に加わる磁界を検出するためのセンス電流で
ある）が流れると、その内部抵抗によりＭＲヘッド１の
両端に電位差が生じ、それに応じてトランジスタ７のベ
ースとトランジスタ８のベース間にオフセット電圧が発
生する。このため、トランジスタ７を流れる電流はトラ
ンジスタ８を流れる電流よりも多くなり、出力端子ＲＸ
と出力端子ＲＹの間にも上記オフセット電圧に応じた電
位差が発生する。
気記録媒体に加わる磁界を検出するためのセンス電流で
ある）が流れると、その内部抵抗によりＭＲヘッド１の
両端に電位差が生じ、それに応じてトランジスタ７のベ
ースとトランジスタ８のベース間にオフセット電圧が発
生する。このため、トランジスタ７を流れる電流はトラ
ンジスタ８を流れる電流よりも多くなり、出力端子ＲＸ
と出力端子ＲＹの間にも上記オフセット電圧に応じた電
位差が発生する。
【０００７】キャパシタ９は、この電位差すなわちオフ
セット電圧を無くすように適宜電荷を充電し又は放電す
る。キャパシタ９の端子間電圧ＶＣはトランジスタ７及
び８の各エミッタ電圧をバランスさせるため、トランジ
スタ７と８にはそれぞれＩｂの電流が流れる。従って、
出力端子ＲＸとＲＹの間（出力信号ＶＲ）には、磁界の
変化によってＭＲヘッド１の内部抵抗が変化することに
よる電圧の変化、すなわち、磁界の変化に対応して振幅
が変化する信号（つまり再生信号）が出力されることに
なり、理想的には不要なオフセット電圧は送出されな
い。
セット電圧を無くすように適宜電荷を充電し又は放電す
る。キャパシタ９の端子間電圧ＶＣはトランジスタ７及
び８の各エミッタ電圧をバランスさせるため、トランジ
スタ７と８にはそれぞれＩｂの電流が流れる。従って、
出力端子ＲＸとＲＹの間（出力信号ＶＲ）には、磁界の
変化によってＭＲヘッド１の内部抵抗が変化することに
よる電圧の変化、すなわち、磁界の変化に対応して振幅
が変化する信号（つまり再生信号）が出力されることに
なり、理想的には不要なオフセット電圧は送出されな
い。
【０００８】
【発明が解決しようとする課題】図６には図５の回路の
動作タイミング波形の一例が示される。同図において、
ＲＧ及びＷＧはそれぞれリードゲート信号及びライトゲ
ート信号を示す。リードゲート信号ＲＧは、磁気記録媒
体からデータを正常に読み出せる期間を設定するための
信号であり、リード／ライト制御信号Ｒ／Ｗが“Ｌ”レ
ベルに変化した時点で立ち下がり、リード／ライト制御
信号Ｒ／Ｗが“Ｈ”レベルに変化した時に所定のアイド
ル期間経過後に立ち上がる。一方、ライトゲート信号Ｗ
Ｇは、磁気記録媒体へデータを正常に書き込める期間を
設定するための信号であり、リード／ライト制御信号Ｒ
／Ｗが“Ｌ”レベルに変化した時に所定のアイドル期間
経過後に立ち上がり、リード／ライト制御信号Ｒ／Ｗが
“Ｈ”レベルに変化した時点で立ち下がる。つまり、ア
イドル期間は、リード／ライト制御信号Ｒ／Ｗがレベル
変化した時点からリードゲート信号ＲＧ又はライトゲー
ト信号ＷＧが立ち上がるまでの期間によって規定され
る。
動作タイミング波形の一例が示される。同図において、
ＲＧ及びＷＧはそれぞれリードゲート信号及びライトゲ
ート信号を示す。リードゲート信号ＲＧは、磁気記録媒
体からデータを正常に読み出せる期間を設定するための
信号であり、リード／ライト制御信号Ｒ／Ｗが“Ｌ”レ
ベルに変化した時点で立ち下がり、リード／ライト制御
信号Ｒ／Ｗが“Ｈ”レベルに変化した時に所定のアイド
ル期間経過後に立ち上がる。一方、ライトゲート信号Ｗ
Ｇは、磁気記録媒体へデータを正常に書き込める期間を
設定するための信号であり、リード／ライト制御信号Ｒ
／Ｗが“Ｌ”レベルに変化した時に所定のアイドル期間
経過後に立ち上がり、リード／ライト制御信号Ｒ／Ｗが
“Ｈ”レベルに変化した時点で立ち下がる。つまり、ア
イドル期間は、リード／ライト制御信号Ｒ／Ｗがレベル
変化した時点からリードゲート信号ＲＧ又はライトゲー
ト信号ＷＧが立ち上がるまでの期間によって規定され
る。
【０００９】上述したようにＭＲヘッド１では、リード
状態の時に、バイアス磁界をかけてセンス電流Ｉｓを流
す必要があり、そのためにＭＲヘッド１の両端にオフセ
ット電圧が発生する。このため、初段リード・アンプ
（トランジスタ７，８）ではオフセット電圧の増幅を防
ぐために、定電流源１０及び１１により電流Ｉｂを流す
ことで、キャパシタ９の端子ＣＸ−ＣＹ間にオフセット
電圧相当の電位差Ｖ0 を与えている。例えば、ＭＲヘッ
ド１の抵抗値が１５Ωで、センス電流Ｉｓを２０ｍＡと
した場合、ＭＲヘッド１の両端の電位差ＶＣは３００ｍ
Ｖとなる。このように、ＭＲヘッド１の両端に現れるオ
フセット電圧をキャパシタ９によって打ち消している。
この結果、出力端子ＲＸ−ＲＹ間に現れる出力信号ＶＲ
は０（つまりオフセット電圧が０）となり、問題は生じ
ない。
状態の時に、バイアス磁界をかけてセンス電流Ｉｓを流
す必要があり、そのためにＭＲヘッド１の両端にオフセ
ット電圧が発生する。このため、初段リード・アンプ
（トランジスタ７，８）ではオフセット電圧の増幅を防
ぐために、定電流源１０及び１１により電流Ｉｂを流す
ことで、キャパシタ９の端子ＣＸ−ＣＹ間にオフセット
電圧相当の電位差Ｖ0 を与えている。例えば、ＭＲヘッ
ド１の抵抗値が１５Ωで、センス電流Ｉｓを２０ｍＡと
した場合、ＭＲヘッド１の両端の電位差ＶＣは３００ｍ
Ｖとなる。このように、ＭＲヘッド１の両端に現れるオ
フセット電圧をキャパシタ９によって打ち消している。
この結果、出力端子ＲＸ−ＲＹ間に現れる出力信号ＶＲ
は０（つまりオフセット電圧が０）となり、問題は生じ
ない。
【００１０】一方、ライト状態の時は、ＭＲ素子の劣化
防止と消費電力低減化のためにセンス電流Ｉｓを遮断す
る必要がある。この時、ＭＲヘッド１の両端にオフセッ
ト電圧は発生しないので、キャパシタ９の端子間電圧Ｖ
Ｃも０となる。そのため、出力端子ＲＸ−ＲＹ間に現れ
る出力信号ＶＲも０（つまりオフセット電圧が０）とな
り、問題は生じない。
防止と消費電力低減化のためにセンス電流Ｉｓを遮断す
る必要がある。この時、ＭＲヘッド１の両端にオフセッ
ト電圧は発生しないので、キャパシタ９の端子間電圧Ｖ
Ｃも０となる。そのため、出力端子ＲＸ−ＲＹ間に現れ
る出力信号ＶＲも０（つまりオフセット電圧が０）とな
り、問題は生じない。
【００１１】しかしながら、ライト状態からリード状態
に遷移する時（図６においてアイドル期間と称する過渡
的な期間中）に問題が生じる。すなわち、この遷移期間
中、キャパシタ９には上記オフセット電圧相当の電位差
Ｖ0 （上記の例では３００ｍＶ）に応じた電荷が蓄積さ
れることになるが、このアイドル期間は、時定数に応じ
て大体２，３μｓの時間を必要とする。この間、ＭＲヘ
ッド１のオフセット電圧はキャパシタ９によって完全に
打ち消されないため、出力信号ＶＲにはオフセット電圧
に応じた過渡的な影響が現れてしまう。これは信号の再
生に支障をきたすため、係る過渡的なアイドル期間は極
力短い方が好ましい。
に遷移する時（図６においてアイドル期間と称する過渡
的な期間中）に問題が生じる。すなわち、この遷移期間
中、キャパシタ９には上記オフセット電圧相当の電位差
Ｖ0 （上記の例では３００ｍＶ）に応じた電荷が蓄積さ
れることになるが、このアイドル期間は、時定数に応じ
て大体２，３μｓの時間を必要とする。この間、ＭＲヘ
ッド１のオフセット電圧はキャパシタ９によって完全に
打ち消されないため、出力信号ＶＲにはオフセット電圧
に応じた過渡的な影響が現れてしまう。これは信号の再
生に支障をきたすため、係る過渡的なアイドル期間は極
力短い方が好ましい。
【００１２】このように従来のＭＲヘッド用信号再生回
路においては、ライト状態からリード状態に遷移するア
イドル期間中に不要なオフセット電圧が再生信号に重畳
し、そのために正確な復調が行えないといった問題点が
あった。また、オフセット電圧が現れているアイドル期
間（つまり過渡現象の期間中）は磁気記録媒体からデー
タを読み出すことができないため、その分、磁気ディス
ク装置の記憶容量を小さくしなければならず、結果的に
データ容量の損失を招くといった不都合があった。
路においては、ライト状態からリード状態に遷移するア
イドル期間中に不要なオフセット電圧が再生信号に重畳
し、そのために正確な復調が行えないといった問題点が
あった。また、オフセット電圧が現れているアイドル期
間（つまり過渡現象の期間中）は磁気記録媒体からデー
タを読み出すことができないため、その分、磁気ディス
ク装置の記憶容量を小さくしなければならず、結果的に
データ容量の損失を招くといった不都合があった。
【００１３】本発明は、かかる従来技術における課題に
鑑み創作されたもので、ＭＲヘッドを用いた磁気記録再
生装置において、ライト状態からリード状態に遷移する
アイドル期間を短縮することで不要なオフセット成分が
再生信号に重畳するのを防止し、ひいてはデータ容量の
損失を最小限にすることができる信号再生回路を提供す
ることを目的とする。
鑑み創作されたもので、ＭＲヘッドを用いた磁気記録再
生装置において、ライト状態からリード状態に遷移する
アイドル期間を短縮することで不要なオフセット成分が
再生信号に重畳するのを防止し、ひいてはデータ容量の
損失を最小限にすることができる信号再生回路を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、リード状態の時にキャパシタの両端に
現れる電位差と等しい電位差を、ライト状態の時とライ
ト状態からリード状態へ遷移する時にキャパシタの端子
間に印加するようにしている。すなわち、本発明に係る
磁気抵抗効果型ヘッド用信号再生回路は、電圧の異なる
第１及び第２の電源ラインと、該第１の電源ラインに抵
抗器を介して一端が接続され、リード状態の時に磁気記
録媒体から信号を再生する磁気抵抗効果型ヘッドと、該
磁気抵抗効果型ヘッドの他端との間に抵抗器を介して接
続されると共に該抵抗器と前記第２の電源ラインの間に
接続され、リード状態の時に前記磁気抵抗効果型ヘッド
にセンス電流を供給する第１の定電流源と、前記第１の
電源ラインにそれぞれ抵抗器を介してそれぞれのコレク
タが接続され、前記磁気抵抗効果型ヘッドの一端及び他
端から得られた電圧信号にそれぞれ応答する第１及び第
２のトランジスタと、該第１及び第２のトランジスタの
各エミッタと前記第２の電源ラインの間にそれぞれ接続
され、リード状態の時に該第１及び第２のトランジスタ
に所定の定電流をそれぞれ供給する第２及び第３の定電
流源と、前記第１のトランジスタのエミッタと前記第２
のトランジスタのエミッタの間に接続されたキャパシタ
と、リード／ライト制御信号に基づいてリード状態を判
定した時に、前記キャパシタの端子間に現れる電圧に対
応した電圧情報を記憶し、前記リード／ライト制御信号
に基づいてライト状態を判定した時とライト状態からリ
ード状態への遷移期間を判定した時に、前記記憶された
電圧情報に対応する電圧を前記キャパシタの端子間に印
加する制御回路と、を具備することを特徴とする。
め、本発明では、リード状態の時にキャパシタの両端に
現れる電位差と等しい電位差を、ライト状態の時とライ
ト状態からリード状態へ遷移する時にキャパシタの端子
間に印加するようにしている。すなわち、本発明に係る
磁気抵抗効果型ヘッド用信号再生回路は、電圧の異なる
第１及び第２の電源ラインと、該第１の電源ラインに抵
抗器を介して一端が接続され、リード状態の時に磁気記
録媒体から信号を再生する磁気抵抗効果型ヘッドと、該
磁気抵抗効果型ヘッドの他端との間に抵抗器を介して接
続されると共に該抵抗器と前記第２の電源ラインの間に
接続され、リード状態の時に前記磁気抵抗効果型ヘッド
にセンス電流を供給する第１の定電流源と、前記第１の
電源ラインにそれぞれ抵抗器を介してそれぞれのコレク
タが接続され、前記磁気抵抗効果型ヘッドの一端及び他
端から得られた電圧信号にそれぞれ応答する第１及び第
２のトランジスタと、該第１及び第２のトランジスタの
各エミッタと前記第２の電源ラインの間にそれぞれ接続
され、リード状態の時に該第１及び第２のトランジスタ
に所定の定電流をそれぞれ供給する第２及び第３の定電
流源と、前記第１のトランジスタのエミッタと前記第２
のトランジスタのエミッタの間に接続されたキャパシタ
と、リード／ライト制御信号に基づいてリード状態を判
定した時に、前記キャパシタの端子間に現れる電圧に対
応した電圧情報を記憶し、前記リード／ライト制御信号
に基づいてライト状態を判定した時とライト状態からリ
ード状態への遷移期間を判定した時に、前記記憶された
電圧情報に対応する電圧を前記キャパシタの端子間に印
加する制御回路と、を具備することを特徴とする。
【００１５】
【作用】上述した本発明の構成によれば、制御回路によ
り、リード状態の時にキャパシタの端子間に現れる電圧
を記憶しておき、この記憶した電圧を、ライト状態の時
及びライト状態からリード状態へ遷移する期間中にキャ
パシタの端子間に印加するよう制御している。これによ
って、リード状態の時及びライト状態の時並びにライト
状態とリード状態の間の遷移期間の全ての期間に亘っ
て、キャパシタの端子間電圧を変化させることなく、リ
ード状態の時と同じ電圧値に維持することができる。
り、リード状態の時にキャパシタの端子間に現れる電圧
を記憶しておき、この記憶した電圧を、ライト状態の時
及びライト状態からリード状態へ遷移する期間中にキャ
パシタの端子間に印加するよう制御している。これによ
って、リード状態の時及びライト状態の時並びにライト
状態とリード状態の間の遷移期間の全ての期間に亘っ
て、キャパシタの端子間電圧を変化させることなく、リ
ード状態の時と同じ電圧値に維持することができる。
【００１６】従って、キャパシタの充電時間が不要とな
り、結果的にライト状態からリード状態に遷移するアイ
ドル期間が短くなるので、従来形に見られたような不要
なオフセット電圧が再生信号に重畳するといった不都合
（過渡現象）を解消することができる。また、アイドル
期間が短くなった分、磁気記録媒体からデータを読み出
せる期間が長くなるので、データ容量の損失を最小限に
することができる。
り、結果的にライト状態からリード状態に遷移するアイ
ドル期間が短くなるので、従来形に見られたような不要
なオフセット電圧が再生信号に重畳するといった不都合
（過渡現象）を解消することができる。また、アイドル
期間が短くなった分、磁気記録媒体からデータを読み出
せる期間が長くなるので、データ容量の損失を最小限に
することができる。
【００１７】なお、本発明の他の構成上の特徴及び作用
の詳細については、添付図面を参照しつつ以下に記述さ
れる実施例を用いて説明する。
の詳細については、添付図面を参照しつつ以下に記述さ
れる実施例を用いて説明する。
【００１８】
【実施例】図１には本発明に係るＭＲヘッド用信号再生
回路の第１実施例の回路構成が示される。同図におい
て、図５の従来構成において用いられた参照符号と同じ
参照符号は同じ構成要素を表しており、その説明につい
ては省略する。
回路の第１実施例の回路構成が示される。同図におい
て、図５の従来構成において用いられた参照符号と同じ
参照符号は同じ構成要素を表しており、その説明につい
ては省略する。
【００１９】本実施例に係る信号再生回路は、図５の構
成に加えて、キャパシタ９の端子ＣＸ−ＣＹ間に現れる
電圧ＶＣをディジタル信号に変換するアナログ／ディジ
タル（Ａ／Ｄ）変換器１２と、リード状態の時にキャパ
シタ９の端子ＣＸ−ＣＹ間に現れる電圧に対応したＡ／
Ｄ変換器１２のディジタル出力値を記憶するためのメモ
リ（例えばＲＡＭ）１３と、リード／ライト制御信号Ｒ
／Ｗに応答してＡ／Ｄ変換器１２のディジタル出力値の
メモリ１３への書き込み制御及び該メモリからの読み出
し制御を行うマイクロプロセッサユニット（ＭＰＵ）１
４と、メモリ１３から読み出されたＡ／Ｄ変換器１２の
ディジタル出力値をアナログ信号に変換するディジタル
／アナログ（Ｄ／Ａ）変換器１５と、電源ラインＶ1 に
それぞれのコレクタが接続されると共に、キャパシタ９
の各端子ＣＸ及びＣＹにそれぞれのエミッタが接続さ
れ、Ｄ／Ａ変換器１５の出力信号にそれぞれ応答するＮ
ＰＮトランジスタ１６及び１７とを設けたことを特徴と
する。
成に加えて、キャパシタ９の端子ＣＸ−ＣＹ間に現れる
電圧ＶＣをディジタル信号に変換するアナログ／ディジ
タル（Ａ／Ｄ）変換器１２と、リード状態の時にキャパ
シタ９の端子ＣＸ−ＣＹ間に現れる電圧に対応したＡ／
Ｄ変換器１２のディジタル出力値を記憶するためのメモ
リ（例えばＲＡＭ）１３と、リード／ライト制御信号Ｒ
／Ｗに応答してＡ／Ｄ変換器１２のディジタル出力値の
メモリ１３への書き込み制御及び該メモリからの読み出
し制御を行うマイクロプロセッサユニット（ＭＰＵ）１
４と、メモリ１３から読み出されたＡ／Ｄ変換器１２の
ディジタル出力値をアナログ信号に変換するディジタル
／アナログ（Ｄ／Ａ）変換器１５と、電源ラインＶ1 に
それぞれのコレクタが接続されると共に、キャパシタ９
の各端子ＣＸ及びＣＹにそれぞれのエミッタが接続さ
れ、Ｄ／Ａ変換器１５の出力信号にそれぞれ応答するＮ
ＰＮトランジスタ１６及び１７とを設けたことを特徴と
する。
【００２０】トランジスタ１６，１７は、Ｄ／Ａ変換器
１５の出力信号をより低いインピーダンスの信号に変換
してキャパシタ９に供給する機能（つまり、エミッタフ
ォロワとしての機能）を有している。この場合、キャパ
シタ９の端子ＣＸ−ＣＹ間に印加される電圧は、Ｄ／Ａ
変換器１５の出力電圧レベルからトランジスタ１６，１
７のベース・エミッタ電圧分だけ低いレベルを呈する。
従って、ＭＰＵ１４では、Ｄ／Ａ変換器１５の出力電圧
がトランジスタ１６，１７のベース・エミッタ電圧分だ
け高い電圧となるように適宜演算する必要がある。
１５の出力信号をより低いインピーダンスの信号に変換
してキャパシタ９に供給する機能（つまり、エミッタフ
ォロワとしての機能）を有している。この場合、キャパ
シタ９の端子ＣＸ−ＣＹ間に印加される電圧は、Ｄ／Ａ
変換器１５の出力電圧レベルからトランジスタ１６，１
７のベース・エミッタ電圧分だけ低いレベルを呈する。
従って、ＭＰＵ１４では、Ｄ／Ａ変換器１５の出力電圧
がトランジスタ１６，１７のベース・エミッタ電圧分だ
け高い電圧となるように適宜演算する必要がある。
【００２１】また、ＭＰＵ１４は、本実施例が適用され
る磁気デイスク装置（後述）の全体を制御するためのも
のであり、その一部の機能を以下に記述する制御に利用
している。すなわち、ＭＰＵ１４は、リード／ライト制
御信号Ｒ／Ｗに基づいてリード状態を判定した時に、Ａ
／Ｄ変換器１２を通して得られる、キャパシタ９の端子
ＣＸ−ＣＹ間に現れる電圧ＶＣに対応したディジタル出
力値をメモリ１３に記憶するよう制御し、リード／ライ
ト制御信号Ｒ／Ｗに基づいてライト状態を判定した時と
ライト状態からリード状態への遷移期間を判定した時
に、メモリ１３に記憶されているＡ／Ｄ変換器１２のデ
ィジタル出力値をＤ／Ａ変換器１５に供給するよう制御
する。これによって、Ｄ／Ａ変換器１５の出力信号は、
トランジスタ１６，１７を通して低いインピーダンスの
信号に変換された後、キャパシタ９の端子ＣＸ−ＣＹ間
に印加される。
る磁気デイスク装置（後述）の全体を制御するためのも
のであり、その一部の機能を以下に記述する制御に利用
している。すなわち、ＭＰＵ１４は、リード／ライト制
御信号Ｒ／Ｗに基づいてリード状態を判定した時に、Ａ
／Ｄ変換器１２を通して得られる、キャパシタ９の端子
ＣＸ−ＣＹ間に現れる電圧ＶＣに対応したディジタル出
力値をメモリ１３に記憶するよう制御し、リード／ライ
ト制御信号Ｒ／Ｗに基づいてライト状態を判定した時と
ライト状態からリード状態への遷移期間を判定した時
に、メモリ１３に記憶されているＡ／Ｄ変換器１２のデ
ィジタル出力値をＤ／Ａ変換器１５に供給するよう制御
する。これによって、Ｄ／Ａ変換器１５の出力信号は、
トランジスタ１６，１７を通して低いインピーダンスの
信号に変換された後、キャパシタ９の端子ＣＸ−ＣＹ間
に印加される。
【００２２】なお、キャパシタ９の端子ＣＸ−ＣＹ間に
現れる電圧ＶＣに対応したディジタル出力値をメモリ１
３に記憶させるための制御は、製品出荷時、又はユーザ
が使用する時（例えば電源投入して最初のリード命令を
入力する時）に行われる。図２には図１の回路の動作タ
イミング波形の一例が示される。本実施例の回路構成で
は、ＭＰＵ１４とＡ／Ｄ変換器１２、メモリ１３、Ｄ／
Ａ変換器１５及びエミッタフォロワトランジスタ１６，
１７の協働作用により、リード状態の時にキャパシタ９
の端子間に現れる電圧Ｖ0 （図示の例では３００ｍＶ）
をＡ／Ｄ変換器１２を通してディジタル値に変換し、そ
のディジタル値の電圧情報をメモリ１３に記憶してお
き、この記憶した電圧情報を、ライト状態の時及びライ
ト状態からリード状態へ遷移する期間中にメモリ１３か
ら読み出し、Ｄ／Ａ変換器１５を通してアナログ電圧に
変換し、更にトランジスタ１６，１７を介してキャパシ
タ９の端子間に印加するように制御している。従って、
図２の動作タイミング図に示されるように、リード状態
の時及びライト状態の時並びにライト状態とリード状態
の間の遷移期間の全ての期間に亘って、キャパシタ９の
端子間電圧ＶＣを変化させることなく、リード状態の時
と同じ電圧値３００ｍＶに維持することができる。
現れる電圧ＶＣに対応したディジタル出力値をメモリ１
３に記憶させるための制御は、製品出荷時、又はユーザ
が使用する時（例えば電源投入して最初のリード命令を
入力する時）に行われる。図２には図１の回路の動作タ
イミング波形の一例が示される。本実施例の回路構成で
は、ＭＰＵ１４とＡ／Ｄ変換器１２、メモリ１３、Ｄ／
Ａ変換器１５及びエミッタフォロワトランジスタ１６，
１７の協働作用により、リード状態の時にキャパシタ９
の端子間に現れる電圧Ｖ0 （図示の例では３００ｍＶ）
をＡ／Ｄ変換器１２を通してディジタル値に変換し、そ
のディジタル値の電圧情報をメモリ１３に記憶してお
き、この記憶した電圧情報を、ライト状態の時及びライ
ト状態からリード状態へ遷移する期間中にメモリ１３か
ら読み出し、Ｄ／Ａ変換器１５を通してアナログ電圧に
変換し、更にトランジスタ１６，１７を介してキャパシ
タ９の端子間に印加するように制御している。従って、
図２の動作タイミング図に示されるように、リード状態
の時及びライト状態の時並びにライト状態とリード状態
の間の遷移期間の全ての期間に亘って、キャパシタ９の
端子間電圧ＶＣを変化させることなく、リード状態の時
と同じ電圧値３００ｍＶに維持することができる。
【００２３】これによって、キャパシタ９の充電時間が
不要となり、結果的にライト状態からリード状態への遷
移期間（アイドル期間）が短くなるので、当該遷移時に
おける過渡現象（不要なオフセット電圧）の発生を防止
することができる。また、アイドル期間が短くなった
分、磁気記録媒体からデータを読み出せる期間が長くな
るので、データ容量の損失を最小限にすることができ
る。
不要となり、結果的にライト状態からリード状態への遷
移期間（アイドル期間）が短くなるので、当該遷移時に
おける過渡現象（不要なオフセット電圧）の発生を防止
することができる。また、アイドル期間が短くなった
分、磁気記録媒体からデータを読み出せる期間が長くな
るので、データ容量の損失を最小限にすることができ
る。
【００２４】なお、図３には本実施例に用いられるＭＲ
ヘッドの構成が示される。同図において、（ａ）はＭＲ
ヘッドを含む記録再生用ヘッド全体の構造を斜視的に示
したものであり、（ｂ）は（ａ）におけるＰの部分を拡
大して一部切欠状態で示したものである。図３（ａ）に
おいて、２１は記録再生用ヘッドのスライダを示し、そ
の端面には、真空薄膜形成技術等を用いて記録再生用磁
気ヘッド（Ｐで示す部分）が形成されている。この薄膜
磁気ヘッドは、図３（ｂ）に示すように、シールド部材
３１上に薄膜状に形成された再生用ヘッドとしてのＭＲ
素子１と、更にこの上にシールド用薄膜３３を介して薄
膜状に積層された記録電流供給用コイル３５及び記録用
ヘッドとしてのインダクティブヘッド３７とを有してい
る。なお、３９はＭＲ素子１にセンス電流を供給するた
めのリード、４１はデータが記録されているトラックを
示す。また、図３（ａ）において、２３Ａ及び２３Ｂは
それぞれコイル３５の端子に接続されるパッドを示し、
同様に２５Ａ及び２５ＢはそれぞれＭＲ素子１のリード
３９（実際には２つある）に接続されるパッドを示す。
ヘッドの構成が示される。同図において、（ａ）はＭＲ
ヘッドを含む記録再生用ヘッド全体の構造を斜視的に示
したものであり、（ｂ）は（ａ）におけるＰの部分を拡
大して一部切欠状態で示したものである。図３（ａ）に
おいて、２１は記録再生用ヘッドのスライダを示し、そ
の端面には、真空薄膜形成技術等を用いて記録再生用磁
気ヘッド（Ｐで示す部分）が形成されている。この薄膜
磁気ヘッドは、図３（ｂ）に示すように、シールド部材
３１上に薄膜状に形成された再生用ヘッドとしてのＭＲ
素子１と、更にこの上にシールド用薄膜３３を介して薄
膜状に積層された記録電流供給用コイル３５及び記録用
ヘッドとしてのインダクティブヘッド３７とを有してい
る。なお、３９はＭＲ素子１にセンス電流を供給するた
めのリード、４１はデータが記録されているトラックを
示す。また、図３（ａ）において、２３Ａ及び２３Ｂは
それぞれコイル３５の端子に接続されるパッドを示し、
同様に２５Ａ及び２５ＢはそれぞれＭＲ素子１のリード
３９（実際には２つある）に接続されるパッドを示す。
【００２５】また、図４には本実施例が適用される磁気
ディスク装置の構造が示される。同図において、（ａ）
は平面的に見た構造、（ｂ）は横断面的に見た構造を示
している。図４を参照すると、磁気ディスク５０はディ
スクエンクロージャ１００の内部に配置され、図示の例
では６枚の磁気ディスク５０（図４（ｂ）参照）がディ
スク回転ユニット５２によって回転可能に設けられてい
る。記録再生用ヘッドのスライダ２１は、ヘッドアクチ
ュエータ５４のアーム５６の先端に取り付けられてお
り、シャフト５８を中心としてボイスコイルモータ（Ｖ
ＣＭ）６０により駆動される。また、磁気ディスク５０
の表面にはデータを記録するための複数（例えば１００
０〜１５００）のトラック６２が同心円状に形成されて
いる。これらトラックの一部分（例えば外周部分）はサ
ーボデータを記録するために利用され、これは測定用シ
リンダ６４として例示されている。
ディスク装置の構造が示される。同図において、（ａ）
は平面的に見た構造、（ｂ）は横断面的に見た構造を示
している。図４を参照すると、磁気ディスク５０はディ
スクエンクロージャ１００の内部に配置され、図示の例
では６枚の磁気ディスク５０（図４（ｂ）参照）がディ
スク回転ユニット５２によって回転可能に設けられてい
る。記録再生用ヘッドのスライダ２１は、ヘッドアクチ
ュエータ５４のアーム５６の先端に取り付けられてお
り、シャフト５８を中心としてボイスコイルモータ（Ｖ
ＣＭ）６０により駆動される。また、磁気ディスク５０
の表面にはデータを記録するための複数（例えば１００
０〜１５００）のトラック６２が同心円状に形成されて
いる。これらトラックの一部分（例えば外周部分）はサ
ーボデータを記録するために利用され、これは測定用シ
リンダ６４として例示されている。
【００２６】
【発明の効果】以上説明したように本発明によれば、リ
ード状態の時及びライト状態の時並びにライト状態とリ
ード状態の間の遷移期間の全ての期間に亘って、初段リ
ード・アンプに設けられたキャパシタの端子間電圧を一
定にするよう制御を行うことにより、ライト状態からリ
ード状態への遷移時においてキャパシタの充電時間を不
要とすることができ、これによって、そのアイドル時間
を短くして不要な過渡現象の発生を防止し、ひいてはデ
ータ容量の損失を最小限にすることができる。
ード状態の時及びライト状態の時並びにライト状態とリ
ード状態の間の遷移期間の全ての期間に亘って、初段リ
ード・アンプに設けられたキャパシタの端子間電圧を一
定にするよう制御を行うことにより、ライト状態からリ
ード状態への遷移時においてキャパシタの充電時間を不
要とすることができ、これによって、そのアイドル時間
を短くして不要な過渡現象の発生を防止し、ひいてはデ
ータ容量の損失を最小限にすることができる。
【図１】本発明に係るＭＲヘッド用信号再生回路の一実
施例の回路構成図である。
施例の回路構成図である。
【図２】図１の回路の動作タイミング図である。
【図３】図１の実施例に用いられるＭＲヘッドを説明す
るための図で、（ａ）は記録再生用ヘッド全体の構造を
示す斜視図、（ｂ）は（ａ）におけるＰの部分の一部切
欠拡大図である。
るための図で、（ａ）は記録再生用ヘッド全体の構造を
示す斜視図、（ｂ）は（ａ）におけるＰの部分の一部切
欠拡大図である。
【図４】図１の実施例が適用される磁気ディスク装置の
構造を示す図で、（ａ）は平面図、（ｂ）は横断面図で
ある。
構造を示す図で、（ａ）は平面図、（ｂ）は横断面図で
ある。
【図５】従来形の一例としてのＭＲヘッド用信号再生回
路の回路構成図である。
路の回路構成図である。
【図６】図５の回路の動作タイミング図である。
１…ＭＲ（磁気抵抗効果型）ヘッド ２，３，５，６…抵抗器 ４，１０，１１…定電流源 ７，８，１６，１７…ＮＰＮトランジスタ ９…キャパシタ １２…Ａ／Ｄ変換器 １３…メモリ（ＲＡＭ） １４…メモリに対する書き込み／読み出しを制御する手
段（ＭＰＵ） １５…Ｄ／Ａ変換器 Ｉｓ…ＭＲヘッドに流すセンス電流 Ｉｂ…リード・アンプ用トランジスタに流す定電流 Ｒ／Ｗ…リード／ライト（Ｒ／Ｗ）制御信号 ＲＧ…リードゲート信号 ＶＣ…キャパシタの端子間に現れる電圧 ＷＧ…ライトゲート信号 Ｖ1,Ｖ2 …電源ライン（電源電圧）
段（ＭＰＵ） １５…Ｄ／Ａ変換器 Ｉｓ…ＭＲヘッドに流すセンス電流 Ｉｂ…リード・アンプ用トランジスタに流す定電流 Ｒ／Ｗ…リード／ライト（Ｒ／Ｗ）制御信号 ＲＧ…リードゲート信号 ＶＣ…キャパシタの端子間に現れる電圧 ＷＧ…ライトゲート信号 Ｖ1,Ｖ2 …電源ライン（電源電圧）
Claims (3)
- 【請求項１】 電圧の異なる第１及び第２の電源ライン
（Ｖ1,Ｖ2 ）と、 該第１の電源ラインに抵抗器（２）を介して一端が接続
され、リード状態の時に磁気記録媒体から信号を再生す
る磁気抵抗効果型ヘッド（１）と、 該磁気抵抗効果型ヘッドの他端との間に抵抗器（３）を
介して接続されると共に該抵抗器と前記第２の電源ライ
ンの間に接続され、リード状態の時に前記磁気抵抗効果
型ヘッドにセンス電流（Ｉｓ）を供給する第１の定電流
源（４）と、 前記第１の電源ラインにそれぞれ抵抗器（５，６）を介
してそれぞれのコレクタが接続され、前記磁気抵抗効果
型ヘッドの一端及び他端から得られた電圧信号にそれぞ
れ応答する第１及び第２のトランジスタ（７，８）と、 該第１及び第２のトランジスタの各エミッタと前記第２
の電源ラインの間にそれぞれ接続され、リード状態の時
に該第１及び第２のトランジスタに所定の定電流（Ｉ
ｂ）をそれぞれ供給する第２及び第３の定電流源（１
０，１１）と、 前記第１のトランジスタのエミッタと前記第２のトラン
ジスタのエミッタの間に接続されたキャパシタ（９）
と、 リード／ライト制御信号（Ｒ／Ｗ）に基づいてリード状
態を判定した時に、前記キャパシタの端子間に現れる電
圧（ＶＣ）に対応した電圧情報を記憶し、前記リード／
ライト制御信号に基づいてライト状態を判定した時とラ
イト状態からリード状態への遷移期間を判定した時に、
前記記憶された電圧情報に対応する電圧を前記キャパシ
タの端子間に印加する制御回路（１２〜１７）と、 を具備することを特徴とする磁気抵抗効果型ヘッド用信
号再生回路。 - 【請求項２】 前記制御回路は、前記キャパシタの端子
間に現れる電圧をディジタル信号に変換するＡ／Ｄ変換
器（１２）と、リード状態の時に前記キャパシタの端子
間に現れる電圧に対応した前記Ａ／Ｄ変換器の出力値を
記憶するためのメモリ（１３）と、前記リード／ライト
制御信号に応答して前記Ａ／Ｄ変換器の出力値の前記メ
モリへの書き込み制御及び該メモリからの読み出し制御
を行う手段（１４）と、前記メモリから読み出された前
記Ａ／Ｄ変換器の出力値をアナログ信号に変換するＤ／
Ａ変換器（１５）とを有することを特徴とする請求項１
に記載の磁気抵抗効果型ヘッド用信号再生回路。 - 【請求項３】 前記制御回路は、前記第１の電源ライン
にそれぞれのコレクタが接続され、前記Ｄ／Ａ変換器の
出力信号にそれぞれ応答する第３及び第４のトランジス
タ（１６，１７）を更に有し、該第３及び第４のトラン
ジスタのエミッタから得られる信号を前記キャパシタの
端子間に印加するようにしたことを特徴とする請求項２
に記載の磁気抵抗効果型ヘッド用信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30904493A JPH07169003A (ja) | 1993-12-09 | 1993-12-09 | 磁気抵抗効果型ヘッド用信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30904493A JPH07169003A (ja) | 1993-12-09 | 1993-12-09 | 磁気抵抗効果型ヘッド用信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169003A true JPH07169003A (ja) | 1995-07-04 |
Family
ID=17988202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30904493A Withdrawn JPH07169003A (ja) | 1993-12-09 | 1993-12-09 | 磁気抵抗効果型ヘッド用信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169003A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978164A (en) * | 1993-12-14 | 1999-11-02 | Fujitsu Limited | Signal reproducing circuit adapted for head utilizing magneto-resistive effect |
| US6118611A (en) * | 1993-12-14 | 2000-09-12 | Fujitsu Limited | Signal reproducing circuit adapted to head utilizing magneto-resistive effect |
| US6147824A (en) * | 1993-12-14 | 2000-11-14 | Fujitsu Limited | Signal reproducing circuit for magneto-resistive head including control circuit for reducing transient period between write period and read period |
-
1993
- 1993-12-09 JP JP30904493A patent/JPH07169003A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978164A (en) * | 1993-12-14 | 1999-11-02 | Fujitsu Limited | Signal reproducing circuit adapted for head utilizing magneto-resistive effect |
| US6118611A (en) * | 1993-12-14 | 2000-09-12 | Fujitsu Limited | Signal reproducing circuit adapted to head utilizing magneto-resistive effect |
| US6147824A (en) * | 1993-12-14 | 2000-11-14 | Fujitsu Limited | Signal reproducing circuit for magneto-resistive head including control circuit for reducing transient period between write period and read period |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| JP3257886B2 (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| US5408365A (en) | Recording device with temperature-dependent write current control | |
| US5877911A (en) | Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients | |
| US4207601A (en) | Transient temperature compensation for moving head disk drive | |
| US6608728B1 (en) | Magnetic disk unit | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| US5978164A (en) | Signal reproducing circuit adapted for head utilizing magneto-resistive effect | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| JP3429902B2 (ja) | 記憶装置 | |
| JPH117602A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JPS628306A (ja) | 磁気記録再生装置 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JP2571604B2 (ja) | 磁気記録再生装置 | |
| JP3236161B2 (ja) | 磁気記録再生装置 | |
| JPH07220207A (ja) | Ｍｒヘッドの読出し回路 | |
| JPH0755681Y2 (ja) | 磁気記録装置のコモン電源回路 | |
| KR920007934Y1 (ko) | 자기기록매체의 동적전위범위 확장회로 | |
| JPH0548293Y2 (ja) | ||
| JPH08293102A (ja) | 磁気記録再生装置 | |
| JPH01211304A (ja) | コントロール信号用ヘッドアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |