JPH117602A - 磁気抵抗効果型ヘッド用信号再生回路 - Google Patents
磁気抵抗効果型ヘッド用信号再生回路Info
- Publication number
- JPH117602A JPH117602A JP16032397A JP16032397A JPH117602A JP H117602 A JPH117602 A JP H117602A JP 16032397 A JP16032397 A JP 16032397A JP 16032397 A JP16032397 A JP 16032397A JP H117602 A JPH117602 A JP H117602A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- head
- power supply
- transistors
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 ＭＲヘッドを用いた磁気記録再生装置におけ
る信号再生回路に関し、アイドル状態からリード状態に
切り替える過渡期間又はリード状態でヘッドを切り替え
る過渡期間を極力短縮することで不要なオフセット成分
が再生信号に重畳するのを抑制し、データ容量の損失を
最小限にすることを目的とする。 【解決手段】 リード状態の時にＭＲヘッド１にセンス
電流Ｉｓを供給する定電流源４と、リード状態の時に１
対の再生用トランジスタ７，８に定電流Ｉａを供給する
定電流源１０，１１と、各トランジスタのエミッタ間に
接続されたキャパシタを備え、さらに定電流Ｉｂを供給
する定電流源１３，１４をそれぞれ定電流源１０，１１
に並列に接続し、アイドル状態からリード状態への切り
替えが指令された時に所定時間だけ定電流源１３，１４
をオンにするように構成する。
る信号再生回路に関し、アイドル状態からリード状態に
切り替える過渡期間又はリード状態でヘッドを切り替え
る過渡期間を極力短縮することで不要なオフセット成分
が再生信号に重畳するのを抑制し、データ容量の損失を
最小限にすることを目的とする。 【解決手段】 リード状態の時にＭＲヘッド１にセンス
電流Ｉｓを供給する定電流源４と、リード状態の時に１
対の再生用トランジスタ７，８に定電流Ｉａを供給する
定電流源１０，１１と、各トランジスタのエミッタ間に
接続されたキャパシタを備え、さらに定電流Ｉｂを供給
する定電流源１３，１４をそれぞれ定電流源１０，１１
に並列に接続し、アイドル状態からリード状態への切り
替えが指令された時に所定時間だけ定電流源１３，１４
をオンにするように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録再生装置
における信号再生回路に係り、特に、磁気抵抗効果（Ma
gneto-Resistive effect）を利用する素子を用いた再生
用ヘッド（以下、「ＭＲヘッド」と称する。）により磁
気記録媒体上のデータを再生する際に、そのＭＲヘッド
の端子間電圧に起因して、アイドル状態からリード状態
に切り替える時又はリード状態でヘッドを切り替える時
に発生する過渡現象を速やかに回復（リカバリー）させ
るための技術に関する。
における信号再生回路に係り、特に、磁気抵抗効果（Ma
gneto-Resistive effect）を利用する素子を用いた再生
用ヘッド（以下、「ＭＲヘッド」と称する。）により磁
気記録媒体上のデータを再生する際に、そのＭＲヘッド
の端子間電圧に起因して、アイドル状態からリード状態
に切り替える時又はリード状態でヘッドを切り替える時
に発生する過渡現象を速やかに回復（リカバリー）させ
るための技術に関する。
【０００２】近年、磁気ディスク装置等の磁気記録再生
装置の高速化及び大容量化が進み、それに伴い磁気ヘッ
ドも、より高記録密度化を可能とするために、通常のイ
ンダクティブ薄膜磁気ヘッドから、データの再生専用に
ＭＲヘッドが使用されるようになってきた。これは、デ
ータの再生用にＭＲヘッドを使用すると、ＭＲヘッドと
磁気記録媒体との相対速度に依存しない信号磁界の検出
が可能なため、磁気記録媒体の走行速度を低くして記録
密度を高めることができるからである。しかしその反
面、ＭＲヘッドは、後述するように、その端子間電圧に
起因してアイドル状態からリード状態に切り替える時又
はリード状態でヘッドを切り替える時に好ましくない過
渡現象が発生する。そこで、かかる過渡現象を解消する
技術が要望されている。
装置の高速化及び大容量化が進み、それに伴い磁気ヘッ
ドも、より高記録密度化を可能とするために、通常のイ
ンダクティブ薄膜磁気ヘッドから、データの再生専用に
ＭＲヘッドが使用されるようになってきた。これは、デ
ータの再生用にＭＲヘッドを使用すると、ＭＲヘッドと
磁気記録媒体との相対速度に依存しない信号磁界の検出
が可能なため、磁気記録媒体の走行速度を低くして記録
密度を高めることができるからである。しかしその反
面、ＭＲヘッドは、後述するように、その端子間電圧に
起因してアイドル状態からリード状態に切り替える時又
はリード状態でヘッドを切り替える時に好ましくない過
渡現象が発生する。そこで、かかる過渡現象を解消する
技術が要望されている。
【０００３】
【従来の技術】図７には従来技術のＭＲヘッド用信号再
生回路の構成が示され、図８にはその動作タイミング波
形が示される。図７において、ＭＲヘッド１の一方の端
子は、抵抗器２を介して接続ライン９０及び高電位の電
源ラインＶ1(例えば５Ｖ）に接続されると共に、初段の
再生用増幅器（リード・アンプ）を構成するＮＰＮトラ
ンジスタ７のベースに接続されており、ＭＲヘッド１の
他方の端子は、抵抗器３及び定電流源４を介して低電位
の電源ラインＶ2(例えば０Ｖ）に接続されると共に、初
段リード・アンプを構成するＮＰＮトランジスタ８のベ
ースに接続されている。トランジスタ７のコレクタは、
出力端子ＲＸに接続されると共に、抵抗器５を介して電
源ラインＶ1 に接続されており、トランジスタ８のコレ
クタは、出力端子ＲＹに接続されると共に、抵抗器６を
介して電源ラインＶ1 に接続されている。また、トラン
ジスタ７のエミッタは、キャパシタ９の一方の端子ＣＸ
に接続されると共に、定電流源１０を介して電源ライン
Ｖ2 に接続されており、トランジスタ８のエミッタは、
キャパシタ９の他方の端子ＣＹに接続されると共に、定
電流源１１を介して電源ラインＶ2 に接続されている。
なお、出力端子ＲＸ及びＲＹは復調系（図示せず）に接
続されている。
生回路の構成が示され、図８にはその動作タイミング波
形が示される。図７において、ＭＲヘッド１の一方の端
子は、抵抗器２を介して接続ライン９０及び高電位の電
源ラインＶ1(例えば５Ｖ）に接続されると共に、初段の
再生用増幅器（リード・アンプ）を構成するＮＰＮトラ
ンジスタ７のベースに接続されており、ＭＲヘッド１の
他方の端子は、抵抗器３及び定電流源４を介して低電位
の電源ラインＶ2(例えば０Ｖ）に接続されると共に、初
段リード・アンプを構成するＮＰＮトランジスタ８のベ
ースに接続されている。トランジスタ７のコレクタは、
出力端子ＲＸに接続されると共に、抵抗器５を介して電
源ラインＶ1 に接続されており、トランジスタ８のコレ
クタは、出力端子ＲＹに接続されると共に、抵抗器６を
介して電源ラインＶ1 に接続されている。また、トラン
ジスタ７のエミッタは、キャパシタ９の一方の端子ＣＸ
に接続されると共に、定電流源１０を介して電源ライン
Ｖ2 に接続されており、トランジスタ８のエミッタは、
キャパシタ９の他方の端子ＣＹに接続されると共に、定
電流源１１を介して電源ラインＶ2 に接続されている。
なお、出力端子ＲＸ及びＲＹは復調系（図示せず）に接
続されている。
【０００４】また、ＣＥはチップイネーブル信号、Ｒ／
Ｗはリード／ライト制御信号、１２はチップイネーブル
信号ＣＥ及びリード／ライト制御信号Ｒ／Ｗに応答する
ＡＮＤゲートを示す。定電流源４はチップイネーブル信
号ＣＥに応答してオン／オフし、一方、定電流源１０及
び１１はそれぞれＡＮＤゲート１２の出力に応答してオ
ン／オフする。本回路を含む磁気記録再生装置は、チッ
プイネーブル信号ＣＥが“Ｌ”レベルの時にアイドル状
態とされ、“Ｈ”レベルの時にリード／ライト状態とさ
れる。また、リード／ライト制御信号Ｒ／Ｗが“Ｈ”レ
ベルの時にリード状態が選択され、“Ｌ”レベルの時に
ライト状態が選択される。
Ｗはリード／ライト制御信号、１２はチップイネーブル
信号ＣＥ及びリード／ライト制御信号Ｒ／Ｗに応答する
ＡＮＤゲートを示す。定電流源４はチップイネーブル信
号ＣＥに応答してオン／オフし、一方、定電流源１０及
び１１はそれぞれＡＮＤゲート１２の出力に応答してオ
ン／オフする。本回路を含む磁気記録再生装置は、チッ
プイネーブル信号ＣＥが“Ｌ”レベルの時にアイドル状
態とされ、“Ｈ”レベルの時にリード／ライト状態とさ
れる。また、リード／ライト制御信号Ｒ／Ｗが“Ｈ”レ
ベルの時にリード状態が選択され、“Ｌ”レベルの時に
ライト状態が選択される。
【０００５】この構成において、チップイネーブル信号
ＣＥが“Ｌ”レベルの時（つまりアイドル状態にある
時）、定電流源４，１０及び１１は全てオフとなってい
る。また、チップイネーブル信号ＣＥが“Ｈ”レベルの
時、定電流源４がオンとなって定電流Ｉｓを供給し、チ
ップイネーブル信号ＣＥが“Ｈ”レベルで且つリード／
ライト制御信号Ｒ／Ｗが“Ｈ”レベルの時（つまりリー
ド状態にある時）、定電流源１０及び１１がそれぞれオ
ンとなって定電流Ｉａを供給する。
ＣＥが“Ｌ”レベルの時（つまりアイドル状態にある
時）、定電流源４，１０及び１１は全てオフとなってい
る。また、チップイネーブル信号ＣＥが“Ｈ”レベルの
時、定電流源４がオンとなって定電流Ｉｓを供給し、チ
ップイネーブル信号ＣＥが“Ｈ”レベルで且つリード／
ライト制御信号Ｒ／Ｗが“Ｈ”レベルの時（つまりリー
ド状態にある時）、定電流源１０及び１１がそれぞれオ
ンとなって定電流Ｉａを供給する。
【０００６】従って、リード状態の時に電源ラインＶ1
から供給される電流は、接続ライン９０、抵抗器２、Ｍ
Ｒヘッド１、抵抗器３及び定電流源４を介して電源ライ
ンＶ 2 に、抵抗器５、トランジスタ７及び定電流源１０
を介して電源ラインＶ2 に、抵抗器６、トランジスタ８
及び定電流源１１を介して電源ラインＶ2 に、それぞれ
流れ込む。
から供給される電流は、接続ライン９０、抵抗器２、Ｍ
Ｒヘッド１、抵抗器３及び定電流源４を介して電源ライ
ンＶ 2 に、抵抗器５、トランジスタ７及び定電流源１０
を介して電源ラインＶ2 に、抵抗器６、トランジスタ８
及び定電流源１１を介して電源ラインＶ2 に、それぞれ
流れ込む。
【０００７】ＭＲヘッド１を通して定電流Ｉｓ（これは
磁気記録媒体に加わる磁界を検出するためのセンス電流
である）が流れると、その内部抵抗によりＭＲヘッド１
の両端に電位差が生じ、それに応じてトランジスタ７の
ベースとトランジスタ８のベース間にオフセット電圧が
発生する。このため、トランジスタ７を流れる電流はト
ランジスタ８を流れる電流よりも多くなり、出力端子Ｒ
ＸとＲＹの間にも上記オフセット電圧に応じた電位差が
発生する。
磁気記録媒体に加わる磁界を検出するためのセンス電流
である）が流れると、その内部抵抗によりＭＲヘッド１
の両端に電位差が生じ、それに応じてトランジスタ７の
ベースとトランジスタ８のベース間にオフセット電圧が
発生する。このため、トランジスタ７を流れる電流はト
ランジスタ８を流れる電流よりも多くなり、出力端子Ｒ
ＸとＲＹの間にも上記オフセット電圧に応じた電位差が
発生する。
【０００８】キャパシタ９は、この電位差すなわちオフ
セット電圧を無くすように適宜電荷を充電し又は放電す
る。キャパシタ９の端子間電圧ＶＣはトランジスタ７及
び８の各エミッタ電圧をバランスさせるため、トランジ
スタ７と８にはそれぞれ定電流源１０及び１１による定
電流Ｉａが流れる。従って、出力端子ＲＸとＲＹの間
（出力信号ＶＲ）には、磁界の変化によってＭＲヘッド
１の内部抵抗が変化することによる電圧の変化、すなわ
ち、磁界の変化に対応して振幅が変化する信号（つまり
再生信号）が出力されることになり、理想的には不要な
オフセット電圧は送出されない。
セット電圧を無くすように適宜電荷を充電し又は放電す
る。キャパシタ９の端子間電圧ＶＣはトランジスタ７及
び８の各エミッタ電圧をバランスさせるため、トランジ
スタ７と８にはそれぞれ定電流源１０及び１１による定
電流Ｉａが流れる。従って、出力端子ＲＸとＲＹの間
（出力信号ＶＲ）には、磁界の変化によってＭＲヘッド
１の内部抵抗が変化することによる電圧の変化、すなわ
ち、磁界の変化に対応して振幅が変化する信号（つまり
再生信号）が出力されることになり、理想的には不要な
オフセット電圧は送出されない。
【０００９】
【発明が解決しようとする課題】上述したようにＭＲヘ
ッド１では、リード状態の時に、バイアス磁界をかけて
センス電流Ｉｓを流す必要があり、そのためにＭＲヘッ
ド１の両端にオフセット電圧が発生する。このため、初
段リード・アンプ（トランジスタ７，８）ではオフセッ
ト電圧の増幅を防ぐために、定電流源１０及び１１によ
り電流Ｉａを流すことで、キャパシタ９の端子ＣＸとＣ
Ｙの間にオフセット電圧相当の電位差Ｖ0を与えている
（図８参照）。つまり、ＭＲヘッド１の両端に現れるオ
フセット電圧をキャパシタ９の作用によって打ち消して
いる。この結果、出力端子ＲＸとＲＹの間に現れる出力
信号ＶＲは０（つまりオフセット電圧が０）となり、問
題は生じない。
ッド１では、リード状態の時に、バイアス磁界をかけて
センス電流Ｉｓを流す必要があり、そのためにＭＲヘッ
ド１の両端にオフセット電圧が発生する。このため、初
段リード・アンプ（トランジスタ７，８）ではオフセッ
ト電圧の増幅を防ぐために、定電流源１０及び１１によ
り電流Ｉａを流すことで、キャパシタ９の端子ＣＸとＣ
Ｙの間にオフセット電圧相当の電位差Ｖ0を与えている
（図８参照）。つまり、ＭＲヘッド１の両端に現れるオ
フセット電圧をキャパシタ９の作用によって打ち消して
いる。この結果、出力端子ＲＸとＲＹの間に現れる出力
信号ＶＲは０（つまりオフセット電圧が０）となり、問
題は生じない。
【００１０】一方、アイドル状態の時は、ＭＲ素子の劣
化を防ぐためにセンス電流Ｉｓを遮断する必要がある。
この時、ＭＲヘッド１の両端にオフセット電圧は発生し
ないので、キャパシタ９の端子間電圧ＶＣも０となる。
そのため、出力端子ＲＸとＲＹの間に現れる出力信号Ｖ
Ｒも０（つまりオフセット電圧が０）となり、問題は生
じない。
化を防ぐためにセンス電流Ｉｓを遮断する必要がある。
この時、ＭＲヘッド１の両端にオフセット電圧は発生し
ないので、キャパシタ９の端子間電圧ＶＣも０となる。
そのため、出力端子ＲＸとＲＹの間に現れる出力信号Ｖ
Ｒも０（つまりオフセット電圧が０）となり、問題は生
じない。
【００１１】しかしながら、このようなアイドル状態か
らリード状態に切り替える過渡期間中に問題が生じる。
つまり、この過渡期間中においては、キャパシタ９の端
子間電圧ＶＣ＝０の状態（キャパシタ９に電荷が蓄積さ
れていない状態）からＶＣ＝Ｖ0 の状態（キャパシタ９
に上記オフセット電圧相当の電位差に応じた電荷が蓄積
された状態）に速やかに、理想的には瞬時に、遷移させ
る必要があるが、キャパシタ９に相応の時定数があるた
めに、かかる理想的な状態遷移を実現することは実質上
不可能である。そのため、この過渡期間中、ＭＲヘッド
１のオフセット電圧はキャパシタ９によって完全に打ち
消すことができず、出力信号ＶＲにはオフセット電圧に
応じた過渡的な影響（図８において、期間ｔｐ１の「ひ
げ状」の電圧）が現れてしまう。これは信号の再生に支
障をきたすため、かかる過渡的な期間は極力短い方が好
ましい。
らリード状態に切り替える過渡期間中に問題が生じる。
つまり、この過渡期間中においては、キャパシタ９の端
子間電圧ＶＣ＝０の状態（キャパシタ９に電荷が蓄積さ
れていない状態）からＶＣ＝Ｖ0 の状態（キャパシタ９
に上記オフセット電圧相当の電位差に応じた電荷が蓄積
された状態）に速やかに、理想的には瞬時に、遷移させ
る必要があるが、キャパシタ９に相応の時定数があるた
めに、かかる理想的な状態遷移を実現することは実質上
不可能である。そのため、この過渡期間中、ＭＲヘッド
１のオフセット電圧はキャパシタ９によって完全に打ち
消すことができず、出力信号ＶＲにはオフセット電圧に
応じた過渡的な影響（図８において、期間ｔｐ１の「ひ
げ状」の電圧）が現れてしまう。これは信号の再生に支
障をきたすため、かかる過渡的な期間は極力短い方が好
ましい。
【００１２】また、複数のＭＲヘッドを備えた信号再生
回路の場合には、リード状態においてヘッドを切り替え
た場合にも上述した問題点と同様の問題が生じる。つま
り、各々のＭＲヘッドの内部抵抗は必ずしも同じではな
く、むしろ、プロセス等に起因して各々の内部抵抗にば
らつきがあるのが普通である。このような状況で、リー
ド状態の時にヘッドを切り替えると、その切り替えの過
渡期間中に、ＭＲヘッドの端子間電圧がその内部抵抗の
違いに起因して変動し、それに応じてキャパシタ９の端
子間電圧ＶＣも変動してしまう。その結果、出力信号Ｖ
Ｒにはその端子間電圧ＶＣの変動に応じた過渡的な影響
（図８に示した「ひげ状」の電圧と同様の電圧）が現れ
てしまう。
回路の場合には、リード状態においてヘッドを切り替え
た場合にも上述した問題点と同様の問題が生じる。つま
り、各々のＭＲヘッドの内部抵抗は必ずしも同じではな
く、むしろ、プロセス等に起因して各々の内部抵抗にば
らつきがあるのが普通である。このような状況で、リー
ド状態の時にヘッドを切り替えると、その切り替えの過
渡期間中に、ＭＲヘッドの端子間電圧がその内部抵抗の
違いに起因して変動し、それに応じてキャパシタ９の端
子間電圧ＶＣも変動してしまう。その結果、出力信号Ｖ
Ｒにはその端子間電圧ＶＣの変動に応じた過渡的な影響
（図８に示した「ひげ状」の電圧と同様の電圧）が現れ
てしまう。
【００１３】このように、従来のＭＲヘッド用信号再生
回路においては、アイドル状態からリード状態に切り替
える過渡期間中又はリード状態でヘッドを切り替える過
渡期間中に不要なオフセット電圧が再生信号に重畳し、
そのために正確な復調が行えないといった問題点があっ
た。また、オフセット電圧が現れている過渡期間中は磁
気記録媒体からデータを読み出すことができないため、
データブロックとデータブロックの間には当該過渡期間
に相当する長さのギャップ部（無データ部）が形成さ
れ、その分、磁気ディスク装置の記憶容量を小さくしな
ければならず、結果的にデータ容量の損失を招くといっ
た不都合があった。
回路においては、アイドル状態からリード状態に切り替
える過渡期間中又はリード状態でヘッドを切り替える過
渡期間中に不要なオフセット電圧が再生信号に重畳し、
そのために正確な復調が行えないといった問題点があっ
た。また、オフセット電圧が現れている過渡期間中は磁
気記録媒体からデータを読み出すことができないため、
データブロックとデータブロックの間には当該過渡期間
に相当する長さのギャップ部（無データ部）が形成さ
れ、その分、磁気ディスク装置の記憶容量を小さくしな
ければならず、結果的にデータ容量の損失を招くといっ
た不都合があった。
【００１４】本発明は、かかる従来技術における課題に
鑑み創作されたもので、ＭＲヘッドを用いた磁気記録再
生装置において、アイドル状態からリード状態に切り替
える過渡期間又はリード状態でヘッドを切り替える過渡
期間を極力短縮することで不要なオフセット成分が再生
信号に重畳するのを抑制し、ひいてはデータ容量の損失
を最小限にすることができる信号再生回路を提供するこ
とを目的とする。
鑑み創作されたもので、ＭＲヘッドを用いた磁気記録再
生装置において、アイドル状態からリード状態に切り替
える過渡期間又はリード状態でヘッドを切り替える過渡
期間を極力短縮することで不要なオフセット成分が再生
信号に重畳するのを抑制し、ひいてはデータ容量の損失
を最小限にすることができる信号再生回路を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の形態によれば、電圧の異なる第１及
び第２の電源ラインと、該第１の電源ラインと、リード
状態の時に磁気記録媒体から信号を再生するＭＲヘッド
の一端とが、抵抗器を介して接続される接続ラインと、
該ＭＲヘッドの他端に抵抗器を介して接続されると共に
該抵抗器と前記第２の電源ラインの間に接続され、リー
ド状態の時に前記ＭＲヘッドにセンス電流を供給する第
１の定電流源と、前記第１の電源ラインにそれぞれ抵抗
器を介して各々のコレクタが接続され、前記ＭＲヘッド
の一端及び他端から得られた電圧信号にそれぞれ応答す
る１対のトランジスタと、該１対のトランジスタの各エ
ミッタと前記第２の電源ラインの間にそれぞれ接続さ
れ、リード状態の時に該１対のトランジスタに定電流を
それぞれ供給する第２及び第３の定電流源と、前記１対
のトランジスタの各エミッタ間に接続されたキャパシタ
と、前記第２及び第３の定電流源に対してそれぞれ並列
に接続された第４及び第５の定電流源と、アイドル状態
からリード状態への切り替えが指令された時に所定時間
だけ前記第４及び第５の定電流源をオンにするように制
御する回路とを具備することを特徴とするＭＲヘッド用
信号再生回路が提供される。
め、本発明の第１の形態によれば、電圧の異なる第１及
び第２の電源ラインと、該第１の電源ラインと、リード
状態の時に磁気記録媒体から信号を再生するＭＲヘッド
の一端とが、抵抗器を介して接続される接続ラインと、
該ＭＲヘッドの他端に抵抗器を介して接続されると共に
該抵抗器と前記第２の電源ラインの間に接続され、リー
ド状態の時に前記ＭＲヘッドにセンス電流を供給する第
１の定電流源と、前記第１の電源ラインにそれぞれ抵抗
器を介して各々のコレクタが接続され、前記ＭＲヘッド
の一端及び他端から得られた電圧信号にそれぞれ応答す
る１対のトランジスタと、該１対のトランジスタの各エ
ミッタと前記第２の電源ラインの間にそれぞれ接続さ
れ、リード状態の時に該１対のトランジスタに定電流を
それぞれ供給する第２及び第３の定電流源と、前記１対
のトランジスタの各エミッタ間に接続されたキャパシタ
と、前記第２及び第３の定電流源に対してそれぞれ並列
に接続された第４及び第５の定電流源と、アイドル状態
からリード状態への切り替えが指令された時に所定時間
だけ前記第４及び第５の定電流源をオンにするように制
御する回路とを具備することを特徴とするＭＲヘッド用
信号再生回路が提供される。
【００１６】この第１の形態に基づく構成によれば、ア
イドル状態からリード状態への切り替えが指令された時
に所定時間だけ第４及び第５の定電流源をオンにするよ
うに制御しているので、この所定時間の間、リード・ア
ンプを構成する１対のトランジスタには、第２及び第３
の定電流源による本来の定電流に加えて、第４及び第５
の定電流源による追加的な定電流が流れる。つまり、リ
ード・アンプ用トランジスタの各エミッタ電流は一時的
に増加する。これによって、キャパシタに供給される電
荷は一時的に増加し、キャパシタを所定の電位まで速や
かに充電することができる。
イドル状態からリード状態への切り替えが指令された時
に所定時間だけ第４及び第５の定電流源をオンにするよ
うに制御しているので、この所定時間の間、リード・ア
ンプを構成する１対のトランジスタには、第２及び第３
の定電流源による本来の定電流に加えて、第４及び第５
の定電流源による追加的な定電流が流れる。つまり、リ
ード・アンプ用トランジスタの各エミッタ電流は一時的
に増加する。これによって、キャパシタに供給される電
荷は一時的に増加し、キャパシタを所定の電位まで速や
かに充電することができる。
【００１７】このように、キャパシタの充電時間が相対
的に短縮され、結果的にアイドル状態からリード状態に
切り替える過渡期間が短くなるので、従来形に見られた
ような不要なオフセット電圧が再生信号に重畳するのを
抑制することができる。さらに、当該過渡期間が短縮さ
れた分だけ磁気記録媒体からデータを読み出せる期間が
長くなり、これによってデータ容量の損失を最小限にす
ることができる。
的に短縮され、結果的にアイドル状態からリード状態に
切り替える過渡期間が短くなるので、従来形に見られた
ような不要なオフセット電圧が再生信号に重畳するのを
抑制することができる。さらに、当該過渡期間が短縮さ
れた分だけ磁気記録媒体からデータを読み出せる期間が
長くなり、これによってデータ容量の損失を最小限にす
ることができる。
【００１８】また、本発明の第２の形態によれば、電圧
の異なる第１及び第２の電源ラインと、該第１の電源ラ
インと、リード状態の時に磁気記録媒体から信号を再生
するＭＲヘッドの一端とが、抵抗器を介して接続される
接続ラインと、該ＭＲヘッドの他端に抵抗器を介して接
続されると共に該抵抗器と前記第２の電源ラインの間に
接続され、リード状態の時に前記ＭＲヘッドにセンス電
流を供給する第１の定電流源と、前記第１の電源ライン
にそれぞれ抵抗器を介して各々のコレクタが接続され、
前記ＭＲヘッドの一端及び他端から得られた電圧信号に
それぞれ応答する１対のトランジスタと、該１対のトラ
ンジスタの各エミッタと前記第２の電源ラインの間にそ
れぞれ接続され、リード状態の時に該１対のトランジス
タに定電流をそれぞれ供給する第２及び第３の定電流源
と、前記１対のトランジスタの各エミッタ間に接続され
たキャパシタと、アイドル状態の時に前記キャパシタ
に、リード状態の時に前記ＭＲヘッドの両端に現れるオ
フセット電圧に相当する電位差を与えるダミーヘッド回
路とを具備することを特徴とするＭＲヘッド用信号再生
回路が提供される。
の異なる第１及び第２の電源ラインと、該第１の電源ラ
インと、リード状態の時に磁気記録媒体から信号を再生
するＭＲヘッドの一端とが、抵抗器を介して接続される
接続ラインと、該ＭＲヘッドの他端に抵抗器を介して接
続されると共に該抵抗器と前記第２の電源ラインの間に
接続され、リード状態の時に前記ＭＲヘッドにセンス電
流を供給する第１の定電流源と、前記第１の電源ライン
にそれぞれ抵抗器を介して各々のコレクタが接続され、
前記ＭＲヘッドの一端及び他端から得られた電圧信号に
それぞれ応答する１対のトランジスタと、該１対のトラ
ンジスタの各エミッタと前記第２の電源ラインの間にそ
れぞれ接続され、リード状態の時に該１対のトランジス
タに定電流をそれぞれ供給する第２及び第３の定電流源
と、前記１対のトランジスタの各エミッタ間に接続され
たキャパシタと、アイドル状態の時に前記キャパシタ
に、リード状態の時に前記ＭＲヘッドの両端に現れるオ
フセット電圧に相当する電位差を与えるダミーヘッド回
路とを具備することを特徴とするＭＲヘッド用信号再生
回路が提供される。
【００１９】この第２の形態に基づく構成によれば、ダ
ミーヘッド回路により、リード状態の時にＭＲヘッドの
両端に現れるオフセット電圧に相当する電位差を、アイ
ドル状態の時にキャパシタに与えるようにしているの
で、アイドル状態からリード状態へ切り替えた時にキャ
パシタの端子間電圧の変動を極小にすることができる。
つまり、アイドル状態からリード状態に切り替える時、
キャパシタを所定の電位（図８においてＶＣ＝Ｖ0 ）ま
で充電するのに、従来技術ではキャパシタの端子間電圧
が０の状態から充電を開始する必要があったが、本発明
ではキャパシタの端子間電圧が相応の電位差（ＭＲヘッ
ドのオフセット電圧に相当する電位差）を有している状
態から充電を開始すればよい。
ミーヘッド回路により、リード状態の時にＭＲヘッドの
両端に現れるオフセット電圧に相当する電位差を、アイ
ドル状態の時にキャパシタに与えるようにしているの
で、アイドル状態からリード状態へ切り替えた時にキャ
パシタの端子間電圧の変動を極小にすることができる。
つまり、アイドル状態からリード状態に切り替える時、
キャパシタを所定の電位（図８においてＶＣ＝Ｖ0 ）ま
で充電するのに、従来技術ではキャパシタの端子間電圧
が０の状態から充電を開始する必要があったが、本発明
ではキャパシタの端子間電圧が相応の電位差（ＭＲヘッ
ドのオフセット電圧に相当する電位差）を有している状
態から充電を開始すればよい。
【００２０】従って、キャパシタを所定の電位まで充電
するのに必要とされる時間が相対的に短縮され、結果的
にアイドル状態からリード状態に切り替える過渡期間が
短くなる。これによって、上述した本発明の第１の形態
と同様の効果を奏することができる。さらに、本発明の
第３の形態によれば、電圧の異なる第１及び第２の電源
ラインと、該第１の電源ラインと、複数の磁気記録媒体
のそれぞれに対応して設けられ、リード状態の時にそれ
ぞれ対応する磁気記録媒体から信号を再生する複数のＭ
Ｒヘッドの各々の一端とが、それぞれ対応して設けられ
た抵抗器を介して接続される複数の接続ラインと、該複
数のＭＲヘッドの各々の他端にそれぞれ抵抗器を介して
接続されると共に該抵抗器と前記第２の電源ラインの間
にそれぞれ接続され、リード状態で且つ対応するＭＲヘ
ッドが選択された時に当該ＭＲヘッドにセンス電流を供
給する複数の第１の定電流源と、前記複数のＭＲヘッド
のそれぞれに対応して設けられ、前記第１の電源ライン
にそれぞれ抵抗器を介して各々のコレクタが接続され、
対応するＭＲヘッドの一端及び他端から得られた電圧信
号にそれぞれ応答する複数対のトランジスタと、該複数
対のトランジスタに共用される形で各１対のトランジス
タの各エミッタと前記第２の電源ラインの間にそれぞれ
接続され、リード状態で且つ対応するＭＲヘッドが選択
された時に対応する１対のトランジスタに定電流をそれ
ぞれ供給する第２及び第３の定電流源と、前記複数対の
トランジスタに共用される形で各１対のトランジスタの
各エミッタ間に接続されたキャパシタと、前記第２及び
第３の定電流源に対してそれぞれ並列に接続された第４
及び第５の定電流源と、リード状態において前記複数の
ＭＲヘッドの一つから他の一つへの切り替えが指令され
た時に所定時間だけ前記第４及び第５の定電流源をオン
にするように制御する回路とを具備することを特徴とす
るＭＲヘッド用信号再生回路が提供される。
するのに必要とされる時間が相対的に短縮され、結果的
にアイドル状態からリード状態に切り替える過渡期間が
短くなる。これによって、上述した本発明の第１の形態
と同様の効果を奏することができる。さらに、本発明の
第３の形態によれば、電圧の異なる第１及び第２の電源
ラインと、該第１の電源ラインと、複数の磁気記録媒体
のそれぞれに対応して設けられ、リード状態の時にそれ
ぞれ対応する磁気記録媒体から信号を再生する複数のＭ
Ｒヘッドの各々の一端とが、それぞれ対応して設けられ
た抵抗器を介して接続される複数の接続ラインと、該複
数のＭＲヘッドの各々の他端にそれぞれ抵抗器を介して
接続されると共に該抵抗器と前記第２の電源ラインの間
にそれぞれ接続され、リード状態で且つ対応するＭＲヘ
ッドが選択された時に当該ＭＲヘッドにセンス電流を供
給する複数の第１の定電流源と、前記複数のＭＲヘッド
のそれぞれに対応して設けられ、前記第１の電源ライン
にそれぞれ抵抗器を介して各々のコレクタが接続され、
対応するＭＲヘッドの一端及び他端から得られた電圧信
号にそれぞれ応答する複数対のトランジスタと、該複数
対のトランジスタに共用される形で各１対のトランジス
タの各エミッタと前記第２の電源ラインの間にそれぞれ
接続され、リード状態で且つ対応するＭＲヘッドが選択
された時に対応する１対のトランジスタに定電流をそれ
ぞれ供給する第２及び第３の定電流源と、前記複数対の
トランジスタに共用される形で各１対のトランジスタの
各エミッタ間に接続されたキャパシタと、前記第２及び
第３の定電流源に対してそれぞれ並列に接続された第４
及び第５の定電流源と、リード状態において前記複数の
ＭＲヘッドの一つから他の一つへの切り替えが指令され
た時に所定時間だけ前記第４及び第５の定電流源をオン
にするように制御する回路とを具備することを特徴とす
るＭＲヘッド用信号再生回路が提供される。
【００２１】この第３の形態に基づく構成によれば、リ
ード状態においてＭＲヘッドの切り替えが指令された時
に所定時間だけ第４及び第５の定電流源をオンにするよ
うに制御しているので、この所定時間の間、リード・ア
ンプを構成する１対のトランジスタには、第２及び第３
の定電流源による本来の定電流に加えて、第４及び第５
の定電流源による追加的な定電流が流れる。つまり、上
述した本発明の第１の形態と同様に、リード・アンプ用
トランジスタの各エミッタ電流は一時的に増加し、それ
によってキャパシタに供給される電荷が一時的に増加す
る。
ード状態においてＭＲヘッドの切り替えが指令された時
に所定時間だけ第４及び第５の定電流源をオンにするよ
うに制御しているので、この所定時間の間、リード・ア
ンプを構成する１対のトランジスタには、第２及び第３
の定電流源による本来の定電流に加えて、第４及び第５
の定電流源による追加的な定電流が流れる。つまり、上
述した本発明の第１の形態と同様に、リード・アンプ用
トランジスタの各エミッタ電流は一時的に増加し、それ
によってキャパシタに供給される電荷が一時的に増加す
る。
【００２２】従って、キャパシタを所定の電位まで充電
するのに必要とされる時間が相対的に短縮され、結果的
にリード状態でヘッドを切り替える過渡期間が短くな
る。これによって、本発明の第１の形態と同様の効果を
奏することができる。なお、本発明の他の構成上の特徴
及び作用の詳細については、添付図面を参照しつつ以下
に記述される実施形態を用いて説明する。
するのに必要とされる時間が相対的に短縮され、結果的
にリード状態でヘッドを切り替える過渡期間が短くな
る。これによって、本発明の第１の形態と同様の効果を
奏することができる。なお、本発明の他の構成上の特徴
及び作用の詳細については、添付図面を参照しつつ以下
に記述される実施形態を用いて説明する。
【００２３】
【発明の実施の形態】図１には本発明の第１実施形態に
係るＭＲヘッド用信号再生回路の構成が示され、図２に
はその動作タイミング波形が示される。図１において、
図７に示した従来技術の構成において用いられた参照符
号と同じ参照符号は同じ構成要素を表しており、その説
明については省略する。
係るＭＲヘッド用信号再生回路の構成が示され、図２に
はその動作タイミング波形が示される。図１において、
図７に示した従来技術の構成において用いられた参照符
号と同じ参照符号は同じ構成要素を表しており、その説
明については省略する。
【００２４】本実施形態に係るＭＲヘッド用信号再生回
路の特徴は、図７の構成との対比において、定電流源
１０及び１１に対してそれぞれ並列に定電流Ｉｂを供給
する定電流源１３及び１４を設けたこと、チップイネ
ーブル信号ＣＥに応答して定電流源１３及び１４のオン
／オフのタイミングをそれぞれ制御するタイミング発生
回路２０を設けたこと、である。
路の特徴は、図７の構成との対比において、定電流源
１０及び１１に対してそれぞれ並列に定電流Ｉｂを供給
する定電流源１３及び１４を設けたこと、チップイネ
ーブル信号ＣＥに応答して定電流源１３及び１４のオン
／オフのタイミングをそれぞれ制御するタイミング発生
回路２０を設けたこと、である。
【００２５】タイミング発生回路２０は、チップイネー
ブル信号ＣＥに応答するインバータ２１と、このインバ
ータ２１の出力を所定時間（図２においてｔｄで示す期
間）だけ遅延させる遅延回路２２と、この遅延回路２２
の出力ＳＮ及びチップイネーブル信号ＣＥに応答して定
電流源１３及び１４のオン／オフを制御するＡＮＤゲー
ト２３とを有している。本実施形態において、定電流源
１３及び１４は、ＡＮＤゲート２３の出力が“Ｈ”レベ
ルの時にオンとなって定電流Ｉｂを供給し、ＡＮＤゲー
ト２３の出力が“Ｌ”レベルの時にオフとなる。
ブル信号ＣＥに応答するインバータ２１と、このインバ
ータ２１の出力を所定時間（図２においてｔｄで示す期
間）だけ遅延させる遅延回路２２と、この遅延回路２２
の出力ＳＮ及びチップイネーブル信号ＣＥに応答して定
電流源１３及び１４のオン／オフを制御するＡＮＤゲー
ト２３とを有している。本実施形態において、定電流源
１３及び１４は、ＡＮＤゲート２３の出力が“Ｈ”レベ
ルの時にオンとなって定電流Ｉｂを供給し、ＡＮＤゲー
ト２３の出力が“Ｌ”レベルの時にオフとなる。
【００２６】この構成において、チップイネーブル信号
ＣＥが“Ｌ”レベルの時（つまりアイドル状態にある
時）、定電流源４はオフとなっており（図２において、
Ｉｓ＝０）、また、ＡＮＤゲート１２の出力が“Ｌ”レ
ベルにあるので定電流源１０及び１１もオフとなってお
り（図２において、Ｉａ＝０）、さらに、タイミング発
生回路２０のＡＮＤゲート２３の出力が“Ｌ”レベルに
あるので定電流源１３及び１４もオフとなっている（図
２において、Ｉｂ＝０）。
ＣＥが“Ｌ”レベルの時（つまりアイドル状態にある
時）、定電流源４はオフとなっており（図２において、
Ｉｓ＝０）、また、ＡＮＤゲート１２の出力が“Ｌ”レ
ベルにあるので定電流源１０及び１１もオフとなってお
り（図２において、Ｉａ＝０）、さらに、タイミング発
生回路２０のＡＮＤゲート２３の出力が“Ｌ”レベルに
あるので定電流源１３及び１４もオフとなっている（図
２において、Ｉｂ＝０）。
【００２７】この状態でチップイネーブル信号ＣＥを
“Ｈ”レベルにすると、定電流源４がオンとなって定電
流Ｉｓを供給する。この時、リード／ライト制御信号Ｒ
／Ｗは“Ｈ”レベル（リード状態）にあるので、ＡＮＤ
ゲート１２の出力は“Ｈ”レベルとなり、定電流源１０
及び１１もオンとなって定電流Ｉａを供給する。また、
チップイネーブル信号ＣＥを“Ｈ”レベルにした時点で
は、タイミング発生回路２０の遅延回路２２の出力ＳＮ
は、以前の状態（つまり“Ｈ”レベル状態）をまだ維持
している。そのため、ＡＮＤゲート２３の出力は“Ｈ”
レベルとなり、定電流源１３及び１４もオンとなって定
電流Ｉｂを供給する。
“Ｈ”レベルにすると、定電流源４がオンとなって定電
流Ｉｓを供給する。この時、リード／ライト制御信号Ｒ
／Ｗは“Ｈ”レベル（リード状態）にあるので、ＡＮＤ
ゲート１２の出力は“Ｈ”レベルとなり、定電流源１０
及び１１もオンとなって定電流Ｉａを供給する。また、
チップイネーブル信号ＣＥを“Ｈ”レベルにした時点で
は、タイミング発生回路２０の遅延回路２２の出力ＳＮ
は、以前の状態（つまり“Ｈ”レベル状態）をまだ維持
している。そのため、ＡＮＤゲート２３の出力は“Ｈ”
レベルとなり、定電流源１３及び１４もオンとなって定
電流Ｉｂを供給する。
【００２８】そして、遅延回路２２において規定された
所定の遅延時間（ｔｄ）経過後、遅延回路２２の出力Ｓ
Ｎは“Ｌ”レベルとなり、これを受けてＡＮＤゲート２
３の出力が“Ｌ”レベルとなり、定電流源１３及び１４
はそれぞれオフとなる。このように、第１実施形態の構
成によれば、アイドル状態からリード状態に切り替えた
時に所定時間ｔｄだけ定電流源１３及び１４をオンにす
るように制御しているので、この所定時間ｔｄの間、リ
ード・アンプを構成するトランジスタ７及び８の各エミ
ッタには、定電流源１０及び１１による本来の定電流Ｉ
ａに加えて、定電流源１３及び１４による追加的な定電
流Ｉｂが流れる。つまり、トランジスタ７及び８の各エ
ミッタ電流は、本来のリード状態の時に流れる定電流Ｉ
ａよりもＩｂだけ増加された電流値となる（Ｉａ＋Ｉ
ｂ）。これによって、キャパシタ９に供給される電荷は
一時的に増加し、キャパシタ９を所定の電位Ｖ0 まで速
やかに充電することができる。
所定の遅延時間（ｔｄ）経過後、遅延回路２２の出力Ｓ
Ｎは“Ｌ”レベルとなり、これを受けてＡＮＤゲート２
３の出力が“Ｌ”レベルとなり、定電流源１３及び１４
はそれぞれオフとなる。このように、第１実施形態の構
成によれば、アイドル状態からリード状態に切り替えた
時に所定時間ｔｄだけ定電流源１３及び１４をオンにす
るように制御しているので、この所定時間ｔｄの間、リ
ード・アンプを構成するトランジスタ７及び８の各エミ
ッタには、定電流源１０及び１１による本来の定電流Ｉ
ａに加えて、定電流源１３及び１４による追加的な定電
流Ｉｂが流れる。つまり、トランジスタ７及び８の各エ
ミッタ電流は、本来のリード状態の時に流れる定電流Ｉ
ａよりもＩｂだけ増加された電流値となる（Ｉａ＋Ｉ
ｂ）。これによって、キャパシタ９に供給される電荷は
一時的に増加し、キャパシタ９を所定の電位Ｖ0 まで速
やかに充電することができる。
【００２９】従って、キャパシタ９の充電時間は、追加
的な定電流源１３及び１４を備えていない従来例（図７
参照）に比べて短縮され、結果的に、アイドル状態から
リード状態に切り替える過渡期間が相対的に短くなる
（図２においてｔｐ２で示す期間で、従来例の場合の過
渡期間ｔｐ１よりも短い）。これによって、当該過渡期
間における過渡現象（不要なオフセット電圧）の発生を
大いに抑制することができる。また、当該過渡期間が短
縮された分、磁気記録媒体からデータを読み出せる期間
が長くなるので、データ容量の損失を最小限にすること
が可能となる。
的な定電流源１３及び１４を備えていない従来例（図７
参照）に比べて短縮され、結果的に、アイドル状態から
リード状態に切り替える過渡期間が相対的に短くなる
（図２においてｔｐ２で示す期間で、従来例の場合の過
渡期間ｔｐ１よりも短い）。これによって、当該過渡期
間における過渡現象（不要なオフセット電圧）の発生を
大いに抑制することができる。また、当該過渡期間が短
縮された分、磁気記録媒体からデータを読み出せる期間
が長くなるので、データ容量の損失を最小限にすること
が可能となる。
【００３０】本発明の実施形態（上記の第１実施形態か
ら後述の第２及び第３の実施形態を含む）等にて言及し
ている「リード状態」は、例えば特開平７−１６９００
９号に開示されているような「ライト命令の中で書き込
まれた（ライトした）データがきちんと記録されたか否
かという判断を下す目的でデータの再生（リード）を行
うためのライト状態からリード状態への遷移」とは意味
が異なる点に注意すべきである。なお、ここでは、デー
タの書き込みを行っている最中にＭＲヘッドに電流を流
すと素子破壊の可能性があるので、データの書き込みを
行っている最中はＭＲヘッドに電流を流さないことを前
提とする。
ら後述の第２及び第３の実施形態を含む）等にて言及し
ている「リード状態」は、例えば特開平７−１６９００
９号に開示されているような「ライト命令の中で書き込
まれた（ライトした）データがきちんと記録されたか否
かという判断を下す目的でデータの再生（リード）を行
うためのライト状態からリード状態への遷移」とは意味
が異なる点に注意すべきである。なお、ここでは、デー
タの書き込みを行っている最中にＭＲヘッドに電流を流
すと素子破壊の可能性があるので、データの書き込みを
行っている最中はＭＲヘッドに電流を流さないことを前
提とする。
【００３１】本発明の実施形態における「リード状態」
という表現には通常のリード命令（後述のに示す）の
他に、他のリードモードが含まれる（後述のに示
す）。すなわち、「アイドル状態からリード状態への切
り替え」を行う場合として、次の２通りのケースが考え
られる。 上位装置から命令が何も来ていないアイドル状態か
らリード命令が来たケース。
という表現には通常のリード命令（後述のに示す）の
他に、他のリードモードが含まれる（後述のに示
す）。すなわち、「アイドル状態からリード状態への切
り替え」を行う場合として、次の２通りのケースが考え
られる。 上位装置から命令が何も来ていないアイドル状態か
らリード命令が来たケース。
【００３２】 上位装置から命令が何も来ていないア
イドル状態の最中に、ＭＲヘッドを所定のトラック上に
オントラックさせておく（コマンドが来たらすぐに応答
できるように、ＭＲヘッドのトラックに対する位置を固
定させておく）ことを目的として、サーボ情報を読むた
めにリードを行うケース。すなわち、本発明の実施形態
では、ＨＤＩＣ（ヘッドＩＣ）がアイドルモードか、リ
ードモードかでＭＲヘッドの動作モードが定義される。
最近のディスク装置では、ラップトップパソコン等に内
蔵するために、低消費電力化を行なう必要性がある。
イドル状態の最中に、ＭＲヘッドを所定のトラック上に
オントラックさせておく（コマンドが来たらすぐに応答
できるように、ＭＲヘッドのトラックに対する位置を固
定させておく）ことを目的として、サーボ情報を読むた
めにリードを行うケース。すなわち、本発明の実施形態
では、ＨＤＩＣ（ヘッドＩＣ）がアイドルモードか、リ
ードモードかでＭＲヘッドの動作モードが定義される。
最近のディスク装置では、ラップトップパソコン等に内
蔵するために、低消費電力化を行なう必要性がある。
【００３３】なお、実際の製品では、ライトモードであ
ってもリードモードであっても、シーク動作をする際は
ＭＲヘッドのバイアスが常に印加されている。（１）アイドル状態からリード命令が来た場合（上記
に対する考察） 通常、上位装置（パソコン等）から命令が来なくても、
ディスク装置はコマンド待ち状態（命令に対してすぐ応
答できるようにするため）しておくために、スピンドル
モータを回転させてＭＲヘッドが所定のトラックに待機
した状態にする（ＭＲヘッドが所定のトラックに位置し
ているかどうかを監視するために、常時ではなくとも、
タイミングを図ってサーボ情報をリードしている）処理
を行っている。この状態では、電力を消費してしまうた
めに、バッテリ駆動タイプのパソコンでは使用時間が制
限される。そこで、所定時間上位装置から命令が来なか
ったら、数段階に分かれた低消費電力モード（スリープ
モードともいいます）に入るようにしている。
ってもリードモードであっても、シーク動作をする際は
ＭＲヘッドのバイアスが常に印加されている。（１）アイドル状態からリード命令が来た場合（上記
に対する考察） 通常、上位装置（パソコン等）から命令が来なくても、
ディスク装置はコマンド待ち状態（命令に対してすぐ応
答できるようにするため）しておくために、スピンドル
モータを回転させてＭＲヘッドが所定のトラックに待機
した状態にする（ＭＲヘッドが所定のトラックに位置し
ているかどうかを監視するために、常時ではなくとも、
タイミングを図ってサーボ情報をリードしている）処理
を行っている。この状態では、電力を消費してしまうた
めに、バッテリ駆動タイプのパソコンでは使用時間が制
限される。そこで、所定時間上位装置から命令が来なか
ったら、数段階に分かれた低消費電力モード（スリープ
モードともいいます）に入るようにしている。
【００３４】このスリープモードは、装置によって異な
るが、第１段階としてヘッドＩＣをオフ、第２段階とし
てＶＣＭ（ボイスコイルモータ）をオフ、第３段階とし
てスピンドルモータをオフ、第４段階としてその他の回
路をオフといったというような手順で監視時間が経過す
る毎にオフしていく。したがって、スリープモードの時
はヘッドＩＣをオフしている場合があるので、リード命
令が来てもすぐに応答できない場合がある。その際に、
前述の本発明の手法が有効となる。
るが、第１段階としてヘッドＩＣをオフ、第２段階とし
てＶＣＭ（ボイスコイルモータ）をオフ、第３段階とし
てスピンドルモータをオフ、第４段階としてその他の回
路をオフといったというような手順で監視時間が経過す
る毎にオフしていく。したがって、スリープモードの時
はヘッドＩＣをオフしている場合があるので、リード命
令が来てもすぐに応答できない場合がある。その際に、
前述の本発明の手法が有効となる。
【００３５】もちろん、後述の（２）の場合に、アイド
ル状態の後にサーボをリードする他にリード命令が来て
シーク動作に入る際のリードモードへの切り換え時も、
同様に有効となる。（２）アイドル状態の後にサーボ情報をリードする場合
（上記に対する考察） 別の観点からして、最近ではＭＲヘッドは電流を常時流
していると寿命が短くなることが見い出されているの
で、できるだけ電流を流さないようにしておく傾向にあ
る。
ル状態の後にサーボをリードする他にリード命令が来て
シーク動作に入る際のリードモードへの切り換え時も、
同様に有効となる。（２）アイドル状態の後にサーボ情報をリードする場合
（上記に対する考察） 別の観点からして、最近ではＭＲヘッドは電流を常時流
していると寿命が短くなることが見い出されているの
で、できるだけ電流を流さないようにしておく傾向にあ
る。
【００３６】すなわち、スリープモードでヘッドＩＣを
オフする前段階でも、ＭＲヘッドに電流は流さないよう
にしている。したがって、アイドル状態からリードモー
ドへ切り替えるべき旨のコマンドに限らず、ＭＲヘッド
を使用する動作体系にあっては、ＭＲヘッドの寿命とい
う観点から電流を流さない傾向にある点から、本発明の
手法は有効となる。（アイドル状態中のサーボ情報の読
み出しや、ライト状態中のサーボ情報の読み出しという
意味でもＭＲヘッドを使用するので、この場合はリード
命令ではない点に注意すべきである。）なお、前述した
ように、シーク動作中は、ヘッドＩＣがリードモードに
なり、ＭＲヘッドは常にバイアスされる状態になる。た
だし、数分間コマンドの発行がない場合は、サーボ情報
は例えば２つおきに読み出される状態になる。
オフする前段階でも、ＭＲヘッドに電流は流さないよう
にしている。したがって、アイドル状態からリードモー
ドへ切り替えるべき旨のコマンドに限らず、ＭＲヘッド
を使用する動作体系にあっては、ＭＲヘッドの寿命とい
う観点から電流を流さない傾向にある点から、本発明の
手法は有効となる。（アイドル状態中のサーボ情報の読
み出しや、ライト状態中のサーボ情報の読み出しという
意味でもＭＲヘッドを使用するので、この場合はリード
命令ではない点に注意すべきである。）なお、前述した
ように、シーク動作中は、ヘッドＩＣがリードモードに
なり、ＭＲヘッドは常にバイアスされる状態になる。た
だし、数分間コマンドの発行がない場合は、サーボ情報
は例えば２つおきに読み出される状態になる。
【００３７】図３には本発明の第２実施形態に係るＭＲ
ヘッド用信号再生回路の構成が示され、図４にはその動
作タイミング波形が示される。図３において、図７に示
した従来技術の構成において用いられた参照符号と同じ
参照符号は同じ構成要素を表しており、その説明につい
ては省略する。本実施形態に係るＭＲヘッド用信号再生
回路の特徴は、図７の構成との対比において、キャパ
シタ９の端子ＣＸとＣＹの間に規定の電位差ＶＳを与え
るためのダミーヘッド回路３０を設けたこと、ダミー
ヘッド回路３０に対して上記電位差ＶＳを外部より調節
可能とするために電流設定回路４０を設けたこと、であ
る。
ヘッド用信号再生回路の構成が示され、図４にはその動
作タイミング波形が示される。図３において、図７に示
した従来技術の構成において用いられた参照符号と同じ
参照符号は同じ構成要素を表しており、その説明につい
ては省略する。本実施形態に係るＭＲヘッド用信号再生
回路の特徴は、図７の構成との対比において、キャパ
シタ９の端子ＣＸとＣＹの間に規定の電位差ＶＳを与え
るためのダミーヘッド回路３０を設けたこと、ダミー
ヘッド回路３０に対して上記電位差ＶＳを外部より調節
可能とするために電流設定回路４０を設けたこと、であ
る。
【００３８】ダミーヘッド回路３０は、本来のＭＲヘッ
ド１を含む信号再生回路の構成を模擬して構成されてい
る。すなわち、ダミーヘッド回路３０は、ＭＲヘッド１
の内部抵抗と同じ抵抗値を有する抵抗器３１と、この抵
抗器３１の一端と電源ラインＶ1 の間に接続された抵抗
器３２と、抵抗器３１の他端に接続された抵抗器３３
と、この抵抗器３３と電源ラインＶ2 の間に接続され、
電流設定回路４０によりその電流値が可変とされる電流
源３４と、電源ラインＶ1 にそれぞれ抵抗器３５及び３
６を介して各々のコレクタが接続され、抵抗器３１の一
端及び他端から得られた電圧信号にそれぞれ応答する１
対のトランジスタ３７及び３８とを有している。上述し
た規定の電位差ＶＳは、トランジスタ３７及び３８の各
エミッタ間より取り出される。
ド１を含む信号再生回路の構成を模擬して構成されてい
る。すなわち、ダミーヘッド回路３０は、ＭＲヘッド１
の内部抵抗と同じ抵抗値を有する抵抗器３１と、この抵
抗器３１の一端と電源ラインＶ1 の間に接続された抵抗
器３２と、抵抗器３１の他端に接続された抵抗器３３
と、この抵抗器３３と電源ラインＶ2 の間に接続され、
電流設定回路４０によりその電流値が可変とされる電流
源３４と、電源ラインＶ1 にそれぞれ抵抗器３５及び３
６を介して各々のコレクタが接続され、抵抗器３１の一
端及び他端から得られた電圧信号にそれぞれ応答する１
対のトランジスタ３７及び３８とを有している。上述し
た規定の電位差ＶＳは、トランジスタ３７及び３８の各
エミッタ間より取り出される。
【００３９】このダミーヘッド回路３０において、電流
源３４は、本来のＭＲヘッド１を含む信号再生回路にお
いて定電流源４が供給するセンス電流Ｉｓと同じ電流を
供給するようにその電流値が設定されている。従って、
ＭＲヘッド１の内部抵抗と同じ抵抗値を有する抵抗器３
１の両端に、理想的には、リード状態の時に本来のＭＲ
ヘッド１の両端に現れるオフセット電圧と同じ電圧が現
れる。そして、トランジスタ３７及び３８の各エミッタ
間に、当該オフセット電圧に応じた電位差ＶＳが現れ
る。本実施形態では、ダミーヘッド回路３０は、この電
位差ＶＳをアイドル状態の時にキャパシタ９に与えるよ
うにしている（図４の動作タイミング波形図参照）。
源３４は、本来のＭＲヘッド１を含む信号再生回路にお
いて定電流源４が供給するセンス電流Ｉｓと同じ電流を
供給するようにその電流値が設定されている。従って、
ＭＲヘッド１の内部抵抗と同じ抵抗値を有する抵抗器３
１の両端に、理想的には、リード状態の時に本来のＭＲ
ヘッド１の両端に現れるオフセット電圧と同じ電圧が現
れる。そして、トランジスタ３７及び３８の各エミッタ
間に、当該オフセット電圧に応じた電位差ＶＳが現れ
る。本実施形態では、ダミーヘッド回路３０は、この電
位差ＶＳをアイドル状態の時にキャパシタ９に与えるよ
うにしている（図４の動作タイミング波形図参照）。
【００４０】このように、第２実施形態の構成によれ
ば、ダミーヘッド回路３０の作用により、リード状態の
時にＭＲヘッド１の両端に現れるオフセット電圧に相当
する電位差（Ｖ0 ≒ＶＳ）を、アイドル状態の時にキャ
パシタ９に与えるようにしているので、アイドル状態か
らリード状態へ切り替えた時にキャパシタ９の端子間電
圧ＶＣの変動を極小にすることができる。つまり、アイ
ドル状態からリード状態に切り替える時、キャパシタ９
を所定の電位（図４においてＶＣ＝Ｖ0 ）まで充電する
のに、従来技術（図８参照）ではキャパシタの端子間電
圧ＶＣが０の状態から充電を開始する必要があったが、
本実施形態ではキャパシタの端子間電圧ＶＣが相応の電
位差（ＶＳ）を有している状態から充電を開始すればよ
い。
ば、ダミーヘッド回路３０の作用により、リード状態の
時にＭＲヘッド１の両端に現れるオフセット電圧に相当
する電位差（Ｖ0 ≒ＶＳ）を、アイドル状態の時にキャ
パシタ９に与えるようにしているので、アイドル状態か
らリード状態へ切り替えた時にキャパシタ９の端子間電
圧ＶＣの変動を極小にすることができる。つまり、アイ
ドル状態からリード状態に切り替える時、キャパシタ９
を所定の電位（図４においてＶＣ＝Ｖ0 ）まで充電する
のに、従来技術（図８参照）ではキャパシタの端子間電
圧ＶＣが０の状態から充電を開始する必要があったが、
本実施形態ではキャパシタの端子間電圧ＶＣが相応の電
位差（ＶＳ）を有している状態から充電を開始すればよ
い。
【００４１】従って、キャパシタ９を所定の電位まで充
電するのに必要とされる時間が大幅に短縮され、結果的
に、アイドル状態からリード状態に切り替える過渡期間
が短縮される（図４においてｔｐ３で示す期間で、従来
例の場合の過渡期間ｔｐ１よりも大幅に短い）。これに
よって、第１実施形態（図１及び図２参照）の場合と同
様の効果を奏することができる。
電するのに必要とされる時間が大幅に短縮され、結果的
に、アイドル状態からリード状態に切り替える過渡期間
が短縮される（図４においてｔｐ３で示す期間で、従来
例の場合の過渡期間ｔｐ１よりも大幅に短い）。これに
よって、第１実施形態（図１及び図２参照）の場合と同
様の効果を奏することができる。
【００４２】また、理想的には、リード状態の時にＭＲ
ヘッド１の両端に現れるオフセット電圧と同じ電圧がダ
ミーヘッド回路３０内の抵抗器３１の両端に現れるはず
であるが、様々な要因により必ずしも両者が一致すると
は限らない。このような場合には、電流設定回路４０に
より、ダミーヘッド回路３０内の電流源３４の電流値を
適宜調節することで、上述した効果を確実に実現するこ
とができる。
ヘッド１の両端に現れるオフセット電圧と同じ電圧がダ
ミーヘッド回路３０内の抵抗器３１の両端に現れるはず
であるが、様々な要因により必ずしも両者が一致すると
は限らない。このような場合には、電流設定回路４０に
より、ダミーヘッド回路３０内の電流源３４の電流値を
適宜調節することで、上述した効果を確実に実現するこ
とができる。
【００４３】図５には本発明の第３実施形態に係るＭＲ
ヘッド用信号再生回路の構成が示され、図６にはその動
作タイミング波形が示される。本実施形態では、複数の
ＭＲヘッド（図示の例では、２つのＭＲヘッド１及び５
１）を備えた信号再生回路の構成例が示される。図５に
おいて、図７に示した従来技術の構成において用いられ
た参照符号と同じ参照符号は同じ構成要素を表してお
り、その説明については省略する。
ヘッド用信号再生回路の構成が示され、図６にはその動
作タイミング波形が示される。本実施形態では、複数の
ＭＲヘッド（図示の例では、２つのＭＲヘッド１及び５
１）を備えた信号再生回路の構成例が示される。図５に
おいて、図７に示した従来技術の構成において用いられ
た参照符号と同じ参照符号は同じ構成要素を表してお
り、その説明については省略する。
【００４４】本実施形態に係るＭＲヘッド用信号再生回
路の特徴は、図７の構成との対比において、定電流源
１０及び１１に対してそれぞれ並列に定電流Ｉｂを供給
する定電流源１３及び１４を設けたこと、ＭＲヘッド
５１を含む他ヘッド回路５０を設けたこと、ヘッド選
択信号ＨＳ及びリード／ライト制御信号Ｒ／Ｗに応答し
てＭＲヘッド１及びＭＲヘッド５１のいずれか一方を選
択状態とするヘッド選択信号ＨＳ０及びＨＳ１を出力す
るセレクタ６０を設けたこと、セレクタ６０から出力
されたヘッド選択信号ＨＳ０及びＨＳ１に応答して定電
流源１３及び１４のオン／オフのタイミングをそれぞれ
制御するタイミング発生回路２０Ａを設けたこと、であ
る。
路の特徴は、図７の構成との対比において、定電流源
１０及び１１に対してそれぞれ並列に定電流Ｉｂを供給
する定電流源１３及び１４を設けたこと、ＭＲヘッド
５１を含む他ヘッド回路５０を設けたこと、ヘッド選
択信号ＨＳ及びリード／ライト制御信号Ｒ／Ｗに応答し
てＭＲヘッド１及びＭＲヘッド５１のいずれか一方を選
択状態とするヘッド選択信号ＨＳ０及びＨＳ１を出力す
るセレクタ６０を設けたこと、セレクタ６０から出力
されたヘッド選択信号ＨＳ０及びＨＳ１に応答して定電
流源１３及び１４のオン／オフのタイミングをそれぞれ
制御するタイミング発生回路２０Ａを設けたこと、であ
る。
【００４５】他ヘッド回路５０は、ＭＲヘッド５１と、
このＭＲヘッド５１の一端と電源ラインＶ1 及び接続ラ
イン９２との間に接続された抵抗器５２と、ＭＲヘッド
５１の他端に接続された抵抗器５３と、この抵抗器５３
と電源ラインＶ2 の間に接続され、ヘッド選択信号ＨＳ
１によりそのオン／オフが制御される定電流源５４と、
電源ラインＶ1 にそれぞれ抵抗器６及び５を介して各々
のコレクタが接続され、ＭＲヘッド５１の一端及び他端
から得られた電圧信号にそれぞれ応答する１対のトラン
ジスタ５５及び５６とを有している。トランジスタ５５
及び５６の各エミッタは、それぞれキャパシタ９の端子
ＣＹ及びＣＸに接続されている。
このＭＲヘッド５１の一端と電源ラインＶ1 及び接続ラ
イン９２との間に接続された抵抗器５２と、ＭＲヘッド
５１の他端に接続された抵抗器５３と、この抵抗器５３
と電源ラインＶ2 の間に接続され、ヘッド選択信号ＨＳ
１によりそのオン／オフが制御される定電流源５４と、
電源ラインＶ1 にそれぞれ抵抗器６及び５を介して各々
のコレクタが接続され、ＭＲヘッド５１の一端及び他端
から得られた電圧信号にそれぞれ応答する１対のトラン
ジスタ５５及び５６とを有している。トランジスタ５５
及び５６の各エミッタは、それぞれキャパシタ９の端子
ＣＹ及びＣＸに接続されている。
【００４６】本実施形態の構成において、セレクタ６０
は、リード／ライト制御信号Ｒ／Ｗが“Ｈ”レベル（つ
まりリード状態）で且つヘッド選択信号ＨＳが“Ｈ”レ
ベルの時、ヘッド選択信号ＨＳ０を“Ｈ”レベル（ヘッ
ド選択信号ＨＳ１は“Ｌ”レベル）としてＭＲヘッド１
を選択状態とし、同じリード状態で且つヘッド選択信号
ＨＳが“Ｌ”レベルの時、ヘッド選択信号ＨＳ１を
“Ｈ”レベル（ヘッド選択信号ＨＳ０は“Ｌ”レベル）
としてＭＲヘッド５１を選択状態とする。また、定電流
源１３及び１４は、タイミング発生回路２０Ａの出力が
“Ｈ”レベルの時にオンとなって定電流Ｉｂを供給し、
タイミング発生回路２０Ａの出力が“Ｌ”レベルの時に
オフとなる。このタイミング発生回路２０Ａは、ヘッド
選択信号ＨＳ１が“Ｌ”レベルから“Ｈ”レベルに変化
した時（つまりリード状態でＭＲヘッド１からＭＲヘッ
ド５１への切り替えが指令された時）に“Ｈ”レベル信
号を出力するように構成されている。従って、この時、
定電流源１３及び１４はそれぞれオンとなって定電流Ｉ
ｂを供給する（図６の動作タイミング波形図参照）。
は、リード／ライト制御信号Ｒ／Ｗが“Ｈ”レベル（つ
まりリード状態）で且つヘッド選択信号ＨＳが“Ｈ”レ
ベルの時、ヘッド選択信号ＨＳ０を“Ｈ”レベル（ヘッ
ド選択信号ＨＳ１は“Ｌ”レベル）としてＭＲヘッド１
を選択状態とし、同じリード状態で且つヘッド選択信号
ＨＳが“Ｌ”レベルの時、ヘッド選択信号ＨＳ１を
“Ｈ”レベル（ヘッド選択信号ＨＳ０は“Ｌ”レベル）
としてＭＲヘッド５１を選択状態とする。また、定電流
源１３及び１４は、タイミング発生回路２０Ａの出力が
“Ｈ”レベルの時にオンとなって定電流Ｉｂを供給し、
タイミング発生回路２０Ａの出力が“Ｌ”レベルの時に
オフとなる。このタイミング発生回路２０Ａは、ヘッド
選択信号ＨＳ１が“Ｌ”レベルから“Ｈ”レベルに変化
した時（つまりリード状態でＭＲヘッド１からＭＲヘッ
ド５１への切り替えが指令された時）に“Ｈ”レベル信
号を出力するように構成されている。従って、この時、
定電流源１３及び１４はそれぞれオンとなって定電流Ｉ
ｂを供給する（図６の動作タイミング波形図参照）。
【００４７】このように、第３実施形態の構成によれ
ば、リード状態（リード／ライト制御信号Ｒ／Ｗが
“Ｈ”レベルの時）においてＭＲヘッド１からＭＲヘッ
ド５１への切り替えが行われた時に、タイミング発生回
路２０Ａにおいて規定された所定時間だけ定電流源１３
及び１４をオンにするように制御しているので、この所
定時間の間、トランジスタ７及び８の各エミッタ電流
は、本来のリード状態の時に流れる定電流ＩａよりもＩ
ｂだけ増加された電流値となる（Ｉａ＋Ｉｂ）。その結
果、キャパシタ９に供給される電荷は一時的に増加す
る。その一方で、このＭＲヘッドの切り替え時の過渡期
間中は、キャパシタ９の端子間電圧ＶＣの変動を極小に
することができる（図６において、Ｖ0 →Ｖ0'）。
ば、リード状態（リード／ライト制御信号Ｒ／Ｗが
“Ｈ”レベルの時）においてＭＲヘッド１からＭＲヘッ
ド５１への切り替えが行われた時に、タイミング発生回
路２０Ａにおいて規定された所定時間だけ定電流源１３
及び１４をオンにするように制御しているので、この所
定時間の間、トランジスタ７及び８の各エミッタ電流
は、本来のリード状態の時に流れる定電流ＩａよりもＩ
ｂだけ増加された電流値となる（Ｉａ＋Ｉｂ）。その結
果、キャパシタ９に供給される電荷は一時的に増加す
る。その一方で、このＭＲヘッドの切り替え時の過渡期
間中は、キャパシタ９の端子間電圧ＶＣの変動を極小に
することができる（図６において、Ｖ0 →Ｖ0'）。
【００４８】従って、キャパシタ９を所定の電位まで充
電するのに必要とされる時間を大幅に短縮することがで
き、結果的に、リード状態でヘッドを切り替える過渡期
間を短縮することができる（図６においてｔｐ４で示す
期間で、従来例の場合の過渡期間ｔｐ１よりも大幅に短
い）。これによって、第１実施形態（図１及び図２参
照）の場合と同様の効果を奏することができる。
電するのに必要とされる時間を大幅に短縮することがで
き、結果的に、リード状態でヘッドを切り替える過渡期
間を短縮することができる（図６においてｔｐ４で示す
期間で、従来例の場合の過渡期間ｔｐ１よりも大幅に短
い）。これによって、第１実施形態（図１及び図２参
照）の場合と同様の効果を奏することができる。
【００４９】なお、本発明は上述した第１、第２及び第
３の実施形態を用いて説明したが、本発明はこれらの実
施形態に限定されない。例えば、各実施形態の特徴事項
を適宜組み合わせることも可能であり、かかる組合せ
は、図示はしないが、当業者には容易に想到されるであ
ろう。また、第３実施形態（図５参照）に示した構成例
では２チャネル（すなわち２つのＭＲヘッドを備えた信
号再生回路）の場合を例にとって説明したが、２チャネ
ル以外の多チャネルの場合でも同様に適用可能であるこ
とは勿論である。
３の実施形態を用いて説明したが、本発明はこれらの実
施形態に限定されない。例えば、各実施形態の特徴事項
を適宜組み合わせることも可能であり、かかる組合せ
は、図示はしないが、当業者には容易に想到されるであ
ろう。また、第３実施形態（図５参照）に示した構成例
では２チャネル（すなわち２つのＭＲヘッドを備えた信
号再生回路）の場合を例にとって説明したが、２チャネ
ル以外の多チャネルの場合でも同様に適用可能であるこ
とは勿論である。
【００５０】
【発明の効果】以上説明したように本発明によれば、Ｍ
Ｒヘッドを用いた磁気記録再生装置において、アイドル
状態からリード状態に切り替える時又はリード状態でヘ
ッドを切り替える時に、初段リード・アンプに設けられ
たキャパシタの充電時間を短縮することでその過渡期間
を短縮することができ、それによって不要なオフセット
成分が再生信号に重畳するのを抑制し、ひいてはデータ
容量の損失を最小限にすることが可能となる。
Ｒヘッドを用いた磁気記録再生装置において、アイドル
状態からリード状態に切り替える時又はリード状態でヘ
ッドを切り替える時に、初段リード・アンプに設けられ
たキャパシタの充電時間を短縮することでその過渡期間
を短縮することができ、それによって不要なオフセット
成分が再生信号に重畳するのを抑制し、ひいてはデータ
容量の損失を最小限にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＭＲヘッド用信号
再生回路の構成を示す回路図である。
再生回路の構成を示す回路図である。
【図２】図１の回路の動作タイミング波形図である。
【図３】本発明の第２実施形態に係るＭＲヘッド用信号
再生回路の構成を示す回路図である。
再生回路の構成を示す回路図である。
【図４】図３の回路の動作タイミング波形図である。
【図５】本発明の第３実施形態に係るＭＲヘッド用信号
再生回路の構成を示す回路図である。
再生回路の構成を示す回路図である。
【図６】図５の回路の動作タイミング波形図である。
【図７】従来技術のＭＲヘッド用信号再生回路の構成を
示す回路図である。
示す回路図である。
【図８】図７の回路の動作タイミング波形図である。
１，５１…磁気抵抗効果型（ＭＲ）ヘッド ２，３，５，６，３１〜３３，３５，３６，５２，５３
…抵抗器 ４，１０，１１，１３，１４，３４，５４…定電流源 ７，８，３７，３８，５５，５６…リード・アンプ用Ｎ
ＰＮトランジスタ ９…キャパシタ ２０，２０Ａ…タイミング発生回路 ３０…ダミーヘッド回路 ４０…電流設定回路 ５０…他ヘッド回路 ６０…セレクタ ９０…接続ライン Ｖ1,Ｖ2 …電源ライン（電源電圧） Ｉｓ，Ｉｓ1,Ｉｓ2 …ＭＲヘッドに流す定電流（センス
電流） Ｉａ，Ｉｂ…リード・アンプ用トランジスタに流す定電
流 ＣＥ…チップイネーブル信号 Ｒ／Ｗ…リード／ライト制御信号 ＨＳ，ＨＳ０，ＨＳ１…ヘッド選択信号
…抵抗器 ４，１０，１１，１３，１４，３４，５４…定電流源 ７，８，３７，３８，５５，５６…リード・アンプ用Ｎ
ＰＮトランジスタ ９…キャパシタ ２０，２０Ａ…タイミング発生回路 ３０…ダミーヘッド回路 ４０…電流設定回路 ５０…他ヘッド回路 ６０…セレクタ ９０…接続ライン Ｖ1,Ｖ2 …電源ライン（電源電圧） Ｉｓ，Ｉｓ1,Ｉｓ2 …ＭＲヘッドに流す定電流（センス
電流） Ｉａ，Ｉｂ…リード・アンプ用トランジスタに流す定電
流 ＣＥ…チップイネーブル信号 Ｒ／Ｗ…リード／ライト制御信号 ＨＳ，ＨＳ０，ＨＳ１…ヘッド選択信号
Claims (5)
- 【請求項１】 電圧の異なる第１及び第２の電源ライン
と、 該第１の電源ラインと、リード状態の時に磁気記録媒体
から信号を再生する磁気抵抗効果型ヘッドの一端とが、
抵抗器を介して接続される接続ラインと、 該磁気抵抗効果型ヘッドの他端に抵抗器を介して接続さ
れると共に該抵抗器と前記第２の電源ラインの間に接続
され、リード状態の時に前記磁気抵抗効果型ヘッドにセ
ンス電流を供給する第１の定電流源と、 前記第１の電源ラインにそれぞれ抵抗器を介して各々の
コレクタが接続され、前記磁気抵抗効果型ヘッドの一端
及び他端から得られた電圧信号にそれぞれ応答する１対
のトランジスタと、 該１対のトランジスタの各エミッタと前記第２の電源ラ
インの間にそれぞれ接続され、リード状態の時に該１対
のトランジスタに定電流をそれぞれ供給する第２及び第
３の定電流源と、 前記１対のトランジスタの各エミッタ間に接続されたキ
ャパシタと、 前記第２及び第３の定電流源に対してそれぞれ並列に接
続された第４及び第５の定電流源と、 アイドル状態からリード状態への切り替えが指令された
時に所定時間だけ前記第４及び第５の定電流源をオンに
するように制御する回路とを具備することを特徴とする
磁気抵抗効果型ヘッド用信号再生回路。 - 【請求項２】 電圧の異なる第１及び第２の電源ライン
と、 該第１の電源ラインと、リード状態の時に磁気記録媒体
から信号を再生する磁気抵抗効果型ヘッドの一端とが、
抵抗器を介して接続される接続ラインと、 該磁気抵抗効果型ヘッドの他端に抵抗器を介して接続さ
れると共に該抵抗器と前記第２の電源ラインの間に接続
され、リード状態の時に前記磁気抵抗効果型ヘッドにセ
ンス電流を供給する第１の定電流源と、 前記第１の電源ラインにそれぞれ抵抗器を介して各々の
コレクタが接続され、前記磁気抵抗効果型ヘッドの一端
及び他端から得られた電圧信号にそれぞれ応答する１対
のトランジスタと、 該１対のトランジスタの各エミッタと前記第２の電源ラ
インの間にそれぞれ接続され、リード状態の時に該１対
のトランジスタに定電流をそれぞれ供給する第２及び第
３の定電流源と、 前記１対のトランジスタの各エミッタ間に接続されたキ
ャパシタと、 アイドル状態の時に前記キャパシタに、リード状態の時
に前記磁気抵抗効果型ヘッドの両端に現れるオフセット
電圧に相当する電位差を与えるダミーヘッド回路とを具
備することを特徴とする磁気抵抗効果型ヘッド用信号再
生回路。 - 【請求項３】 請求項２に記載の磁気抵抗効果型ヘッド
用信号再生回路において、前記ダミーヘッド回路に対し
て前記オフセット電圧に相当する電位差を外部より調節
可能とする手段を更に具備することを特徴とする磁気抵
抗効果型ヘッド用信号再生回路。 - 【請求項４】 請求項２又は３に記載の磁気抵抗効果型
ヘッド用信号再生回路において、前記第２及び第３の定
電流源に対してそれぞれ並列に接続された第４及び第５
の定電流源を更に具備し、アイドル状態からリード状態
への切り替えが指令された時に所定時間だけ前記第４及
び第５の定電流源をオンにするように制御することを特
徴とする磁気抵抗効果型ヘッド用信号再生回路。 - 【請求項５】 電圧の異なる第１及び第２の電源ライン
と、 該第１の電源ラインと、複数の磁気記録媒体のそれぞれ
に対応して設けられ、 リード状態の時にそれぞれ対応する磁気記録媒体から信
号を再生する複数の磁気抵抗効果型ヘッドの各々の一端
とが、それぞれ対応して設けられた抵抗器を介して接続
される複数の接続ラインと、 該複数の磁気抵抗効果型ヘッドの各々の他端にそれぞれ
抵抗器を介して接続されると共に該抵抗器と前記第２の
電源ラインの間にそれぞれ接続され、リード状態で且つ
対応する磁気抵抗効果型ヘッドが選択された時に当該磁
気抵抗効果型ヘッドにセンス電流を供給する複数の第１
の定電流源と、 前記複数の磁気抵抗効果型ヘッドのそれぞれに対応して
設けられ、前記第１の電源ラインにそれぞれ抵抗器を介
して各々のコレクタが接続され、対応する磁気抵抗効果
型ヘッドの一端及び他端から得られた電圧信号にそれぞ
れ応答する複数対のトランジスタと、 該複数対のトランジスタに共用される形で各１対のトラ
ンジスタの各エミッタと前記第２の電源ラインの間にそ
れぞれ接続され、リード状態で且つ対応する磁気抵抗効
果型ヘッドが選択された時に対応する１対のトランジス
タに定電流をそれぞれ供給する第２及び第３の定電流源
と、 前記複数対のトランジスタに共用される形で各１対のト
ランジスタの各エミッタ間に接続されたキャパシタと、 前記第２及び第３の定電流源に対してそれぞれ並列に接
続された第４及び第５の定電流源と、 リード状態において前記複数の磁気抵抗効果型ヘッドの
一つから他の一つへの切り替えが指令された時に所定時
間だけ前記第４及び第５の定電流源をオンにするように
制御する回路とを具備することを特徴とする磁気抵抗効
果型ヘッド用信号再生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16032397A JPH117602A (ja) | 1997-06-17 | 1997-06-17 | 磁気抵抗効果型ヘッド用信号再生回路 |
| US08/948,209 US6118611A (en) | 1993-12-14 | 1997-10-09 | Signal reproducing circuit adapted to head utilizing magneto-resistive effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16032397A JPH117602A (ja) | 1997-06-17 | 1997-06-17 | 磁気抵抗効果型ヘッド用信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH117602A true JPH117602A (ja) | 1999-01-12 |
Family
ID=15712486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16032397A Withdrawn JPH117602A (ja) | 1993-12-14 | 1997-06-17 | 磁気抵抗効果型ヘッド用信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH117602A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1174874A2 (en) | 2000-07-19 | 2002-01-23 | Texas Instruments Incorporated | Preamplifier read recovery parade |
| KR100733635B1 (ko) * | 2000-06-22 | 2007-06-28 | 텍사스 인스트루먼츠 인코포레이티드 | 판독헤드 보호회로 및 방법 |
-
1997
- 1997-06-17 JP JP16032397A patent/JPH117602A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733635B1 (ko) * | 2000-06-22 | 2007-06-28 | 텍사스 인스트루먼츠 인코포레이티드 | 판독헤드 보호회로 및 방법 |
| EP1174874A2 (en) | 2000-07-19 | 2002-01-23 | Texas Instruments Incorporated | Preamplifier read recovery parade |
| JP2002117504A (ja) * | 2000-07-19 | 2002-04-19 | Texas Instruments Inc | 前置増幅器の読取り回復パレード |
| EP1174874A3 (en) * | 2000-07-19 | 2006-11-29 | Texas Instruments Incorporated | Preamplifier read recovery parade |
| KR100853915B1 (ko) * | 2000-07-19 | 2008-08-25 | 텍사스 인스트루먼츠 인코포레이티드 | 하드 디스크 드라이브 시스템에서의 프리앰프 판독 리커버리를 개선시키는 방법, 하드 디스크 드라이브 시스템에서 다수의 비판독 상태들로부터 판독 상태로 전환시키는 방법 및 이를 제어하는 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| JP3257886B2 (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JPH11195211A (ja) | 磁気再生装置 | |
| US6118611A (en) | Signal reproducing circuit adapted to head utilizing magneto-resistive effect | |
| JP3117658B2 (ja) | Ｍｒヘッドを備えた磁気再生装置 | |
| US6608728B1 (en) | Magnetic disk unit | |
| US7006314B2 (en) | Magnetic head driver circuit and magnetic storage device | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| JPH117602A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| US20050063084A1 (en) | Apparatus controlling write current supplied to head and method for the apparatus | |
| US6191643B1 (en) | Voltage boost circuitry for hard drive write preamplifiers | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| US5978164A (en) | Signal reproducing circuit adapted for head utilizing magneto-resistive effect | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| US20040212910A1 (en) | Data storage device, data write method, and program | |
| JP3429902B2 (ja) | 記憶装置 | |
| US6819515B1 (en) | Method and circuit for eliminating glitches in a disk drive read head | |
| JPH04186557A (ja) | データ記録再生装置 | |
| JP3325403B2 (ja) | 磁気ディスク装置 | |
| JP4899579B2 (ja) | 磁気再生回路及び磁気再生装置 | |
| JP2007149274A (ja) | 再生回路及びそれを用いた磁気ディスク装置 | |
| JPH0845008A (ja) | 記録再生装置 | |
| JP2001344847A (ja) | 光磁気記録再生装置 | |
| JPH07244802A (ja) | 磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |