JPH07169666A - 電子回路を製造するための写真製版工程 - Google Patents

Abstract

(57)【要約】 【目的】電子回路のパターンを極小化し、部品の小型
化、高密度化を実現する。 【構成】誘電体フィルム層２０上に形成されたフォトレ
ジスト層２４にフロー処理を施こし、回路パターン１１
の周囲の側壁３０を傾斜させ安定化させる。これによっ
て縮小化された回路パターン１１を形成する。回路パタ
ーンは０．１μｍ〜０．２μｍの範囲のパターンサイズ
に縮小できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路（ＩＣ）、プリ
ント回路基板および他の電子部品や実装サブアッセンブ
リーに用いられるもののような印刷された回路パターン
の微細加工と製造に用いられる平版印刷技術に関する。
特に、本発明は従来の写真製版工程において小さなパタ
ーン（ｆｅａｔｕｒｅ）サイズを制御し達成する能力を
向上させる写真製版工程中のポジフォトレジスタ処理の
技術に関する。

【０００２】

【従来技術および発明が解決しようとする課題】プリン
ト回路基板、ＩＣおよび他の回路部品上に印刷された回
路パターンを微細加工し、製造する従来の工程において
は、フォトレジスト材料の層がまず、たとえば誘電体膜
の酸化物表面層といった、シリコン層、誘電体層、導電
性の層あるいはその他の表面層の上に形成される。次に
このフォトレジスタが白色光によって所望のパターンに
露出されて形成される。次にレジストの露出された部分
が除去され、層の回路を形成するために保存されるべき
部分を保護する露出されないレジストのイメージが残
る。

【０００３】この部分的にレジストに覆われた層が次に
エッチング処理され、この表面層のレジストイメージに
よって保護されていない部分が除去される。このレジス
トが剥離されて所望のパターンのエッチングされていな
い表面層が残る。この工程をくり返して他の材料の層に
よって分離された複数の回路層を構成することもでき
る。このフォトレジスト工程によって精密かつ安定的に
作成することのできるパターンの最小寸法はこの製造工
程の重要なパラメータである。なぜならそれによって後
の製造工程で達成することのできる部品取りつけの密度
が決定される傾向があるためである。

【０００４】歴史的傾向としては明らかに、微細加工の
サイズの縮小が進み、また部品と信号密度は大きくなっ
てきている。したがってより小さなサイズのパターンを
製造するための技術が必要とされている。より小さなパ
ターンサイズを実現するためにｅビームおよびＸ線平版
印刷等のさまざまな方法が試みられたが、このような技
術は従来の微細平版印刷技術にかわって広く採用される
には至っていない。従来技術でミクロン以下の機能サイ
ズを達成するさいの主たる制約要因は、露出された表面
層をエッチングする前とその間のフォトレジストイメー
ジの形状と寸法の制御の困難さである。

【０００５】このような後の加工中ではフォトレジスト
イメージをプラズマエッチングやイオン注入等の工程中
比較的厳しい条件下におくことが必要である。フォトレ
ジストパターンがこのように厳しい条件に耐える能力を
強化するのに用いられる従来の技術では、フォトレジス
ト材料中の重合体の橋かけ結合を促進するためにこのフ
ォトレジストパターンを高温にさらすことが必要であ
る。フォトレジストの重合体の橋かけ結合は材料の強度
と厳しい条件に耐える能力をかなり高めるものと考えら
れている。

【０００６】しかし、ほとんどのフォトレジスタ材料は
通常約１５０℃といった高温では流れるか、変形する。
橋かけ結合の促進に用いられる温度ではこのような変形
が発生する。高温でのレジスト流れの防止に広く用いら
れる技術の一つに、レジストパターンを深いＵＶとして
周知の深い紫外線照射にさらし、２００℃程度の温度で
の高温ベーキングを行う方法がある。深いＵＶと高温に
さらすことによって、形状をほとんど変化させることな
く比較的厳しい加工条件下での回路パターンと微細加工
されたパターンを製造することが可能である。パターン
サイズは利用可能な平版印刷ツールで制御され、現在の
最小パターンサイズは０．６μｍから０．８μｍの範囲
である。しかし、約０．１μｍから０．２μｍの範囲の
より小さいパターンサイズを安定的に得られる改善され
た技術が要望されている。

【０００７】

【課題を解決するための手段】本発明は従来の技術の上
記の問題点やその他の問題点を対象とし、それを解決す
るものであり、高温のフローを用いて従来の方法で形成
された機構のレジストイメージを縮小し、次にたとえば
深いＵＶにさらすことによってそのイメージを安定さ
せ、レジスト形状を所望のサイズに固定することによっ
て、接触穴、スペース等のパターンサイズを現在の平版
印刷ツールの能力を越えて縮めることを可能とする。暫
定的な硬ベーキングと低強度の深いＵＶ露光を用いてイ
メージを部分的に安定させ、高温でのレジスト流れの速
度を低下させ、それによって縮み量の制御と繰り返し性
を改善することができる。

【０００８】さらに、本発明は、まず第１のサイズのパ
ターンを含むレジストイメージを作成し、次にこのレジ
ストイメージを加熱してレジストの流れを起こさせ、イ
メージ中のパターンサイズを小さくし、イメージを安定
させ、次にレジストが流され、安定化されたレジストイ
メージから電子部品を製造することによってパターンサ
イズの小さな部品を製造する写真製版法を提供する。

【０００９】本発明の以上の特徴と利点またその他の特
徴と利点は図面を添付した以下の詳細な説明からさらに
明確になるであろう。図面および説明中の番号はこの発
明の各種の機構を表し、同一番号は同一の機構を表す。

【００１０】

【実施例】図１は後の工程で縮小されたサイズの回路パ
ターン１１を作成するための、簡略化のために厚みを誇
張して示した、レジストイメージ１０を含む部分的に製
造された部品１３の一部の断面図である。図中、縮小さ
れたサイズの回路パターン１１の限界最小寸法を寸法１
２で示す。

【００１１】縮小されたサイズの回路パターン１１は誘
電体層あるいは導電層中の開口、あるいは半導体ウエハ
中のドーピングあるいはエッチングすべき領域、あるい
は回路層上の線の間隔といった多数のパターンのうちの
いずれであってもよい。

【００１２】便宜上、縮小されたサイズの回路パターン
１１はここでは誘電体フィルム層２０中の穴あるいは開
口として説明する。誘電体層２０は導電層２２として示
す導電層あるいは半導電層の上に形成される。この例で
は、パターン１１は導電層２２への導通を可能とするた
めの誘電体フィルム層２０中の穴あるいは開口とするこ
とができる。

【００１３】このような開口は誘電体フィルム層２０の
上に図示しない別の導電層を設けることによってバイア
スを形成するのに用いられる。この上部導電層を設ける
ことによって、パターン１１はすくなくとも部分的に導
電性の材料で満たされ、この上部層には誘電体フィルム
層２０中のバイアを介して誘電層２２への電気的接続が
提供される。

【００１４】この発明の技術はまた導電層あるいは半導
電層中にミクロン以下の回路パターンを構成するのに用
いることもできる。このような機構はたとえばドーピン
グあるいはエッチングすべき領域の周縁の制御を提供す
ることができる。この場合、縮小されたサイズの回路パ
ターン１１はドーピングあるいはエッチングすべき領域
を表し、層２０および２２は、層２０の表面上の隣接す
る領域を除く、寸法１２の境界内のドーピングすべき半
導体材料の部分を表す。

【００１５】図１に示す例に戻ると、この例では縮小さ
れたサイズのパターン１１は誘電体フィルム層２０内に
形成すべき開口であり、レジストイメージ１０は従来の
写真製版レジスト材料のフォトレジスト層２４から従来
の技術によって形成することができる。フォトレジスト
層２４を図示しない適当なマスクを介して露出した後、
マスクパターン寸法１４内のフォトレジストの露出した
部分をレジストの発達中に除去することができる。

【００１６】マスクパターン寸法１４を含むレジストイ
メージ１０の形成には従来の方法を用いることができ
る。しかし、レジストイメージ１０内に実際に形成され
るマスクパターン寸法１４は所望の縮小されたサイズの
回路パターン１１の寸法１２よりもかなり大きい場合が
あることに注意しなければならない。レジスト層２４が
図１に示す形態であるとき、層２０がエッチング液にさ
らされる場合、パターン１１はより幅の広いマスクパタ
ーン寸法１４となる。ＩＣを製造するための従来の写真
製版法では、マスクパターン寸法１４は０．６μｍから
０．８μｍ程度である。

【００１７】縮小されたサイズの回路パターン１１の所
望の寸法１２を達成するためにはさらに図２および図３
により詳細に示す加工が必要である。この発明によれ
ば、マスクパターン寸法１４が他の従来のＩＣ製造技術
を用いて寸法１２を約０．１μｍから０．２μｍに小さ
く形成するために必要な場合がある。

【００１８】図２において、この発明にしたがったリフ
ロー処理の後の部分的に製作された部品１３を示す。必
要なリフロー処理を次に図３を参照してより詳細に説明
する。このようなリフロー処理を行った後、レジストイ
メージ１０の形状はフロー処理されたレジストイメージ
２６に示すように変更される。

【００１９】レジストイメージ１０とフロー処理された
レジストイメージ２６の違いは図１と図２の比較から用
意に理解することができる。図１では、マスクパター寸
法１４を取り囲むレジストイメージ１０の側壁２８は比
較的急峻であり、これは従来の写真製版技術にしたがっ
たものである。実際、側壁２８が導電層２０に接触する
側壁２８の間の距離はマスクパターン寸法１４である。

【００２０】図２に示すようなフロー処理されたイメー
ジ２６において、レジストイメージ１０の側壁２８は変
形しており、ともに流れて傾斜した壁３０の形成が始ま
っている。傾斜壁３０の間の距離はマスクパターン寸法
１４から縮小されたサイズの回路パターン１１の作成に
適した寸法１２に縮小している。

【００２１】さらにたとえば図２に示す部分的に製作さ
れた部品１３にエッチング液を加えるといった適当な処
理を行った後、層２０の保護されていない部分を除去し
て縮小されたサイズの回路パターン１１を形成すること
ができる。これは誘電体層２０中の非常に微細な開口で
ある。

【００２２】図１に示すレジストイメージ１０から図２
に示すフロー処理されたレジストイメージ２６を形成す
るのに必要なリフロー処理を図３を参照してより詳細に
説明する。ウエハ３２はレジストイメージ３４を含み、
このイメージには従来の方法で作成された一つあるいは
それ以上のレジストイメージ１０がある。

【００２３】ウエハ３２はまずレジストイメージ１０が
形成された段階にまで処理される。次にウエハ３２が図
示しない従来の送出カセットその他の手段で過熱板チャ
ック３６に転送される。加熱板チャック３６は加熱手段
３８による加熱と高強度の深ＵＶ手段４０による照射を
行うためにウエハ３２を位置決めする。この二つの動作
はいずれもリフロー処理制御４２によって制御される。

【００２４】図３の右側に示すこの発明の第一実施例で
は、リフロー処理制御４２は加熱板チャック３６に置か
れたウエハ３２上のレジストイメージ層３４を所定の時
間所定の温度でリフロー処理するために用いることがで
き、この部分的にフロー処理されたパターンは次に高強
度深ＵＶ手段４０からの高強度深ＵＶへの露光によって
安定化される。

【００２５】その結果得られるフロー処理されたパター
ンはフォトレジスト２４がフロー処理されて側壁３０が
形成された図２に示すフロー処理されたレジストイメー
ジ２６と同様である。このようにして、縮小されたサイ
ズの回路パターン１１はマスクパターン寸法１４よりか
なり小さな寸法１２に作成することができる。

【００２６】縮小されたサイズの回路パターン１１を作
成する上述の二つのステップからなる処理は機能する
が、フォトレジストが非常に速く流れるため精度とコン
システンシーを達成することは困難である。このため、
レジスト流れの量、したがって縮み量を制御することは
困難である。この発明の実施例は図３の右側と左側の両
方を含み、寸法制御を向上させるための４ステップの処
理を用いる。

【００２７】この実施例では、熱と高強度深ＵＶを用い
た２ステップの安定化サイクルの前に、制御を向上させ
るためにレジストの流れを遅くする硬いベーキングと低
強度深ＵＶを用いた不完全な（ｐａｒｔｉａｌ）安定化
ステップが実行される。この技術では、ウエハ３２はま
ず図示しない従来の転送システムによって図３の左側の
加熱板チャック４４に転送される。

【００２８】加熱板チャック４４はベーキング手段４６
による加熱を行うためにウエハ３２を位置決めするはた
らきをする。この処理は、レジストイメージに適度な加
熱を行って残留した溶剤あるいは吸収された水を除去す
る従来の硬ベーキング処理と同様である。このレジスト
イメージを製造と制御上の改善のための周知の標準化さ
れた状態に戻すことが重要である。リフロー処理制御４
２によってこの第１の標準化ステップを制御して約５−
７分間１３５℃程度の加熱を行うようにすると好適であ
ることがわかっている。

【００２９】ベーキングステップの最後の５分から８分
間、ウエハ３２を低強度深ＵＶ手段４８からの低強度深
ＵＶ照射にさらすことによって不完全な安定化が促進さ
れる。この不完全な安定化はレジスト中の不完全な重合
体橋かけ結合からくるものと一般に考えられている。深
ＵＶの強度は約１００ワット／ｃｍ² の範囲である。こ
の不完全安定化によって次に説明するように後の加工ス
テップにおいてある与えられた温度でのレジスト流れの
速度がかなり低減される。

【００３０】ベーキングステップと低強度深ＵＶ露光の
完了後、ウエハ３２は図示しない従来の転送機構によっ
て加熱板チャック４４から加熱板チャック３６に転送す
ることができる。加熱板チャック３６は加熱手段３８に
よる加熱を行うためにウエハ３２を位置決めするはたら
きをする。加熱手段３８をリフロー処理制御４２によっ
て所定の短い期間十分な熱を提供するように制御してレ
ジストイメージ層３４を制御可能にリフロー処理してパ
ターンサイズを有効に縮小することができる。レジスト
を流してパターンサイズを縮小するのに１６０℃程度の
温度が約２０秒の期間用いられてきた。

【００３１】その後リフロー処理制御４２が高強度深Ｕ
Ｖ手段４０を制御してウエハ３２を約７００ワット／ｃ
ｍ² 程度のより高いレベルの照射に約１００秒露光して
レジストイメージを安定させる。この高強度の深いＵＶ
照射はレジストパターンを凍結してそれ以上のレジスト
流れを止め、上述したエッチングやドーピングのための
厳しい環境における後続の処理を可能とする。

【００３２】加熱板チャック４４上の処理は加熱板チャ
ック３６上の処理よりかなり長い時間を要するため、硬
ベーキングと低強度の深いＵＶを同時に行うためにいく
つかのウエハを位置決めするための複数のチャックを用
いることが好適である。フロー処理されたレジストの形
状の制御、特に深いパターン構造もしくは非常に小さな
パターン構造を達成するための制御は、照射パターンを
制御するための匂配フィルターを用いて向上させること
ができる。

【００３３】上述した４ステップの処理は、縮小された
サイズの回路パターンサイズを作成するための他の従来
の平版印刷処理で製作されたＣＭＯＳ回路に実施され
た。この発明のステップを適用した後、従来達成された
０．９μｍのパターンが約０．１５μｍのパターンサイ
ズに縮小された。

【００３４】上述した温度、深いＵＶ照射の強度および
かかる露出の長さは代表的な例としてあげられており、
従来の写真製版法によるＩＣ部品製造に適用される。こ
の温度、時間および照射強度を特定の加工、パターン、
および構成要素に適するように調整することは当該技術
分野における通常の技術を有するものであれば可能であ
る。

【００３５】

【発明の効果】以上の如く本発明によれば、電子回路の
パターンとして約０．１μｍから０．２μｍの範囲のよ
り小さなパターンサイズを安定的に得られ、小型化、高
密度化の要望に応えることができる。

【図面の簡単な説明】

【図１】フロー処理を施す前の電子回路の部分断面図で
ある。

【図２】本発明によるフロー処理および深いＵＶ露光を
行った後の図１に対応する断面図である。

【図３】本発明によるフロー処理および深いＵＶ露光を
行うための２つのステーションを示すＩＣ製造ラインの
一部の概略図である。

【符号の説明】 １１：回路パターン １３：部品 ２０：誘電体フィルム層 ２２：導電層 ２４：フォトレジスト層 ３２：ウエハ ３４：レジストイメージ層 ３８：加熱手段 ４０：高強度深ＵＶ手段 ４２：フロー処理制御 ４６：ベーキング手段 ４８：低強度深ＵＶ手段

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１２月２４日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図３】

【図１】

【図２】

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のサイズのパターンを含むレジスト像
   を形成するステップと、 上記レジスト像を加熱してフローを起こさせ、上記パタ
   ーンのサイズを縮小させるステップと、 上記フローさせた像を安定化させるステップと、 上記フローおよび安定化させたレジスト像から部品を構
   成するステップと、 からなることを特徴とする電子回路を製造するための写
   真製版工程。
2. 【請求項２】第１のサイズのパターンを含むレジスト像
   を形成するステップと、 加熱されるレジスト像のフローの割合を減少させるため
   上記レジスト像を不完全に安定化させるステップと、 上記レジスト像を加熱してフローを起こさせ、上記パタ
   ーンのサイズを縮小させるステップと、 上記フローさせた像を安定化させるステップと、 上記フローおよび安定化させたレジスト像から部品を構
   成するステップと、 からなることを特徴とする電子回路を製造するための写
   真製版工程。