JPH07169760A - 素子分離方法 - Google Patents
素子分離方法Info
- Publication number
- JPH07169760A JPH07169760A JP34235993A JP34235993A JPH07169760A JP H07169760 A JPH07169760 A JP H07169760A JP 34235993 A JP34235993 A JP 34235993A JP 34235993 A JP34235993 A JP 34235993A JP H07169760 A JPH07169760 A JP H07169760A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- film
- polysilicon layer
- polysilicon
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 素子分離構造形成時の横方向酸化量をより小
さなものに抑えつつ、素子分離に必要な厚さの素子分離
構造を平担性良く形成することができて、素子の微細分
離に適した素子分離方法を提供する。 【構成】 パッドポリシリコン膜3の素子分離構造が形
成されるべき部分に、さらに、選択的にポリシリコン層
5を堆積し、選択的に堆積した前記ポリシリコン層5に
酸化を促進するためのイオン7を注入し、さらに,該ポ
リシリコン層の形状をエッチングにより変形させた後
に、酸化処理を行なって、厚さdの素子分離構造9を形
成する。
さなものに抑えつつ、素子分離に必要な厚さの素子分離
構造を平担性良く形成することができて、素子の微細分
離に適した素子分離方法を提供する。 【構成】 パッドポリシリコン膜3の素子分離構造が形
成されるべき部分に、さらに、選択的にポリシリコン層
5を堆積し、選択的に堆積した前記ポリシリコン層5に
酸化を促進するためのイオン7を注入し、さらに,該ポ
リシリコン層の形状をエッチングにより変形させた後
に、酸化処理を行なって、厚さdの素子分離構造9を形
成する。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路の製造
などに利用される素子分離方法に関する。
などに利用される素子分離方法に関する。
【0002】
【従来の技術】従来のLOCOS構造おいて、パッド酸
化膜とマスク窒化膜の間にポリシリコン膜(以下、パッ
ドポリシリコンと称する)を挿入し、マスク窒化膜を用
いた熱酸化時に先ずパッドポリシリコンを局所酸化し、
パッドポリシリコンのSi/SiO2界面が下層のパッ
ド酸化膜に到達した後に基板シリコンを局所酸化するL
OPOS工程が、近年着目されている。このLOPOS
工程は、これが用いられることにより、パッドポリシリ
コンを用いない場合に比べて基板の酸化量を低減し、基
板酸化膜(フィールド酸化膜)の横方向酸化を少なくさせ
ることが期待できるので、素子の微細分離に特に適して
いると考えられる。
化膜とマスク窒化膜の間にポリシリコン膜(以下、パッ
ドポリシリコンと称する)を挿入し、マスク窒化膜を用
いた熱酸化時に先ずパッドポリシリコンを局所酸化し、
パッドポリシリコンのSi/SiO2界面が下層のパッ
ド酸化膜に到達した後に基板シリコンを局所酸化するL
OPOS工程が、近年着目されている。このLOPOS
工程は、これが用いられることにより、パッドポリシリ
コンを用いない場合に比べて基板の酸化量を低減し、基
板酸化膜(フィールド酸化膜)の横方向酸化を少なくさせ
ることが期待できるので、素子の微細分離に特に適して
いると考えられる。
【0003】図4,図5はLOPOS工程の概略を示す
図である。LOPOS工程では、先ず、Si基板1の表
面に熱酸化法によりパッド酸化膜2を形成し、さらにC
VD法によりパッドポリシリコン膜3及びマスク窒化膜
4を形成する(図4(a))。しかる後、マスク窒化膜4を
パターニングし(図4(b))、ウエット熱酸化法によって
フィールド酸化膜9を形成する(図4(c))。次いで、ウ
エットエッチングによってマスク窒化膜4を全面除去し
(図5(d))、また、パッドポリシリコン膜3を異方性プ
ラズマエッチング法によってエッチングし除去する(図
5(e))。この際、パッドポリシリコン膜3は、フィー
ルド部(オーバーハング部)のところで一部取り除かれず
に残留する。オーバーハング部に残ったパッドポリシリ
コン膜3(図5(e)を参照)を消滅させるため、ウエット
熱酸化を再び行ない、オーバーハングのない分離領域を
最終的に形成することができる(図5(f))。
図である。LOPOS工程では、先ず、Si基板1の表
面に熱酸化法によりパッド酸化膜2を形成し、さらにC
VD法によりパッドポリシリコン膜3及びマスク窒化膜
4を形成する(図4(a))。しかる後、マスク窒化膜4を
パターニングし(図4(b))、ウエット熱酸化法によって
フィールド酸化膜9を形成する(図4(c))。次いで、ウ
エットエッチングによってマスク窒化膜4を全面除去し
(図5(d))、また、パッドポリシリコン膜3を異方性プ
ラズマエッチング法によってエッチングし除去する(図
5(e))。この際、パッドポリシリコン膜3は、フィー
ルド部(オーバーハング部)のところで一部取り除かれず
に残留する。オーバーハング部に残ったパッドポリシリ
コン膜3(図5(e)を参照)を消滅させるため、ウエット
熱酸化を再び行ない、オーバーハングのない分離領域を
最終的に形成することができる(図5(f))。
【0004】
【発明が解決しようとする課題】ところで、上述したよ
うなLOPOS工程においては、従来、素子間分離に必
要なフィールド酸化膜9の膜厚を確保するために、パッ
ドポリシリコン膜3は数100nm程度のかなりの厚さ
が必要であり、このため、パッドポリシリコン膜3内の
横方向酸化の進行量も多く、この結果、Si基板1に1
00nm程度以上のバーズビークが生じてしまう。この
ように、LOPOS法を用いる場合にも、従来では、パ
ッドポリシリコンの膜厚が厚いことと、それによるパッ
ドポリシリコンの横方向酸化量が大きいこととにより、
素子の微細分離には限界があった。
うなLOPOS工程においては、従来、素子間分離に必
要なフィールド酸化膜9の膜厚を確保するために、パッ
ドポリシリコン膜3は数100nm程度のかなりの厚さ
が必要であり、このため、パッドポリシリコン膜3内の
横方向酸化の進行量も多く、この結果、Si基板1に1
00nm程度以上のバーズビークが生じてしまう。この
ように、LOPOS法を用いる場合にも、従来では、パ
ッドポリシリコンの膜厚が厚いことと、それによるパッ
ドポリシリコンの横方向酸化量が大きいこととにより、
素子の微細分離には限界があった。
【0005】本発明は、素子分離構造形成時の横方向酸
化量をより小さなものに抑えつつ、素子分離に必要な厚
さの素子分離構造を平担性良く形成することができて、
素子の微細分離に適した素子分離方法を提供することを
目的としている。
化量をより小さなものに抑えつつ、素子分離に必要な厚
さの素子分離構造を平担性良く形成することができて、
素子の微細分離に適した素子分離方法を提供することを
目的としている。
【0006】
【課題を解決するための手段および作用】上記目的を達
成するために、本発明は、パッドポリシリコン膜の素子
分離構造が形成されるべき部分に、さらに、選択的にポ
リシリコン層を堆積し、選択的に堆積した前記ポリシリ
コン層に酸化を促進するためのイオンを注入し、さら
に,該ポリシリコン層の形状をエッチングにより変形さ
せた後に、酸化処理を行なって、素子分離構造を形成す
るので、素子分離構造形成時の横方向酸化量をより小さ
なものに抑えつつ、素子分離に必要な厚さの素子分離構
造を平担性良く形成することができて、素子の微細分離
に適している。
成するために、本発明は、パッドポリシリコン膜の素子
分離構造が形成されるべき部分に、さらに、選択的にポ
リシリコン層を堆積し、選択的に堆積した前記ポリシリ
コン層に酸化を促進するためのイオンを注入し、さら
に,該ポリシリコン層の形状をエッチングにより変形さ
せた後に、酸化処理を行なって、素子分離構造を形成す
るので、素子分離構造形成時の横方向酸化量をより小さ
なものに抑えつつ、素子分離に必要な厚さの素子分離構
造を平担性良く形成することができて、素子の微細分離
に適している。
【0007】また、請求項3記載の発明は、選択的に堆
積したポリシリコンへの酸素イオン注入工程と、該ポリ
シリコン層のエッチング工程とを1まいのマスクで行な
う。これにより、工程数の増加を抑え、より簡単な工程
で、素子の微細分離構造を良好に得ることができる。
積したポリシリコンへの酸素イオン注入工程と、該ポリ
シリコン層のエッチング工程とを1まいのマスクで行な
う。これにより、工程数の増加を抑え、より簡単な工程
で、素子の微細分離構造を良好に得ることができる。
【0008】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1乃至図3は本発明の素子分離方法の一実施
例を示す図である。なお、以下では、nチャネルMOS
トランジスタ間の素子分離を行なう場合を例にとって説
明する。図1乃至図3の例では、先ず、Si基板1上に
パッド酸化膜2を熱酸化膜法により10nm程度の厚さ
に形成する。なお、ここで、Si基板1としては、nチ
ャネルMOSトランジスタを形成する場合には、p型基
板が用いられる。次に、CVD法によりパッドポリシリ
コン膜3を10nm程度の厚さに形成し、次いで、CV
D法によりマスク窒化膜4を100nm程度の厚さに形
成する(図1(a))。
明する。図1乃至図3は本発明の素子分離方法の一実施
例を示す図である。なお、以下では、nチャネルMOS
トランジスタ間の素子分離を行なう場合を例にとって説
明する。図1乃至図3の例では、先ず、Si基板1上に
パッド酸化膜2を熱酸化膜法により10nm程度の厚さ
に形成する。なお、ここで、Si基板1としては、nチ
ャネルMOSトランジスタを形成する場合には、p型基
板が用いられる。次に、CVD法によりパッドポリシリ
コン膜3を10nm程度の厚さに形成し、次いで、CV
D法によりマスク窒化膜4を100nm程度の厚さに形
成する(図1(a))。
【0009】しかる後、リソグラフィーによってフォト
レジストをパターニングし、これをマスクとしてドライ
エッチングにより窒化膜4をパターニングして、開口部
15を形成する(図1(b))。ここで、エッチングガスと
してはCF4+H2やCHF3などを用いることができ、
また、ドライエッチング法の選択性により、エッチング
がパッドポリシリコン膜3に達した時点で、エッチング
を停止することができる。
レジストをパターニングし、これをマスクとしてドライ
エッチングにより窒化膜4をパターニングして、開口部
15を形成する(図1(b))。ここで、エッチングガスと
してはCF4+H2やCHF3などを用いることができ、
また、ドライエッチング法の選択性により、エッチング
がパッドポリシリコン膜3に達した時点で、エッチング
を停止することができる。
【0010】次に、チャネルストッパ用のボロンをマス
クレスイオン注入し、これに続いて、低温ECRプラズ
マCVD法により、パッドポリシリコン膜3のうちマス
ク窒化膜4の開口部15に露出している部分にのみ選択
的にポリシリコン膜5を100nm程度の厚さに堆積す
る(図1(c))。
クレスイオン注入し、これに続いて、低温ECRプラズ
マCVD法により、パッドポリシリコン膜3のうちマス
ク窒化膜4の開口部15に露出している部分にのみ選択
的にポリシリコン膜5を100nm程度の厚さに堆積す
る(図1(c))。
【0011】次に、フォトレジスト6をパターニング
し、パターニングされたフォトレジスト6をマスクとし
て、ポリシリコン膜5の中央部に酸化を促進するための
イオンとして酸素イオン7をイオン注入する。これによ
り、ポリシリコン膜5の中央部に、酸素イオンが注入さ
れたポリシリコン膜8を形成する(図2(d))。
し、パターニングされたフォトレジスト6をマスクとし
て、ポリシリコン膜5の中央部に酸化を促進するための
イオンとして酸素イオン7をイオン注入する。これによ
り、ポリシリコン膜5の中央部に、酸素イオンが注入さ
れたポリシリコン膜8を形成する(図2(d))。
【0012】しかる後、同じフォトレジスト6のマスク
を用いて、等方性エッチングを行ない、ポリシリコン膜
5および8を、中央で最も膜厚が薄く、マスク窒化膜4
側の端部に向かう程膜厚が厚くなるように加工する(図
2(e))。
を用いて、等方性エッチングを行ない、ポリシリコン膜
5および8を、中央で最も膜厚が薄く、マスク窒化膜4
側の端部に向かう程膜厚が厚くなるように加工する(図
2(e))。
【0013】次いで、フォトレジスト6を除去し、98
0℃程度の温度でウエット熱酸化してフィールド酸化膜
9を形成する。なお、この酸化は、中央での酸化膜厚d
が500nmとなるような酸化条件を選んでなされる
(図2(f))。
0℃程度の温度でウエット熱酸化してフィールド酸化膜
9を形成する。なお、この酸化は、中央での酸化膜厚d
が500nmとなるような酸化条件を選んでなされる
(図2(f))。
【0014】この時、パッドポリシリコン膜3の膜厚は
10nm程度と薄いが、図1(b),(c),図2(d)の工
程において、マスク窒化膜4の開口部15に選択的に1
00nm程度の厚さにポリシリコン膜5,8が堆積さ
れ、開口部15のところでは、ポリシリコン膜は十分な
厚さとなっているので、素子分離に必要なフィールド酸
化膜の膜厚を十分に確保できる。
10nm程度と薄いが、図1(b),(c),図2(d)の工
程において、マスク窒化膜4の開口部15に選択的に1
00nm程度の厚さにポリシリコン膜5,8が堆積さ
れ、開口部15のところでは、ポリシリコン膜は十分な
厚さとなっているので、素子分離に必要なフィールド酸
化膜の膜厚を十分に確保できる。
【0015】また、ポリシリコン膜5の中央部のポリシ
リコン膜8には酸化を促進するための酸素イオンが注入
されているので、端部のポリシリコン膜5は、中央部の
ポリシリコン膜8よりも酸化速度が相対的に遅く、これ
により横方向の酸化の進行を抑えることができる。
リコン膜8には酸化を促進するための酸素イオンが注入
されているので、端部のポリシリコン膜5は、中央部の
ポリシリコン膜8よりも酸化速度が相対的に遅く、これ
により横方向の酸化の進行を抑えることができる。
【0016】また、ポリシリコン膜5および8は、図2
(e)のように中央に向かうに従って薄くなるようにエッ
チングされているので、これにより、フィールド酸化膜
9の形成時にフィールド酸化膜9の平担化を図ることが
できる。
(e)のように中央に向かうに従って薄くなるようにエッ
チングされているので、これにより、フィールド酸化膜
9の形成時にフィールド酸化膜9の平担化を図ることが
できる。
【0017】このようにして、フィールド酸化膜9を形
成した後、マスク窒化膜4にかかるフィールド酸化膜9
をエッチングし、さらに、マスク窒化膜4をウエットエ
ッチングによって全面除去し、さらに異方性プラズマエ
ッチング法によってパッドポリシリコン膜3をエッチン
グする(図3(g))。この際、未酸化のパッドポリシリコ
ン膜3の端部がシャドウイング効果によって、エッチン
グされずに残る。また、マスク窒化膜4のエッジ形状に
より、フィールド酸化膜9にはオーバーハング部10が
形成される。
成した後、マスク窒化膜4にかかるフィールド酸化膜9
をエッチングし、さらに、マスク窒化膜4をウエットエ
ッチングによって全面除去し、さらに異方性プラズマエ
ッチング法によってパッドポリシリコン膜3をエッチン
グする(図3(g))。この際、未酸化のパッドポリシリコ
ン膜3の端部がシャドウイング効果によって、エッチン
グされずに残る。また、マスク窒化膜4のエッジ形状に
より、フィールド酸化膜9にはオーバーハング部10が
形成される。
【0018】この対処のため、ポリシリコン膜を100
nm程度の厚さに全面成長し、異方性プラズマエッチン
グ法によりエッチバックし、オーバーハング部10にポ
リシリコン膜11を残す(図3(h))。しかる後、残され
ているパッドポリシリコン膜3,およびポリシリコン膜
11をウエット酸化法により酸化してSiO2に変え、
本発明の微細素子分離構造を得ることができる(図3
(i))。
nm程度の厚さに全面成長し、異方性プラズマエッチン
グ法によりエッチバックし、オーバーハング部10にポ
リシリコン膜11を残す(図3(h))。しかる後、残され
ているパッドポリシリコン膜3,およびポリシリコン膜
11をウエット酸化法により酸化してSiO2に変え、
本発明の微細素子分離構造を得ることができる(図3
(i))。
【0019】このように本実施例によれば、マスク窒化
膜開口部にポリシリコン層5を堆積し、その中央部に酸
素イオンを注入し、ポリシリコン膜5の端部の酸化速度
を中央部よりも相対的に遅くすることにより、横方向の
酸化の進行を抑えることができる。また、ポリシリコン
の中央部が端部に比べて薄くなるようにエッチングされ
ていることにより、フィールド酸化膜形成時においてフ
ィールド酸化膜の平担化を図ることができる。
膜開口部にポリシリコン層5を堆積し、その中央部に酸
素イオンを注入し、ポリシリコン膜5の端部の酸化速度
を中央部よりも相対的に遅くすることにより、横方向の
酸化の進行を抑えることができる。また、ポリシリコン
の中央部が端部に比べて薄くなるようにエッチングされ
ていることにより、フィールド酸化膜形成時においてフ
ィールド酸化膜の平担化を図ることができる。
【0020】なお、上述の実施例では、nチャネルMO
Sトランジスタ間の素子分離を行なう場合について述べ
たが、pチャネルMOSトランジスタ間の素子分離を行
なう場合にも本発明を同様に適用できる。但し、このと
きには、n形Si基板を用いる。またウェル構造を用い
ても良く、またMOSに限らずバイポーラ,バイMOS
等にも本発明を適用することができる。
Sトランジスタ間の素子分離を行なう場合について述べ
たが、pチャネルMOSトランジスタ間の素子分離を行
なう場合にも本発明を同様に適用できる。但し、このと
きには、n形Si基板を用いる。またウェル構造を用い
ても良く、またMOSに限らずバイポーラ,バイMOS
等にも本発明を適用することができる。
【0021】
【発明の効果】以上に説明したように、本発明によれ
ば、パッドポリシリコン膜の素子分離構造が形成される
べき部分に、さらに、選択的にポリシリコン層を堆積
し、選択的に堆積した前記ポリシリコン層に酸化を促進
するためのイオンを注入し、さらに,該ポリシリコン層
の形状をエッチングにより変形させた後に、酸化処理を
行なって、素子分離構造を形成するので、素子分離構造
形成時の横方向酸化量をより小さなものに抑えつつ、素
子分離に必要な厚さの素子分離構造を平担性良く形成す
ることができて、素子の微細分離に適した素子分離方法
を提供することができる。
ば、パッドポリシリコン膜の素子分離構造が形成される
べき部分に、さらに、選択的にポリシリコン層を堆積
し、選択的に堆積した前記ポリシリコン層に酸化を促進
するためのイオンを注入し、さらに,該ポリシリコン層
の形状をエッチングにより変形させた後に、酸化処理を
行なって、素子分離構造を形成するので、素子分離構造
形成時の横方向酸化量をより小さなものに抑えつつ、素
子分離に必要な厚さの素子分離構造を平担性良く形成す
ることができて、素子の微細分離に適した素子分離方法
を提供することができる。
【0022】また、請求項3記載の発明によれば、選択
的に堆積したポリシリコンへの酸素イオン注入工程と、
該ポリシリコン層のエッチング工程とを1枚のマスクで
行なうことにより、工程数の増加を抑え、より簡単な工
程で、素子の微細分離構造を良好に得ることができる。
的に堆積したポリシリコンへの酸素イオン注入工程と、
該ポリシリコン層のエッチング工程とを1枚のマスクで
行なうことにより、工程数の増加を抑え、より簡単な工
程で、素子の微細分離構造を良好に得ることができる。
【図1】本発明の素子分離方法の一実施例を示す図であ
る。
る。
【図2】本発明の素子分離方法の一実施例を示す図であ
る。
る。
【図3】本発明の素子分離方法の一実施例を示す図であ
る。
る。
【図4】従来の素子分離方法を説明するための図であ
る。
る。
【図5】従来の素子分離方法を説明するための図であ
る。
る。
1 Si基板 2 パッド酸化膜 3 パッドポリシリコン膜 4 マスク窒化膜 5 ポリシリコン層 6 フォトレジスト 7 酸素イオン 8 酸素イオンが注入されたポリシリコ
ン層 9 フィールド酸化膜
ン層 9 フィールド酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/76 H01L 21/76 M
Claims (4)
- 【請求項1】 パッドポリシリコン膜の素子分離構造が
形成されるべき部分に、さらに、選択的にポリシリコン
層を堆積し、選択的に堆積した前記ポリシリコン層に酸
化を促進するためのイオンを注入し、さらに,該ポリシ
リコン層の形状をエッチングにより変形させた後に、酸
化処理を行なって、素子分離構造を形成することを特徴
とする素子分離方法。 - 【請求項2】 請求項1記載の素子分離方法において、
酸化を促進するための前記イオンは、酸素イオンである
ことを特徴とする素子分離方法。 - 【請求項3】 請求項1記載の素子分離方法において、
選択的に堆積した前記ポリシリコン層に酸化を促進する
イオンを注入する工程と、前記ポリシリコン層の形状を
エッチングにより変形させる工程とを1枚のマスクで行
なうことを特徴とする素子分離方法。 - 【請求項4】 請求項1記載の素子分離方法において、
前記ポリシリコン層は、中央部で薄く、端部で厚くなる
ように、エッチングされることを特徴とする素子分離方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34235993A JPH07169760A (ja) | 1993-12-14 | 1993-12-14 | 素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34235993A JPH07169760A (ja) | 1993-12-14 | 1993-12-14 | 素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169760A true JPH07169760A (ja) | 1995-07-04 |
Family
ID=18353119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34235993A Pending JPH07169760A (ja) | 1993-12-14 | 1993-12-14 | 素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
-
1993
- 1993-12-14 JP JP34235993A patent/JPH07169760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| JPH10303290A (ja) | 半導体装置の素子分離方法 | |
| CN110517957B (zh) | 一种场氧化层及其形成方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JP2759872B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| JPH05267331A (ja) | Mos型半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JPH07169760A (ja) | 素子分離方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| JP3060948B2 (ja) | 半導体装置の製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH05160256A (ja) | 半導体装置の製造方法 | |
| JPH05243215A (ja) | 改良型ポリ−バッファ型locos構成体製造方法 | |
| KR100817712B1 (ko) | 고전압 모스 소자의 제조 방법 | |
| JP3373839B2 (ja) | 半導体装置 | |
| JPH0536676A (ja) | 半導体装置の製造方法 | |
| JPS616840A (ja) | 半導体装置の製造方法 | |
| JPH11102960A (ja) | 半導体装置の製造方法 |