JPH07169945A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH07169945A JPH07169945A JP31620393A JP31620393A JPH07169945A JP H07169945 A JPH07169945 A JP H07169945A JP 31620393 A JP31620393 A JP 31620393A JP 31620393 A JP31620393 A JP 31620393A JP H07169945 A JPH07169945 A JP H07169945A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- semiconductor
- electron affinity
- affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000009825 accumulation Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 36
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 11
- 125000005842 heteroatom Chemical group 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＦＥＴのキンク現象を抑制する。
【構成】 半絶縁性ＧａＡｓ基板１１上に、アンドープ
Ａｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 ヘテロバッ
ファ層１３とアンドープＧａＡｓ電子走行層１４とアン
ドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 正孔障壁層１５とｎ
型Ａｌ0 . 3 Ｇａ0 . 7 Ａｓ電子供給層１６とｎ型Ｇａ
Ａｓコンタクト層を形成する。正孔障壁層１５により、
電子走行層１４から電子供給層１６への正孔の流入を防
ぐことができ、キンクを抑制できる。
Ａｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 ヘテロバッ
ファ層１３とアンドープＧａＡｓ電子走行層１４とアン
ドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 正孔障壁層１５とｎ
型Ａｌ0 . 3 Ｇａ0 . 7 Ａｓ電子供給層１６とｎ型Ｇａ
Ａｓコンタクト層を形成する。正孔障壁層１５により、
電子走行層１４から電子供給層１６への正孔の流入を防
ぐことができ、キンクを抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の構造に関する。
の構造に関する。
【０００２】
【従来の技術】ヘテロ接合電界効果トランジスタ（以
降、ＨＪＦＥＴと記載する）はヘテロ接合界面に蓄積し
た２次元電子ガスを利用した電界効果型トランジスタで
あり、優れた高速性と低雑音性とを有しており、超低雑
音高周波用増幅素子として実用化されている。また、最
近ではＨＪＦＥＴを用いた高出力ＦＥＴや集積回路等の
研究開発が盛んに行なわれいる。
降、ＨＪＦＥＴと記載する）はヘテロ接合界面に蓄積し
た２次元電子ガスを利用した電界効果型トランジスタで
あり、優れた高速性と低雑音性とを有しており、超低雑
音高周波用増幅素子として実用化されている。また、最
近ではＨＪＦＥＴを用いた高出力ＦＥＴや集積回路等の
研究開発が盛んに行なわれいる。
【０００３】ＨＪＦＥＴはアンドープの高純度ＧａＡｓ
層（電子走行層）の上に、ドナー不純物がドープされた
ＡｌＧａＡｓ層（電子供給層）がエピタキシャル成長さ
れた構成とされているのが代表的である。このような構
成では、ＡｌＧａＡｓ層中のドナーから供給された自由
電子は、該ＡｌＧａＡｓの電子親和力よりも大きい電子
親和力を有するアンドープのＧａＡｓ層に移動する。そ
のため、ＡｌＧａＡｓ層とＧａＡｓ層とによって形成さ
れるヘテロ接合面のＧａＡｓ層側に２次元電子の蓄積層
が形成される。この２次元電子蓄積層はアンドープ層内
に形成されているので、その中を走行する電子はドナー
不純物による散乱を受けることがなく、高い移動度を有
している。
層（電子走行層）の上に、ドナー不純物がドープされた
ＡｌＧａＡｓ層（電子供給層）がエピタキシャル成長さ
れた構成とされているのが代表的である。このような構
成では、ＡｌＧａＡｓ層中のドナーから供給された自由
電子は、該ＡｌＧａＡｓの電子親和力よりも大きい電子
親和力を有するアンドープのＧａＡｓ層に移動する。そ
のため、ＡｌＧａＡｓ層とＧａＡｓ層とによって形成さ
れるヘテロ接合面のＧａＡｓ層側に２次元電子の蓄積層
が形成される。この２次元電子蓄積層はアンドープ層内
に形成されているので、その中を走行する電子はドナー
不純物による散乱を受けることがなく、高い移動度を有
している。
【０００４】ＨＪＦＥＴは、上述の２次元電子蓄積層を
ＦＥＴのチャネルとして用いるものである。通常は、Ａ
ｌＧａＡｓ電子供給層の上にショットキー接合されたゲ
ート電極に印加される電圧により、ゲート電極下方の２
次元電子の蓄積状態を変調し、ソース電極とドレイン電
極との間に流れる電流が制御される。ここで，ソース・
ドレイン間に電界がかかると、走行する２次元電子が深
さ方向に広がり、バッファ層へ電子の流出が起こってし
まう。そこで、該電子走行層の下に該電子走行層を形成
しているＧａＡｓよりも電子親和力が小さいＡｌＧａＡ
ｓより成るヘテロバッファ層を挿入することによりバッ
ファ層への電子の流出を防いでいる。
ＦＥＴのチャネルとして用いるものである。通常は、Ａ
ｌＧａＡｓ電子供給層の上にショットキー接合されたゲ
ート電極に印加される電圧により、ゲート電極下方の２
次元電子の蓄積状態を変調し、ソース電極とドレイン電
極との間に流れる電流が制御される。ここで，ソース・
ドレイン間に電界がかかると、走行する２次元電子が深
さ方向に広がり、バッファ層へ電子の流出が起こってし
まう。そこで、該電子走行層の下に該電子走行層を形成
しているＧａＡｓよりも電子親和力が小さいＡｌＧａＡ
ｓより成るヘテロバッファ層を挿入することによりバッ
ファ層への電子の流出を防いでいる。
【０００５】図３はＡｌＧａＡｓ／ＧａＡｓヘテロ接合
を用いた従来のＨＪＥＦＴの摸式的構造図である。図に
おいて，半絶縁性のＧａＡｓ基板３１上に、アンドープ
ＧａＡｓバッファ層３２、アンドープＡｌＧａＡｓヘテ
ロバッファ層３３、アンドープＧａＡｓ電子走行層３
４、ドナー不純物ドープＡｌＧａＡｓ電子供給層３５、
ドナー不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層３６が、エピタキシャル成長法により、順次積層
されている。そして、該電子供給層３５の中央部表面上
にゲート電極３７が形成され、該キャップ層３６上にソ
ース及びドレイン電極３８、３９がそれぞれ設けられて
いる。
を用いた従来のＨＪＥＦＴの摸式的構造図である。図に
おいて，半絶縁性のＧａＡｓ基板３１上に、アンドープ
ＧａＡｓバッファ層３２、アンドープＡｌＧａＡｓヘテ
ロバッファ層３３、アンドープＧａＡｓ電子走行層３
４、ドナー不純物ドープＡｌＧａＡｓ電子供給層３５、
ドナー不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層３６が、エピタキシャル成長法により、順次積層
されている。そして、該電子供給層３５の中央部表面上
にゲート電極３７が形成され、該キャップ層３６上にソ
ース及びドレイン電極３８、３９がそれぞれ設けられて
いる。
【０００６】
【発明が解決しようとする課題】図４は、図３に示すＨ
ＪＦＥＴ構造図におけるエネルギーバンド図である。電
子走行層３４では高電圧を印加すると衝突イオン化が発
生する。ここで、衝突イオン化により生成された正孔の
一部が電子供給層内の正孔トラップへ捕獲されると、電
子供給層内の正味電荷濃度が増加するためにドレイン電
流が増加する。すなわち、電子走行層から電子供給層へ
流入された正孔がキンク発生の原因の一つであることが
最近判明した。
ＪＦＥＴ構造図におけるエネルギーバンド図である。電
子走行層３４では高電圧を印加すると衝突イオン化が発
生する。ここで、衝突イオン化により生成された正孔の
一部が電子供給層内の正孔トラップへ捕獲されると、電
子供給層内の正味電荷濃度が増加するためにドレイン電
流が増加する。すなわち、電子走行層から電子供給層へ
流入された正孔がキンク発生の原因の一つであることが
最近判明した。
【０００７】また、アンドープＧａＡｓ電子走行層３４
とアンドープＡｌＧａＡｓヘテロバッファ層３３とのヘ
テロ接合界面において電子親和力および電子親和力とバ
ンドギャップの和においてエネルギー差が存在する。こ
のようなヘテロバッファ層によるエネルギー障壁のため
に、２次元電子がバッファ層に流入することを防いでい
るが、同時に、電子親和力とエネルギーギャップの和が
電子走行層よりもヘテロバッファ層の方が大きくなり、
正孔に対するエネルギー障壁ができ、正孔もチャネル層
に蓄積される。これもまた従来より、高ドレイン電圧領
域において問題となるキンク（ｋｉｎｋ）といわれる電
流異常の原因の１つといわれている（エィチ・アイ・フ
ジシロ等・ジャパニーズ・ジャーナル・オブ・アプライ
ド・フィジックス・アイ、第２７巻、第１９号、エル１
７４２頁、１９８８年参照：Ｈ．Ｉ．Ｆｕｊｉｓｈｉｒ
ｏ．ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，ｖｏｌ．２７，Ｎｏ．９，１９８８，ｐ．Ｌ１７
４２）。
とアンドープＡｌＧａＡｓヘテロバッファ層３３とのヘ
テロ接合界面において電子親和力および電子親和力とバ
ンドギャップの和においてエネルギー差が存在する。こ
のようなヘテロバッファ層によるエネルギー障壁のため
に、２次元電子がバッファ層に流入することを防いでい
るが、同時に、電子親和力とエネルギーギャップの和が
電子走行層よりもヘテロバッファ層の方が大きくなり、
正孔に対するエネルギー障壁ができ、正孔もチャネル層
に蓄積される。これもまた従来より、高ドレイン電圧領
域において問題となるキンク（ｋｉｎｋ）といわれる電
流異常の原因の１つといわれている（エィチ・アイ・フ
ジシロ等・ジャパニーズ・ジャーナル・オブ・アプライ
ド・フィジックス・アイ、第２７巻、第１９号、エル１
７４２頁、１９８８年参照：Ｈ．Ｉ．Ｆｕｊｉｓｈｉｒ
ｏ．ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，ｖｏｌ．２７，Ｎｏ．９，１９８８，ｐ．Ｌ１７
４２）。
【０００８】更に、ＡｌＧａＡｓ／ＧａＡｓ２次元電子
ガスＦＥＴにおいて、キンクを抑制するために、ｉ−Ａ
ｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 ヘテロバッフ
ァ層を用いた例が特開平４−１７７８４１号公報にあ
る。
ガスＦＥＴにおいて、キンクを抑制するために、ｉ−Ａ
ｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 ヘテロバッフ
ァ層を用いた例が特開平４−１７７８４１号公報にあ
る。
【０００９】本発明は、上記問題点を解決した電界効果
トランジスタを提供することを目的とする。
トランジスタを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明における電界効果
トランジスタは、上記目的を達成するために、半導体基
板と、該半導体基板上に形成された第一の半導体からな
るヘテロバッファ層と、該ヘテロバッファ層に隣接する
第二の半導体からなる電子走行層と、該電子走行層に隣
接する第三の半導体からなる正孔障壁層と、該正孔障壁
層に隣接する第四の半導体からなる電子供給層、から構
成されることを特徴とする。
トランジスタは、上記目的を達成するために、半導体基
板と、該半導体基板上に形成された第一の半導体からな
るヘテロバッファ層と、該ヘテロバッファ層に隣接する
第二の半導体からなる電子走行層と、該電子走行層に隣
接する第三の半導体からなる正孔障壁層と、該正孔障壁
層に隣接する第四の半導体からなる電子供給層、から構
成されることを特徴とする。
【００１１】この電界効果トランジスタを構成する各層
の特徴を以下に示す。
の特徴を以下に示す。
【００１２】（１）該正孔障壁層を構成する第三の半導
体が、第四の半導体がもつ電子親和力（ｘ4 ）とバンド
ギャップ（Ｅｇ4 ）の和（ｘ4 ＋Ｅｇ4 ）よりも大きい
電子親和力（ｘ3 ）とバンドギャップ（Ｅｇ3 ）の和
（ｘ3 ＋Ｅｇ3 ）をもち、且つ、第三の半導体の電子親
和力（ｘ3 ）と第四の半導体の電子親和力（ｘ4 ）の差
（ｘ3 −ｘ4 ）は電子の持つ熱エネルギー（３ｋＴ／
２）に比べて十分に小さい。ｋはボルツマン定数、Ｔは
絶対温度であり、（３ｋＴ／２）は電子のもつ熱エネル
ギーである。
体が、第四の半導体がもつ電子親和力（ｘ4 ）とバンド
ギャップ（Ｅｇ4 ）の和（ｘ4 ＋Ｅｇ4 ）よりも大きい
電子親和力（ｘ3 ）とバンドギャップ（Ｅｇ3 ）の和
（ｘ3 ＋Ｅｇ3 ）をもち、且つ、第三の半導体の電子親
和力（ｘ3 ）と第四の半導体の電子親和力（ｘ4 ）の差
（ｘ3 −ｘ4 ）は電子の持つ熱エネルギー（３ｋＴ／
２）に比べて十分に小さい。ｋはボルツマン定数、Ｔは
絶対温度であり、（３ｋＴ／２）は電子のもつ熱エネル
ギーである。
【００１３】（２）該ヘテロバッファ層を構成する第一
の半導体が、隣接する第二の半導体の電子親和力
（ｘ2 ）よりも小さい電子親和力（ｘ1 ）をもち、且
つ、第二の半導体の電子親和力（ｘ2 ）とバンドギャッ
プ（Ｅｇ2 ）の和（ｘ2 ＋Ｅｇ2 ）と、第一の半導体の
電子親和力（ｘ1 ）とバンドギャップ（Ｅｇ1 ）の和
（ｘ1 ＋Ｅｇ1 ））の差（ｘ2 ＋Ｅｇ2 −ｘ1 −Ｅ
ｇ1 ））が電子の持つ熱エネルギー（３ｋＴ／２）に比
べて十分に小さい。
の半導体が、隣接する第二の半導体の電子親和力
（ｘ2 ）よりも小さい電子親和力（ｘ1 ）をもち、且
つ、第二の半導体の電子親和力（ｘ2 ）とバンドギャッ
プ（Ｅｇ2 ）の和（ｘ2 ＋Ｅｇ2 ）と、第一の半導体の
電子親和力（ｘ1 ）とバンドギャップ（Ｅｇ1 ）の和
（ｘ1 ＋Ｅｇ1 ））の差（ｘ2 ＋Ｅｇ2 −ｘ1 −Ｅ
ｇ1 ））が電子の持つ熱エネルギー（３ｋＴ／２）に比
べて十分に小さい。
【００１４】（３）該電子供給層を構成する第四の半導
体が、ｎ型不純物を含み、且つ、該電子走行層を構成す
る第二の半導体の電子親和力（ｘ2 ）より小さい電子親
和力（ｘ4 ）を有する。
体が、ｎ型不純物を含み、且つ、該電子走行層を構成す
る第二の半導体の電子親和力（ｘ2 ）より小さい電子親
和力（ｘ4 ）を有する。
【００１５】
【作用】本発明の作用をＧａＡｓ系の電界効果トランジ
スタを用いて説明する。
スタを用いて説明する。
【００１６】ＦＥＴの電子供給層と電子走行層の間に挟
まれた正孔障壁層としてＧａＡｓxＰ1 - X を用いて、
その組成比を適当な値に選ぶことにより、正孔障壁層と
電子供給層の電子親和力の差は電子の有する熱エネルギ
ーに比べて小さいが、正孔障壁層の電子親和力とエネル
ギーギャップの和は電子供給層よりも大きくすることが
できるため、電子走行層から電子供給層へ正孔が流入し
て正孔トラップへ捕獲されることを防ぐことができる。
同時に、ヘテロバッファ層としてＡｌy Ｇａ1 - y Ａｓ
z ｓｂ1 - z を用い、その組成比を適当な値に選ぶこと
により、隣接する電子走行層の電子親和力に比べ小さい
電子親和力を持ち２次元電子がバッファ層に広がること
を防ぎ、一方、電子親和力とバンドギャップの和におい
ては電子走行層とヘテロバッファ層とのエネルギー差を
電子の持つ熱エネルギーに比べて小さくすることができ
るため正孔が電子走行層に蓄積すること防ぐことができ
る。
まれた正孔障壁層としてＧａＡｓxＰ1 - X を用いて、
その組成比を適当な値に選ぶことにより、正孔障壁層と
電子供給層の電子親和力の差は電子の有する熱エネルギ
ーに比べて小さいが、正孔障壁層の電子親和力とエネル
ギーギャップの和は電子供給層よりも大きくすることが
できるため、電子走行層から電子供給層へ正孔が流入し
て正孔トラップへ捕獲されることを防ぐことができる。
同時に、ヘテロバッファ層としてＡｌy Ｇａ1 - y Ａｓ
z ｓｂ1 - z を用い、その組成比を適当な値に選ぶこと
により、隣接する電子走行層の電子親和力に比べ小さい
電子親和力を持ち２次元電子がバッファ層に広がること
を防ぎ、一方、電子親和力とバンドギャップの和におい
ては電子走行層とヘテロバッファ層とのエネルギー差を
電子の持つ熱エネルギーに比べて小さくすることができ
るため正孔が電子走行層に蓄積すること防ぐことができ
る。
【００１７】
【実施例】以下本発明の実施例を図面を用いて説明す
る。ここでは一例としてＡｌＧａＡｓ／ＧａＡｓ系のＨ
ＪＦＥＴについての実施例を説明するが、この材料に限
るものではなく、電子走行層や、電子供給層を形成する
材料のエネルギーギャップを知ることにより、電子供給
層と正孔障壁層において、電子親和力とエネルギーギャ
ップの和にのみ電子供給層とエネルギー差を有し、電子
親和力のエネルギー差は電子のもつ熱エネルギー差と比
べて小さくなるように正孔障壁層とするバルク半導体を
選択することができるものであり、同時に電子走行層と
ヘテロバッファ層において、電子親和力にのみエネルギ
ー差を持ち、電子親和力とバンドギャップの和とのエネ
ルギー差は電子の持つ熱エネルギー差と比べて小さくな
るように、ヘテロバッファ層とするバルク半導体を選択
することができるものである。
る。ここでは一例としてＡｌＧａＡｓ／ＧａＡｓ系のＨ
ＪＦＥＴについての実施例を説明するが、この材料に限
るものではなく、電子走行層や、電子供給層を形成する
材料のエネルギーギャップを知ることにより、電子供給
層と正孔障壁層において、電子親和力とエネルギーギャ
ップの和にのみ電子供給層とエネルギー差を有し、電子
親和力のエネルギー差は電子のもつ熱エネルギー差と比
べて小さくなるように正孔障壁層とするバルク半導体を
選択することができるものであり、同時に電子走行層と
ヘテロバッファ層において、電子親和力にのみエネルギ
ー差を持ち、電子親和力とバンドギャップの和とのエネ
ルギー差は電子の持つ熱エネルギー差と比べて小さくな
るように、ヘテロバッファ層とするバルク半導体を選択
することができるものである。
【００１８】図１に本発明の実施例の素子断面図を表
し、図２にそのエネルギバンド図を表している。
し、図２にそのエネルギバンド図を表している。
【００１９】図１に示すように、半絶縁性ＧａＡｓ基板
１１上に次の各層がエピタキシャル成長により形成され
ている。 １２：アンドープＧａＡｓバッファ層 １３：アンドープＡｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ
0 . 2 ヘテロバッファ層（厚さ１０００Ａ（オングスト
ローム）程度） １４：アンドープＧａＡｓ電子走行層 １５：アンドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 正孔障壁
層（厚さ数十Ａ〜１００Ａ程度） １６：ｎ+ −Ａｌ0 . 3 Ｇａ0 . 7 Ａｓ電子供給層 １７：ｎ+ −ＧａＡｓコンタクト層 ここで、ｎ+ −ＧａＡｓ層１７はオーミック・コンタク
トを良好になすための層である。
１１上に次の各層がエピタキシャル成長により形成され
ている。 １２：アンドープＧａＡｓバッファ層 １３：アンドープＡｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ
0 . 2 ヘテロバッファ層（厚さ１０００Ａ（オングスト
ローム）程度） １４：アンドープＧａＡｓ電子走行層 １５：アンドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 正孔障壁
層（厚さ数十Ａ〜１００Ａ程度） １６：ｎ+ −Ａｌ0 . 3 Ｇａ0 . 7 Ａｓ電子供給層 １７：ｎ+ −ＧａＡｓコンタクト層 ここで、ｎ+ −ＧａＡｓ層１７はオーミック・コンタク
トを良好になすための層である。
【００２０】次に、成長基板表面にオーミック・コンタ
クト用金属からなるソース及びドレイン電極１８、１９
がリフトオフ法等により形成され、加熱などを施す合金
法により、２次元電子ガスが形成されるアンドープＧａ
Ａｓ層１４に接触されている。
クト用金属からなるソース及びドレイン電極１８、１９
がリフトオフ法等により形成され、加熱などを施す合金
法により、２次元電子ガスが形成されるアンドープＧａ
Ａｓ層１４に接触されている。
【００２１】次に、ソース及びドレイン電極１８及び１
９間のｎ+ −ＧａＡｓ層１７が部分的にエッチング除去
され、その部分にショットキ接合用金属からなるゲート
電極１１０が形成されている。
９間のｎ+ −ＧａＡｓ層１７が部分的にエッチング除去
され、その部分にショットキ接合用金属からなるゲート
電極１１０が形成されている。
【００２２】ヘテロバッファ層１３は、例えば電子走行
層をＧａＡｓとしたときアンドープのＡｌ0 . 8 Ｇａ
0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 の混晶を用いることによ
り、また１５の正孔障壁層は、例えば電子供給層をＡｌ
0 . 3 Ｇａ0 . 7 ＡｓとしたときアンドープのＧａＡｓ
0 . 4 3 Ｐ0 . 5 7 の混晶を用いることにより、図２の
ようなエネルギバンド図が得られる。
層をＧａＡｓとしたときアンドープのＡｌ0 . 8 Ｇａ
0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 の混晶を用いることによ
り、また１５の正孔障壁層は、例えば電子供給層をＡｌ
0 . 3 Ｇａ0 . 7 ＡｓとしたときアンドープのＧａＡｓ
0 . 4 3 Ｐ0 . 5 7 の混晶を用いることにより、図２の
ようなエネルギバンド図が得られる。
【００２３】正孔障壁層として上記のような組性比を選
ぶことによって、Ａｌ0 . 3 Ｇａ0. 7 Ａｓ層１６とＧ
ａＡｓ0 . 4 3 Ｐ0 . 5 7 層１５とヘテロ接合界面での
電子親和力の差はないが、電子親和力とエネルギーギャ
ップの和には約０．２ｅＶの差を有し、電子走行層から
電子供給層へ正孔が流入する際に約０．３ｅＶの障壁が
形成されることになるため、電子走行層から電子供給層
へ正孔が流入することを防ぐことができる。
ぶことによって、Ａｌ0 . 3 Ｇａ0. 7 Ａｓ層１６とＧ
ａＡｓ0 . 4 3 Ｐ0 . 5 7 層１５とヘテロ接合界面での
電子親和力の差はないが、電子親和力とエネルギーギャ
ップの和には約０．２ｅＶの差を有し、電子走行層から
電子供給層へ正孔が流入する際に約０．３ｅＶの障壁が
形成されることになるため、電子走行層から電子供給層
へ正孔が流入することを防ぐことができる。
【００２４】また、同時にヘテロバッファ層に上記のよ
うな組成比を選ぶことによって、ＧａＡｓ層１４とＡｌ
0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 層１３とのヘテ
ロ接合界面での電子親和力の差は約０．４ｅＶあるにも
かかわらず、電子親和力とバンドギャップの和にはエネ
ルギー差がなくなり、正孔が電子走行層に蓄積すること
を防ぐことができる。これにより２重にキンクの抑制が
可能となる。
うな組成比を選ぶことによって、ＧａＡｓ層１４とＡｌ
0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ0 . 2 層１３とのヘテ
ロ接合界面での電子親和力の差は約０．４ｅＶあるにも
かかわらず、電子親和力とバンドギャップの和にはエネ
ルギー差がなくなり、正孔が電子走行層に蓄積すること
を防ぐことができる。これにより２重にキンクの抑制が
可能となる。
【００２５】なお、ＧａＡｓＰ、ＡｌＧａＡｓＳｂの組
成はこれに限らず、電子供給層、電子走行層等の組成に
応じて正孔が電子走行層から電子供給層へ正孔が流入し
ないように、同時に正孔が電子走行層に蓄積しないよう
に選べば良い。また、ヘテロバッファ層や正孔障壁層が
基板と格子不整合な材料の場合、臨界膜厚以下にすれ
ば、良好にヘテロ接合でき問題ない。
成はこれに限らず、電子供給層、電子走行層等の組成に
応じて正孔が電子走行層から電子供給層へ正孔が流入し
ないように、同時に正孔が電子走行層に蓄積しないよう
に選べば良い。また、ヘテロバッファ層や正孔障壁層が
基板と格子不整合な材料の場合、臨界膜厚以下にすれ
ば、良好にヘテロ接合でき問題ない。
【００２６】
【発明の効果】本発明によれば、従来のＨＪＦＥＴの高
ドレイン電圧領域において問題になっていた電流異常現
象（ｋｉｎｋ）を回避することができる。また、製造方
法も従来のヘテロバッファ層の材料に、歪をもった半導
体の薄膜を用いること以外は従来通りであるため比較的
容易であり、且つ電子供給層や電子走行層のバンドギャ
ップにより正孔障壁層やヘテロバッファ層を自由に選択
することができ、広い分野にわたる応用が可能である。
ドレイン電圧領域において問題になっていた電流異常現
象（ｋｉｎｋ）を回避することができる。また、製造方
法も従来のヘテロバッファ層の材料に、歪をもった半導
体の薄膜を用いること以外は従来通りであるため比較的
容易であり、且つ電子供給層や電子走行層のバンドギャ
ップにより正孔障壁層やヘテロバッファ層を自由に選択
することができ、広い分野にわたる応用が可能である。
【図１】本発明のＨＪＦＥＴの実施例を示す素子構造の
断面図。
断面図。
【図２】本発明のＨＪＦＥＴの実施例のエネルギーバン
ド図。
ド図。
【図３】従来のＨＪＦＥＴの素子構造の断面図
【図４】従来のＨＪＦＥＴのエネルギーバンド図であ
る。
る。
１１ ＧａＡｓ基板 １２ アンドープＧａＡｓ層 １３ アンドープＡｌ0 . 8 Ｇａ0 . 2 Ａｓ0 . 8 Ｓｂ
0 . 2 層 １４ アンドープＧａＡｓ層 １５ アンドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 層 １６ ドナー不純物ドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 １７ ドナー不純物ドープ ＧａＡｓ層 １８ ソース電極 １９ ドレイン電極 １１０ ゲート電極 ３１ ＧａＡｓ基板 ３２ アンドープＧａＡｓ層 ３３ アンドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 ３４ アンドープＧａＡｓ層 ３５ ドナー不純物ドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 ３６ ドナー不純物ドープＧａＡｓ層 ３７ ゲート電極 ３８ ソース電極 ３９ ドレイン電極
0 . 2 層 １４ アンドープＧａＡｓ層 １５ アンドープＧａＡｓ0 . 4 3 Ｐ0 . 5 7 層 １６ ドナー不純物ドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 １７ ドナー不純物ドープ ＧａＡｓ層 １８ ソース電極 １９ ドレイン電極 １１０ ゲート電極 ３１ ＧａＡｓ基板 ３２ アンドープＧａＡｓ層 ３３ アンドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 ３４ アンドープＧａＡｓ層 ３５ ドナー不純物ドープＡｌ0 . 3 Ｇａ0 . 7 Ａｓ層 ３６ ドナー不純物ドープＧａＡｓ層 ３７ ゲート電極 ３８ ソース電極 ３９ ドレイン電極
Claims (4)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れた第一の半導体からなるヘテロバッファ層と、該ヘテ
ロバッファ層に隣接する第二の半導体からなる電子走行
層と、該電子走行層に隣接する第三の半導体からなる正
孔障壁層と、該正孔障壁層に隣接する第四の半導体から
なる電子供給層、から構成されることを特徴とする電界
効果トランジスタ。 - 【請求項２】 請求項１記載の前記正孔障壁層を構成す
る第三の半導体が、第四の半導体がもつ電子親和力（ｘ
4 ）とバンドギャップ（Ｅｇ4 ）の和（ｘ4＋Ｅｇ4 ）
よりも大きい電子親和力（ｘ3 ）とバンドギャップ（Ｅ
ｇ3 ）の和（ｘ3 ＋ｅｇ3 ）をもち、且つ、第三の半導
体の電子親和力（ｘ3 ）と第四の半導体の電子親和力
（ｘ4 ）の差（ｘ3 −ｘ4 ）は電子の持つ熱エネルギー
（３ｋＴ／２）（ｋはボルツマン定数、Ｔは絶対温度）
に比べて十分に小さいことを特徴とする請求項１記載の
電界効果トランジスタ。 - 【請求項３】 請求項１記載の前記ヘテロバッファ層を
構成する第一の半導体が、隣接する第二の半導体の電子
親和力（ｘ2 ）よりも小さい電子親和力（ｘ1 ）をも
ち、且つ、第二の半導体の電子親和力（ｘ2 ）とバンド
ギャップ（Ｅｇ2 ）の和（ｘ2 ＋Ｅｇ2 ）と、第一の半
導体の電子親和力（ｘ1 ）とバンドギャップ（Ｅｇ1 ）
の和（ｘ1 ＋Ｅｇ1 ）の差（ｘ2 ＋Ｅｇ2 −ｘ1 −Ｅｇ
1 ）が電子の持つエネルギー（３ｋＴ／２）に比べて十
分に小さいことを特徴とする請求項１記載の電界効果ト
ランジスタ。 - 【請求項４】 請求項１記載の前記電子供給層を構成す
る第四の半導体が、ｎ形不純物を含み、且つ、該電子走
行層を構成する第二の半導体の電子親和力（ｘ2 ）より
小さい電子親和力（ｘ4 ）を有することを特徴とする請
求項１記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316203A JP2715868B2 (ja) | 1993-12-16 | 1993-12-16 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316203A JP2715868B2 (ja) | 1993-12-16 | 1993-12-16 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169945A true JPH07169945A (ja) | 1995-07-04 |
| JP2715868B2 JP2715868B2 (ja) | 1998-02-18 |
Family
ID=18074450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5316203A Expired - Fee Related JP2715868B2 (ja) | 1993-12-16 | 1993-12-16 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715868B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2634812A1 (en) * | 2012-02-29 | 2013-09-04 | Samsung Electronics Co., Ltd | Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027172A (ja) * | 1983-07-25 | 1985-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ装置 |
| JPH04177841A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | 電界効果トランジスタ |
-
1993
- 1993-12-16 JP JP5316203A patent/JP2715868B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027172A (ja) * | 1983-07-25 | 1985-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ装置 |
| JPH04177841A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | 電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2634812A1 (en) * | 2012-02-29 | 2013-09-04 | Samsung Electronics Co., Ltd | Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor |
| US9184300B2 (en) | 2012-02-29 | 2015-11-10 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing the same, and electronic device including transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715868B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JPH024140B2 (ja) | ||
| JP3458349B2 (ja) | 半導体装置 | |
| US5907164A (en) | InAlAs/InGaAs heterojunction field effect type semiconductor device | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| US4689646A (en) | Depletion mode two-dimensional electron gas field effect transistor and the method for manufacturing the same | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP2715868B2 (ja) | 電界効果トランジスタ | |
| JP2546483B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JPH0682691B2 (ja) | 電界効果型トランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPS62298181A (ja) | 半導体装置 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0714056B2 (ja) | 半導体装置 | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2786208B2 (ja) | 半導体装置 | |
| JP3136072B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| LAPS | Cancellation because of no payment of annual fees |