JPH07170175A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH07170175A JPH07170175A JP5315020A JP31502093A JPH07170175A JP H07170175 A JPH07170175 A JP H07170175A JP 5315020 A JP5315020 A JP 5315020A JP 31502093 A JP31502093 A JP 31502093A JP H07170175 A JPH07170175 A JP H07170175A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- supplied
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ディジタル通信で送受信周波数を決定する信
号を生成するための位相同期ループ回路に関し、特に複
数の周波数帯域に連続して対応できる位相同期ループ回
路を提供することを目的とする。 【構成】 得ようとする出力信号周波数に応じて位相比
較器２１の位相差パルス信号に直流電圧を付与し、フィ
ルタ２６に供給し、得ようとする周波数に応じた制御電
圧とし、ＶＣＯ２７に供給する。このとき、ＶＣＯ２７
の出力信号周波数をロック可能な周波数に変換して位相
比較器２１に帰還させることにより、出力信号を基準信
号に同期させる。
号を生成するための位相同期ループ回路に関し、特に複
数の周波数帯域に連続して対応できる位相同期ループ回
路を提供することを目的とする。 【構成】 得ようとする出力信号周波数に応じて位相比
較器２１の位相差パルス信号に直流電圧を付与し、フィ
ルタ２６に供給し、得ようとする周波数に応じた制御電
圧とし、ＶＣＯ２７に供給する。このとき、ＶＣＯ２７
の出力信号周波数をロック可能な周波数に変換して位相
比較器２１に帰還させることにより、出力信号を基準信
号に同期させる。
Description
【０００１】
【産業上の利用分野】本発明は位相同期ループ回路に係
り、特にディジタル通信で送受信周波数を決定する信号
を生成するための位相同期ループ回路に関する。
り、特にディジタル通信で送受信周波数を決定する信号
を生成するための位相同期ループ回路に関する。
【０００２】近年において、ディジタル通信の発展に伴
って、同一ゾーン内でより多くの人が電波を使用できる
ようにするために多チャネル化が進められてきている。
って、同一ゾーン内でより多くの人が電波を使用できる
ようにするために多チャネル化が進められてきている。
【０００３】ゾーンの利用効率を向上させるためには、
一つの方法として、基地局の距離を狭め、一つの基地局
のゾーンをできるだけ小さくしてゾーンの数を増加し、
同じ周波数を重複して使用できるようにすることによっ
て実現する方法がある。また、もう一つの方法として、
同じ基地局内で使用できるチャネル数をできるだけ多く
することによって実現する方法がある。
一つの方法として、基地局の距離を狭め、一つの基地局
のゾーンをできるだけ小さくしてゾーンの数を増加し、
同じ周波数を重複して使用できるようにすることによっ
て実現する方法がある。また、もう一つの方法として、
同じ基地局内で使用できるチャネル数をできるだけ多く
することによって実現する方法がある。
【０００４】この二つの方法を使用することで、周波数
の有効利用により大きな効果が期待できるが、コスト面
から考えてみても後者の方法をより推進するほうが有利
である。
の有効利用により大きな効果が期待できるが、コスト面
から考えてみても後者の方法をより推進するほうが有利
である。
【０００５】また、電波障害の対策として、使用不能に
なったチャネルを、使用可のチャネルに切り換えるとい
う操作を行う場合があり、この点からも、やはりチャネ
ル数を増加することが望ましいが、反面、チャネル間隔
を広くした場合に、ＰＬＬ（フェイズ・ロックド・ルー
プ）用ＩＣ単体の機能的な限界から、ＶＣＯ（電圧制御
発振器）の周波数帯域を有効に利用できず、多チャネル
化に対応しづらいということがある。
なったチャネルを、使用可のチャネルに切り換えるとい
う操作を行う場合があり、この点からも、やはりチャネ
ル数を増加することが望ましいが、反面、チャネル間隔
を広くした場合に、ＰＬＬ（フェイズ・ロックド・ルー
プ）用ＩＣ単体の機能的な限界から、ＶＣＯ（電圧制御
発振器）の周波数帯域を有効に利用できず、多チャネル
化に対応しづらいということがある。
【０００６】そこで、ＶＣＯの周波数帯域を連続的に有
効に利用して、チャネル数の増加に対応できるＰＬＬ回
路が要望される。
効に利用して、チャネル数の増加に対応できるＰＬＬ回
路が要望される。
【０００７】
【従来の技術】一般にＰＬＬ（パルススワロー方式）回
路においては、ＶＣＯの出力周波数（ｆvco ）はＰＬＬ
ＩＣのプリスケーラの分周比（Ｍ），プログラマブルカ
ウンタの設定値（Ｎ），スワロカウンタの設定値
（Ａ），リファレンスカウンタの設定値（Ｒ），基準発
信周波数（ｆosc ）により、下記の式に従って決定され
ていた。
路においては、ＶＣＯの出力周波数（ｆvco ）はＰＬＬ
ＩＣのプリスケーラの分周比（Ｍ），プログラマブルカ
ウンタの設定値（Ｎ），スワロカウンタの設定値
（Ａ），リファレンスカウンタの設定値（Ｒ），基準発
信周波数（ｆosc ）により、下記の式に従って決定され
ていた。
【０００８】 ｆvco ＝〔（Ｍ×Ｎ）＋Ａ）〕×ｆosc ÷Ｒ （Ａ＜Ｎ） (1)
【０００９】
【発明が解決しようとする課題】しかるに、従来のパル
ススワロ方式のＰＬＬ回路では基準発信周波数は水晶発
振器に、リファレンスカウンタの設定値はチャネル間隔
の仕様に依存しており、ＶＣＯの出力周波数はほぼプリ
スケーラの分周比、プログラマブルカウンタの設定値、
スワロカウンタの設定値によって決まるが、上式（１）
のようにＡ＜Ｎの関係があり、周波数を設定できない部
分が生じ、これはプリスケーラの分周比が一定とする
と、チャネル間隔が広いほど顕著に現れ、連続して使用
できない等の問題点があった。
ススワロ方式のＰＬＬ回路では基準発信周波数は水晶発
振器に、リファレンスカウンタの設定値はチャネル間隔
の仕様に依存しており、ＶＣＯの出力周波数はほぼプリ
スケーラの分周比、プログラマブルカウンタの設定値、
スワロカウンタの設定値によって決まるが、上式（１）
のようにＡ＜Ｎの関係があり、周波数を設定できない部
分が生じ、これはプリスケーラの分周比が一定とする
と、チャネル間隔が広いほど顕著に現れ、連続して使用
できない等の問題点があった。
【００１０】このため、ディジタル通信等においてはチ
ャネル設定の周波数帯域を広くとれず、シンセサイザの
多チャネル化の妨げになっている。
ャネル設定の周波数帯域を広くとれず、シンセサイザの
多チャネル化の妨げになっている。
【００１１】本発明は上記の点に鑑みてなされたもの
で、複数の周波数帯域に連続して対応できる位相同期ル
ープ回路を提供することを目的とする。
で、複数の周波数帯域に連続して対応できる位相同期ル
ープ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】図１に本発明の請求項１
及び２の原理ブロック図を示す。電圧制御発振部１は、
制御信号が供給され、該制御信号に応じて出力信号の発
振周波数を制御する。
及び２の原理ブロック図を示す。電圧制御発振部１は、
制御信号が供給され、該制御信号に応じて出力信号の発
振周波数を制御する。
【００１３】位相比較手段２は、電圧制御発振部１から
該出力信号が供給されると共に、外部から同期の基準と
なる基準信号が供給され、該出力信号と該基準信号との
位相を比較し、該出力信号と該基準信号との位相差に応
じて該電圧制御発振部１から出力される該出力信号の発
振周波数を制御する該制御信号を生成する。
該出力信号が供給されると共に、外部から同期の基準と
なる基準信号が供給され、該出力信号と該基準信号との
位相を比較し、該出力信号と該基準信号との位相差に応
じて該電圧制御発振部１から出力される該出力信号の発
振周波数を制御する該制御信号を生成する。
【００１４】レベル制御手段３は、前記位相比較手段２
から前記制御信号が供給され、前記制御信号レベルを得
ようとする周波数帯域に応じたレベルに制御し、前記電
圧制御発振部１に供給する。
から前記制御信号が供給され、前記制御信号レベルを得
ようとする周波数帯域に応じたレベルに制御し、前記電
圧制御発振部１に供給する。
【００１５】また、周波数変換手段４は、前記電圧制御
発振部１から前記出力信号が供給され、前記位相比較手
段２で前記基準信号との位相比較が行なえる周波数帯域
に前記出力信号の周波数を変換する。
発振部１から前記出力信号が供給され、前記位相比較手
段２で前記基準信号との位相比較が行なえる周波数帯域
に前記出力信号の周波数を変換する。
【００１６】図２に本発明の請求項３の原理ブロック図
を示す。ループ用電圧制御発振部１１は、制御信号が供
給され、該制御信号に応じて帰還信号の発振周波数を制
御する。
を示す。ループ用電圧制御発振部１１は、制御信号が供
給され、該制御信号に応じて帰還信号の発振周波数を制
御する。
【００１７】位相比較手段１２は、該ループ用電圧制御
発振部１１から、該帰還信号が供給されると共に、外部
から同期の基準となる基準信号が供給され、該帰還信号
と該基準信号との位相を比較し、該帰還信号と該基準信
号との位相差に応じて該ループ用電圧制御発振部１１か
ら出力される該帰還信号の発振周波数を制御する該制御
信号を生成する。
発振部１１から、該帰還信号が供給されると共に、外部
から同期の基準となる基準信号が供給され、該帰還信号
と該基準信号との位相を比較し、該帰還信号と該基準信
号との位相差に応じて該ループ用電圧制御発振部１１か
ら出力される該帰還信号の発振周波数を制御する該制御
信号を生成する。
【００１８】レベル制御手段１３は、前記位相比較手段
１２から前記制御信号が供給され、前記制御信号を得よ
うとする周波数帯域に応じたレベルに制御する。
１２から前記制御信号が供給され、前記制御信号を得よ
うとする周波数帯域に応じたレベルに制御する。
【００１９】出力用電圧制御発振部１４は前記レベル制
御手段１３でレベル制御された前記制御信号が供給さ
れ、前記レベル制御手段１３でレベル制御された前記制
御信号に応じた周波数及び位相の出力信号を出力する。
御手段１３でレベル制御された前記制御信号が供給さ
れ、前記レベル制御手段１３でレベル制御された前記制
御信号に応じた周波数及び位相の出力信号を出力する。
【００２０】
【作用】本発明の請求項１によれば、レベル制御手段に
より位相比較手段より供給され、電圧制御発振部の出力
信号の周波数及び位相を制御する制御電圧を得ようとす
る周波数に応じて制御することにより制御電圧幅を拡大
できるため、電圧制御発振部の出力周波数を拡大するこ
とができる。
より位相比較手段より供給され、電圧制御発振部の出力
信号の周波数及び位相を制御する制御電圧を得ようとす
る周波数に応じて制御することにより制御電圧幅を拡大
できるため、電圧制御発振部の出力周波数を拡大するこ
とができる。
【００２１】また、請求項２によれば、周波数変換手段
により位相比較手段への電圧制御発振部からの帰還信号
の周波数をロック可能な周波数とすることにより出力信
号を基準信号に対して確実にロックさせることができ
る。
により位相比較手段への電圧制御発振部からの帰還信号
の周波数をロック可能な周波数とすることにより出力信
号を基準信号に対して確実にロックさせることができ
る。
【００２２】さらに、請求項３によればレベル制御手段
により一定周波数でロックをかけたままのループ回路の
制御電圧レベルを制御し、制御された制御電圧により出
力用電圧制御発振手段を駆動させることによりロックが
かかった制御電圧で各種周波数の出力信号を出力させる
ことができ、出力周波数を拡大することができる。
により一定周波数でロックをかけたままのループ回路の
制御電圧レベルを制御し、制御された制御電圧により出
力用電圧制御発振手段を駆動させることによりロックが
かかった制御電圧で各種周波数の出力信号を出力させる
ことができ、出力周波数を拡大することができる。
【００２３】
【実施例】図３に本発明の第１実施例のブロック図を示
す。端子Ｔ1 には入力端子で所定の周波数の基準信号が
供給される。
す。端子Ｔ1 には入力端子で所定の周波数の基準信号が
供給される。
【００２４】端子Ｔ1 は位相比較器２１に接続され、所
定の周波数の基準信号を位相比較器２１に供給する。位
相比較器２１には基準信号の他に周波数変換手段４であ
る周波数切換部２２より基準信号との位相比較が行なえ
る周波数の比較信号が供給される。位相比較器２１は端
子Ｔ1 から供給された基準信号と、周波数切換部２２か
ら供給された比較信号とを比較して、基準信号と比較信
号との位相差に応じたパルス幅の位相差パルス信号電圧
を生成する。
定の周波数の基準信号を位相比較器２１に供給する。位
相比較器２１には基準信号の他に周波数変換手段４であ
る周波数切換部２２より基準信号との位相比較が行なえ
る周波数の比較信号が供給される。位相比較器２１は端
子Ｔ1 から供給された基準信号と、周波数切換部２２か
ら供給された比較信号とを比較して、基準信号と比較信
号との位相差に応じたパルス幅の位相差パルス信号電圧
を生成する。
【００２５】位相比較器２１で生成された位相差パルス
信号はレベル制御手段３であるレベル制御部２３に供給
される。レベル制御部２３はスイッチ部２４及び電圧加
算部２５より構成される。スイッチ部２４は位相差パル
ス信号をそのまま出力するか電圧加算部２５を介して出
力するかを切換えるスイッチで、得ようとする周波数帯
域に応じて切換えられる。
信号はレベル制御手段３であるレベル制御部２３に供給
される。レベル制御部２３はスイッチ部２４及び電圧加
算部２５より構成される。スイッチ部２４は位相差パル
ス信号をそのまま出力するか電圧加算部２５を介して出
力するかを切換えるスイッチで、得ようとする周波数帯
域に応じて切換えられる。
【００２６】電圧加算部２５は位相差パルス信号に所定
のレベルの電圧を加算して出力する。このため、レベル
制御部２３からはスイッチ部２４の切換えに応じてＤＣ
レベルの異なる位相差パルス信号が出力される。
のレベルの電圧を加算して出力する。このため、レベル
制御部２３からはスイッチ部２４の切換えに応じてＤＣ
レベルの異なる位相差パルス信号が出力される。
【００２７】レベル制御部２３から出力された位相差パ
ルス信号はフィルタ回路２６に供給される。フィルタ回
路２６はコンデンサ抵抗等によりローパスフィルタを構
成している。このため、位相差パルス信号はパルス幅に
応じたレベルに平滑され出力される。このとき、ＤＣレ
ベルはそのままで、電圧加算部２５を通過した信号とそ
うでない信号とではＤＣレベル分の差が生じる。
ルス信号はフィルタ回路２６に供給される。フィルタ回
路２６はコンデンサ抵抗等によりローパスフィルタを構
成している。このため、位相差パルス信号はパルス幅に
応じたレベルに平滑され出力される。このとき、ＤＣレ
ベルはそのままで、電圧加算部２５を通過した信号とそ
うでない信号とではＤＣレベル分の差が生じる。
【００２８】フィルタ回路２６で直流化された電圧は電
圧制御発振器（ＶＣＯ）２７に供給される。ＶＣＯ２７
はフィルタ回路２６から供給された電圧に応じた周波数
及び位相の発振信号を出力する。ＶＣＯ２７の出力発振
信号は端子Ｔ2 より出力信号として出力されると共に帰
還信号として周波数切換部２２に供給される。
圧制御発振器（ＶＣＯ）２７に供給される。ＶＣＯ２７
はフィルタ回路２６から供給された電圧に応じた周波数
及び位相の発振信号を出力する。ＶＣＯ２７の出力発振
信号は端子Ｔ2 より出力信号として出力されると共に帰
還信号として周波数切換部２２に供給される。
【００２９】周波数切換部２２はスイッチ部２８，ミキ
サ部２９，ミキシングダウン用周波数生成部３０より構
成される。スイッチ部２８はＶＣＯ２７の出力発振信号
をそのまま帰還信号として出力するか、ＶＣＯ２７の出
力発振信号が高周波数時にミキサ部２９により周波数が
低下され、ロックが可能な周波数とされた信号を帰還信
号とするかを切換え、レベル制御部２３のスイッチ部２
４と同期して切換えが行なわれる。
サ部２９，ミキシングダウン用周波数生成部３０より構
成される。スイッチ部２８はＶＣＯ２７の出力発振信号
をそのまま帰還信号として出力するか、ＶＣＯ２７の出
力発振信号が高周波数時にミキサ部２９により周波数が
低下され、ロックが可能な周波数とされた信号を帰還信
号とするかを切換え、レベル制御部２３のスイッチ部２
４と同期して切換えが行なわれる。
【００３０】ミキサ部２９にはスイッチ部２８を介して
ＶＣＯ２７の出力発振信号が供給されると共にミキシン
グダウン用周波数生成部３０より所定の周波数の信号が
供給される。ミキサ部２９はＶＣＯ２７の出力発振信号
とミキシングダウン用周波数生成部３０からの信号とを
ミキシングして、ＶＣＯ２７の出力発振信号をロック可
能な周波数にミキシングダウンして出力する。
ＶＣＯ２７の出力発振信号が供給されると共にミキシン
グダウン用周波数生成部３０より所定の周波数の信号が
供給される。ミキサ部２９はＶＣＯ２７の出力発振信号
とミキシングダウン用周波数生成部３０からの信号とを
ミキシングして、ＶＣＯ２７の出力発振信号をロック可
能な周波数にミキシングダウンして出力する。
【００３１】周波数切換部２２の出力信号は位相比較器
２１に供給される。
２１に供給される。
【００３２】次に本実施例の動作を説明する。端子Ｔ2
より出力される出力信号の周波数を端子Ｔ1 に供給され
る基準信号の周波数と同じ周波数とする際にはレベル制
御部２３のスイッチ部２４を位相比較器２１からの位相
差パルス信号がそのままフィルタ回路２６に供給される
ように切換えると共に、周波数切換え部２２のスイッチ
部２８をＶＣＯ２７からの出力発振信号がそのまま位相
比較器２１に供給されるように切換える。
より出力される出力信号の周波数を端子Ｔ1 に供給され
る基準信号の周波数と同じ周波数とする際にはレベル制
御部２３のスイッチ部２４を位相比較器２１からの位相
差パルス信号がそのままフィルタ回路２６に供給される
ように切換えると共に、周波数切換え部２２のスイッチ
部２８をＶＣＯ２７からの出力発振信号がそのまま位相
比較器２１に供給されるように切換える。
【００３３】以上により通常のＰＬＬ回路と同様に働
き、基準信号に同期した出力信号を得ることができる。
き、基準信号に同期した出力信号を得ることができる。
【００３４】また、端子Ｔ2 から出力される出力信号の
周波数帯域を基準信号に比べて高い周波数とするときに
は、レベル制御部２３のスイッチ部２４を位相比較器２
１の位相差パルス信号を電圧加算部２５を通過させるよ
うに切換え、ＶＣＯ２７への制御電圧レベルを高くし、
出力発振信号の周波数を高くする。このとき、出力発振
信号をそのまま位相比較器２１に供給したのではロック
が行なえないため、周波数切換部２２のスイッチ部２８
を切換え、ミキサ部２９によりロック可能な周波数ま
で、ダウンミキシングした後、位相比較器２１に供給さ
れる。
周波数帯域を基準信号に比べて高い周波数とするときに
は、レベル制御部２３のスイッチ部２４を位相比較器２
１の位相差パルス信号を電圧加算部２５を通過させるよ
うに切換え、ＶＣＯ２７への制御電圧レベルを高くし、
出力発振信号の周波数を高くする。このとき、出力発振
信号をそのまま位相比較器２１に供給したのではロック
が行なえないため、周波数切換部２２のスイッチ部２８
を切換え、ミキサ部２９によりロック可能な周波数ま
で、ダウンミキシングした後、位相比較器２１に供給さ
れる。
【００３５】以上、本実施例によれば、レベル制御部２
３によりＶＣＯ２７の制御電圧を変動させると共に周波
数切換部２２によりダウンミキシングを行なうことによ
り、出力信号の周波数帯域を大幅に拡大することができ
る。
３によりＶＣＯ２７の制御電圧を変動させると共に周波
数切換部２２によりダウンミキシングを行なうことによ
り、出力信号の周波数帯域を大幅に拡大することができ
る。
【００３６】図４に本発明の第２実施例のブロック構成
図を示す。同図中、図３と同一構成部分には同一符号を
付し、その説明は省略する。
図を示す。同図中、図３と同一構成部分には同一符号を
付し、その説明は省略する。
【００３７】本実施例では基準信号を基準信号生成部３
１より得る。基準信号生成部３１は温度補償水晶発振器
（ＴＣＸＯ）３２及び分周器３３よりなる。ＴＣＸＯ３
２は所定の周波数の信号発振し、分周器３３に供給す
る。分周器３３はＴＣＸＯ３２から供給された発振信号
を分周して基準信号として位相比較器２１に供給する。
１より得る。基準信号生成部３１は温度補償水晶発振器
（ＴＣＸＯ）３２及び分周器３３よりなる。ＴＣＸＯ３
２は所定の周波数の信号発振し、分周器３３に供給す
る。分周器３３はＴＣＸＯ３２から供給された発振信号
を分周して基準信号として位相比較器２１に供給する。
【００３８】また、周波数切換部２２の出力信号はプリ
スケーラ３４及び分周器３５を介して位相比較器２１に
供給される。
スケーラ３４及び分周器３５を介して位相比較器２１に
供給される。
【００３９】本実施例において、出力信号の設定条件を チャネル間隔：３００ｋＨｚ 使用周波数帯域：１．９ＧＨｚ 切換なしでロック可能：４０ｃｈ なチャネル数 とする。
【００４０】ＴＣＸＯ３２が14.4ＭＨｚで発振すると発
振周波数14.4ＭＨｚを分周器３３はチャネル間隔３００
ｋＨｚを考慮にいれ、基準信号が３００ｋＨｚとなるよ
う分周する。
振周波数14.4ＭＨｚを分周器３３はチャネル間隔３００
ｋＨｚを考慮にいれ、基準信号が３００ｋＨｚとなるよ
う分周する。
【００４１】位相比較器２１はフィードバックされたＶ
ＣＯ２７出力周波数と分周された基準信号の３００ｋＨ
ｚとを比較し、その位相差に対するパルス幅を持つ位相
差分パルスを出力する。
ＣＯ２７出力周波数と分周された基準信号の３００ｋＨ
ｚとを比較し、その位相差に対するパルス幅を持つ位相
差分パルスを出力する。
【００４２】フィルタ回路２６はＬＰＦ（ローパスフィ
ルタ）であって、位相比較器２１の位相差に応じた出力
信号によって直流電圧からなるＶＣＯ２２の周波数制御
電圧を発生する。ＶＣＯ（電圧制御発振器）２７は、制
御端子に与えられる周波数制御電圧に応じて1.9 ＧＨｚ
帯の周波数を発振する。電圧加算部２５は非反転加算回
路であって、チャネル４０ｃｈ分高い周波数が出るよう
な（例えば１ｃｈ→４１ｃｈ）制御電圧がでるように設
定してある。スイッチ部２４は、指定した周波数により
ルートを切り換え、１〜４０ｃｈはルートＡを４１〜８
０ｃｈはルートＢを切り換える。４１〜８０ｃｈはその
ままではロックできないので、実際にＰＬＬＩＣに送ら
れているデータとの差の周波数分（４０ｃｈ分＝１２Ｍ
Ｈｚ）をシンセサイザ等よりなるミキシングダウン用周
波数生成部３０で作り、ミキサ部２９でミキシングダウ
ンすることによりＰＬＬＩＣに送られているデータ通り
の周波数をフィードバックし、ＰＬＬのロックを維持し
ている。また、ルートＡ使用時は１２ＭＨｚ用シンセサ
イザは他に影響を及ぼさないようにＯＦＦにする。スイ
ッチ部２８は、スイッチ部２４と連動して非反転加算回
路のルートを通るときはミキシングダウンを行うルート
を選択するようになっている。その後のプリスケーラ３
４と分周器３５で３００ｋＨｚまで分周し、位相比較器
２１で比較できる構成とされている。
ルタ）であって、位相比較器２１の位相差に応じた出力
信号によって直流電圧からなるＶＣＯ２２の周波数制御
電圧を発生する。ＶＣＯ（電圧制御発振器）２７は、制
御端子に与えられる周波数制御電圧に応じて1.9 ＧＨｚ
帯の周波数を発振する。電圧加算部２５は非反転加算回
路であって、チャネル４０ｃｈ分高い周波数が出るよう
な（例えば１ｃｈ→４１ｃｈ）制御電圧がでるように設
定してある。スイッチ部２４は、指定した周波数により
ルートを切り換え、１〜４０ｃｈはルートＡを４１〜８
０ｃｈはルートＢを切り換える。４１〜８０ｃｈはその
ままではロックできないので、実際にＰＬＬＩＣに送ら
れているデータとの差の周波数分（４０ｃｈ分＝１２Ｍ
Ｈｚ）をシンセサイザ等よりなるミキシングダウン用周
波数生成部３０で作り、ミキサ部２９でミキシングダウ
ンすることによりＰＬＬＩＣに送られているデータ通り
の周波数をフィードバックし、ＰＬＬのロックを維持し
ている。また、ルートＡ使用時は１２ＭＨｚ用シンセサ
イザは他に影響を及ぼさないようにＯＦＦにする。スイ
ッチ部２８は、スイッチ部２４と連動して非反転加算回
路のルートを通るときはミキシングダウンを行うルート
を選択するようになっている。その後のプリスケーラ３
４と分周器３５で３００ｋＨｚまで分周し、位相比較器
２１で比較できる構成とされている。
【００４３】以上説明したように本実施例によれば、デ
ィジタル通信等に使用するＰＬＬにおいて、一つのＰＬ
Ｌへの周波数データから複数のＶＣＯの制御電圧を用意
することにより、ＰＬＬの性能の限界から今まで指定で
きなかった周波数を補うことができるため、ＶＣＯの周
波数帯域をより有効に活用したチャネル設定が可能にな
り、簡単な構成で多チャネル化を実現できる。
ィジタル通信等に使用するＰＬＬにおいて、一つのＰＬ
Ｌへの周波数データから複数のＶＣＯの制御電圧を用意
することにより、ＰＬＬの性能の限界から今まで指定で
きなかった周波数を補うことができるため、ＶＣＯの周
波数帯域をより有効に活用したチャネル設定が可能にな
り、簡単な構成で多チャネル化を実現できる。
【００４４】図５に本発明の第３実施例のブロック構成
図を示す。端子Ｔ11は入力端子で、所定の周波数の基準
信号が供給される。端子Ｔ11はループ回路４１を構成す
る位相比較器４２に接続され、基準信号は位相比較器４
２に供給される。
図を示す。端子Ｔ11は入力端子で、所定の周波数の基準
信号が供給される。端子Ｔ11はループ回路４１を構成す
る位相比較器４２に接続され、基準信号は位相比較器４
２に供給される。
【００４５】ループ回路４１は位相比較器４２の他、フ
ィルタ回路４３，電圧制御発振器（ＶＣＯ）４４，プリ
スケーラ４５，分周器４６より構成される。位相比較器
４２は基準信号と分周器４６からの帰還信号とを比較し
て、その位相差に応じたパルス幅の位相差パルス信号を
生成する。
ィルタ回路４３，電圧制御発振器（ＶＣＯ）４４，プリ
スケーラ４５，分周器４６より構成される。位相比較器
４２は基準信号と分周器４６からの帰還信号とを比較し
て、その位相差に応じたパルス幅の位相差パルス信号を
生成する。
【００４６】位相比較器４２で生成された位相差パルス
信号はフィルタ回路４３に供給される。フィルタ回路４
３はローパスフィルタ（ＬＰＰ）を構成しており、位相
差パルス信号をパルス幅に応じたレベルの制御電圧とす
る。フィルタ回路４３の出力からなる制御電圧はＶＣＯ
４４に供給されるＶＣＯ４４は制御電圧に応じた周波数
の信号を生成する。ＶＣＯ４４の出力発振信号はプリス
ケーラ４５及び分周器４６を介して基準信号と同等の周
波数とされ、位相比較器４２に帰還信号として供給され
る。
信号はフィルタ回路４３に供給される。フィルタ回路４
３はローパスフィルタ（ＬＰＰ）を構成しており、位相
差パルス信号をパルス幅に応じたレベルの制御電圧とす
る。フィルタ回路４３の出力からなる制御電圧はＶＣＯ
４４に供給されるＶＣＯ４４は制御電圧に応じた周波数
の信号を生成する。ＶＣＯ４４の出力発振信号はプリス
ケーラ４５及び分周器４６を介して基準信号と同等の周
波数とされ、位相比較器４２に帰還信号として供給され
る。
【００４７】ループ回路４１により基準信号と同期した
制御電圧を得る。ループ回路４１は複数のチャネル例え
ば１〜４０チャネルのうち最高周波数の４０チャネルで
同期を得ている。ループ回路４１で得られた制御電圧は
抵抗アレイ４７に供給される。抵抗アレイ４７は図５
（Ｂ）に示すように複数の抵抗Ｒ1 〜Ｒｎを端子Ｔ13と
接地間に直列に接続してなり、端子Ｔ13にはループ回路
４１で得られた制御電圧が印加され、抵抗Ｒ1 〜Ｒ40に
より制御電圧を分圧することにより４０ｃｈ〜１ｃｈに
対応するレベルの電圧を得る構成とされている。抵抗ア
レイ４７で得られた４０ｃｈ〜１ｃｈに対応するレベル
の電圧はスイッチ部４８に供給される。
制御電圧を得る。ループ回路４１は複数のチャネル例え
ば１〜４０チャネルのうち最高周波数の４０チャネルで
同期を得ている。ループ回路４１で得られた制御電圧は
抵抗アレイ４７に供給される。抵抗アレイ４７は図５
（Ｂ）に示すように複数の抵抗Ｒ1 〜Ｒｎを端子Ｔ13と
接地間に直列に接続してなり、端子Ｔ13にはループ回路
４１で得られた制御電圧が印加され、抵抗Ｒ1 〜Ｒ40に
より制御電圧を分圧することにより４０ｃｈ〜１ｃｈに
対応するレベルの電圧を得る構成とされている。抵抗ア
レイ４７で得られた４０ｃｈ〜１ｃｈに対応するレベル
の電圧はスイッチ部４８に供給される。
【００４８】スイッチ部４８は接点４９を端子Ｔ14-1〜
Ｔ14-40 のいずれか一つの端子と接続することにより出
力端子Ｔ15より１ｃｈ〜４０ｃｈのいずれか一つに対応
したレベルの制御電圧を得る構成とされている。
Ｔ14-40 のいずれか一つの端子と接続することにより出
力端子Ｔ15より１ｃｈ〜４０ｃｈのいずれか一つに対応
したレベルの制御電圧を得る構成とされている。
【００４９】スイッチ部４８の出力端子Ｔ15はＶＣＯ４
４と同じ仕様の電圧制御発振器４９に接続されている。
ＶＣＯ４９はスイッチ部４８から供給される制御電圧に
応じた周波数の出力信号を端子Ｔ12より出力する。
４と同じ仕様の電圧制御発振器４９に接続されている。
ＶＣＯ４９はスイッチ部４８から供給される制御電圧に
応じた周波数の出力信号を端子Ｔ12より出力する。
【００５０】次に本実施例の動作を説明する。出力端子
Ｔ12より４０ｃｈに対応する周波数の信号を得ようとす
る場合、スイッチ部４８の接点４９を端子Ｔ14-40 に接
続する。接点４９を端子Ｔ14-40 に接続すると、端子Ｔ
B に供給される電圧が低減されずにそのまま、ＶＣＯ４
９に供給される。このため、ＶＣＯ４９にはループ回路
４１で得られる４０ｃｈに対応する制御電圧が供給さ
れ、この電圧により出力周波数が決定されるため、ＶＣ
Ｏ４９からは４０ｃｈに対応した周波数の発振信号を得
ることができる。
Ｔ12より４０ｃｈに対応する周波数の信号を得ようとす
る場合、スイッチ部４８の接点４９を端子Ｔ14-40 に接
続する。接点４９を端子Ｔ14-40 に接続すると、端子Ｔ
B に供給される電圧が低減されずにそのまま、ＶＣＯ４
９に供給される。このため、ＶＣＯ４９にはループ回路
４１で得られる４０ｃｈに対応する制御電圧が供給さ
れ、この電圧により出力周波数が決定されるため、ＶＣ
Ｏ４９からは４０ｃｈに対応した周波数の発振信号を得
ることができる。
【００５１】また、１ｃｈに対応する周波数の信号を得
ようとする場合、スイッチ部４８の接点４９を端子Ｔ
14-1に接続する。接点４９を端子Ｔ14-1に接続すると、
端子Ｔ 13に供給される電圧が分圧低減されることにより
１ｃｈに相当するレベルにまで低下され、ＶＣＯ４９に
供給される。このため、ＶＣＯ４９は１ｃｈに対応した
周波数の発振信号を端子Ｔ12より出力する。
ようとする場合、スイッチ部４８の接点４９を端子Ｔ
14-1に接続する。接点４９を端子Ｔ14-1に接続すると、
端子Ｔ 13に供給される電圧が分圧低減されることにより
１ｃｈに相当するレベルにまで低下され、ＶＣＯ４９に
供給される。このため、ＶＣＯ４９は１ｃｈに対応した
周波数の発振信号を端子Ｔ12より出力する。
【００５２】このように、ループ回路４１では常に４０
ｃｈ周波数にロックしており、そのループ回路４１より
抵抗アレイ４７に常時４０ｃｈ周波数をＶＣＯ４９が発
振するような制御電圧が供給される。その制御電圧をも
とに他の３９ｃｈに相当する制御電圧を生成する。この
制御電圧を常に４０ｃｈ分用意しておくことによって、
シンセサイザの周波数切り換え時間をスイッチ部４８に
よる制御電圧の切り換え時間のみとすることができるた
め、指定周波数への切り換え時間の高速化と早期安定化
を可能にできる。
ｃｈ周波数にロックしており、そのループ回路４１より
抵抗アレイ４７に常時４０ｃｈ周波数をＶＣＯ４９が発
振するような制御電圧が供給される。その制御電圧をも
とに他の３９ｃｈに相当する制御電圧を生成する。この
制御電圧を常に４０ｃｈ分用意しておくことによって、
シンセサイザの周波数切り換え時間をスイッチ部４８に
よる制御電圧の切り換え時間のみとすることができるた
め、指定周波数への切り換え時間の高速化と早期安定化
を可能にできる。
【００５３】以上説明したように本実施例によれば、デ
ィジタル通信等に使用するＰＬＬにおいて、使用周波数
の最大周波数のみでＰＬＬをロックさせておき、そのＶ
ＣＯの制御電圧を抵抗アレイで分圧して全チャネルをあ
らかじめ用意しておくことにより周波数切り換え時間を
制御電圧を切り換える時間のみとすることができるた
め、周波数を切り換えるごとにＰＬＬをロックする必要
がなく、周波数切り換え時間を大幅に短縮することがで
きるようになる。また、ＶＣＯの制御電圧という直流成
分のスイッチ切り換えを行うのでアイソレーションも問
題とならない。
ィジタル通信等に使用するＰＬＬにおいて、使用周波数
の最大周波数のみでＰＬＬをロックさせておき、そのＶ
ＣＯの制御電圧を抵抗アレイで分圧して全チャネルをあ
らかじめ用意しておくことにより周波数切り換え時間を
制御電圧を切り換える時間のみとすることができるた
め、周波数を切り換えるごとにＰＬＬをロックする必要
がなく、周波数切り換え時間を大幅に短縮することがで
きるようになる。また、ＶＣＯの制御電圧という直流成
分のスイッチ切り換えを行うのでアイソレーションも問
題とならない。
【００５４】本実施例によれば、シンセサイザの周波数
切り換えをより一層高速化することができるので、同一
基地局内において使用可能なチャネル数を増加すること
ができ、従って同一ゾーン内においてより多くの人が通
信を行うことが可能である。
切り換えをより一層高速化することができるので、同一
基地局内において使用可能なチャネル数を増加すること
ができ、従って同一ゾーン内においてより多くの人が通
信を行うことが可能である。
【００５５】
【発明の効果】上述の如く、本発明の請求項１乃至３に
よれば、制御電圧レベルを制御することにより、各種周
波数の出力信号を得ることができるため、一つのループ
回路で多チャネル化が可能となる等の特長を有する。
よれば、制御電圧レベルを制御することにより、各種周
波数の出力信号を得ることができるため、一つのループ
回路で多チャネル化が可能となる等の特長を有する。
【００５６】また、請求項３によれば、ループ回路のル
ープを解かずに周波数（チャネル）の切換えが行なえる
ため、周波数（チャネル）切換えの高速化が計れる等の
特長を有する。
ープを解かずに周波数（チャネル）の切換えが行なえる
ため、周波数（チャネル）切換えの高速化が計れる等の
特長を有する。
【図１】本発明の請求項１及び２の原理ブロック図であ
る。
る。
【図２】本発明の請求項３の原理ブロック図である。
【図３】本発明の第１実施例のブロック構成図である。
【図４】本発明の第２実施例のブロック構成図である。
【図５】本発明の第３実施例のブロック構成図である。
１ 電圧制御発振部 ２ 位相比較手段 ３ レベル制御手段 ４ 周波数切換手段 １１ ループ用電圧制御発振部 １２ 位相比較手段 １３ レベル制御手段 １４ 出力用電圧制御発振部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/02 Ｂ
Claims (3)
- 【請求項１】 制御信号が供給され、該制御信号に応じ
て出力信号の発振周波数を制御する電圧制御発振部
（１）と、該電圧制御発振部（１）から該出力信号が供
給されると共に、外部から同期の基準となる基準信号が
供給され、該出力信号と該基準信号との位相を比較し、
該出力信号と該基準信号との位相差に応じて該電圧制御
発振部（１）から出力される該出力信号の発振周波数を
制御する該制御信号を生成する位相比較手段（２）とよ
り構成され、該基準信号に同期した該出力信号を得る位
相同期ループ回路において、 前記位相比較手段（２）から前記制御信号が供給され、
前記制御信号レベルを得ようとする周波数帯域に応じた
レベルに制御し、前記電圧制御発振部（１）に供給する
レベル制御手段（３）を有し、前記電圧制御発振部
（１）に供給する前記制御電圧レベルを制御することに
より前記電圧制御発振部（１）から出力される前記出力
信号の発振周波数帯域を可変し、複数の周波数帯域に対
して同期可能な構成とすることを特徴とする位相同期ル
ープ回路。 - 【請求項２】 前記電圧制御発振部（１）から前記出力
信号が供給され、前記位相比較手段（２）で前記基準信
号との位相比較が行なえる周波数帯域に前記出力信号の
周波数を変換する周波数変換手段（４）を有することを
特徴とする請求項１記載の位相同期ループ回路。 - 【請求項３】 制御信号が供給され、該制御信号に応じ
て帰還信号の発振周波数を制御するループ用電圧制御発
振部（１１）と、該ループ用電圧制御発振部（１１）か
ら該帰還信号が供給されると共に、外部から同期の基準
となる基準信号が供給され、該帰還信号と該基準信号と
の位相を比較し、該帰還信号と該基準信号との位相差に
応じて該ループ用電圧制御発振部（１１）から出力され
る該帰還信号の発振周波数を制御する該制御信号を生成
する位相比較手段（１２）とより構成され、該基準信号
に同期した該帰還信号を得る位相同期ループ回路におい
て、 前記位相比較手段（１２）から前記制御信号が供給さ
れ、前記制御信号を得ようとする周波数帯域に応じたレ
ベルに制御するレベル制御手段（１３）と、 前記レベル制御手段（１３）でレベル制御された前記制
御信号が供給され、前記レベル制御手段（１３）でレベ
ル制御された前記制御信号に応じた周波数及び位相の出
力信号を出力する出力用電圧制御発振部（１４）とを有
し、前記基準信号に同期した前記出力信号を得る位相同
期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5315020A JPH07170175A (ja) | 1993-12-15 | 1993-12-15 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5315020A JPH07170175A (ja) | 1993-12-15 | 1993-12-15 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170175A true JPH07170175A (ja) | 1995-07-04 |
Family
ID=18060460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5315020A Withdrawn JPH07170175A (ja) | 1993-12-15 | 1993-12-15 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023003199A (ja) * | 2021-06-23 | 2023-01-11 | キオクシア株式会社 | 半導体集積回路、半導体記憶装置、メモリシステム及び周波数発生方法 |
-
1993
- 1993-12-15 JP JP5315020A patent/JPH07170175A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023003199A (ja) * | 2021-06-23 | 2023-01-11 | キオクシア株式会社 | 半導体集積回路、半導体記憶装置、メモリシステム及び周波数発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526202B1 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| US5909149A (en) | Multiband phase locked loop using a switched voltage controlled oscillator | |
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| RU2110151C1 (ru) | Устройство и способ управления синтезатором частоты с системой фазовой автоматической подстройки частоты в зависимости от расстановки радиочастотных каналов | |
| EP0874463A3 (en) | Multiband PLL frequency synthesizer | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPH07170175A (ja) | 位相同期ループ回路 | |
| EP1689083B1 (en) | Am/fm radio receiver and local oscillator circuit used therein | |
| KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPH09261019A (ja) | 同期回路 | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| KR100442432B1 (ko) | 디지털 티브이 중계기의 주파수 변환장치 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPS6131647B2 (ja) | ||
| KR970005394B1 (ko) | 혼합형 주파수 합성기(Hybrid Frequency Synthesizer) | |
| JP2000261318A (ja) | シンセサイザ及び基準信号生成回路 | |
| KR19990061629A (ko) | 록킹 시간 단축을 위한 위상동기루프장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |