JPH07175406A - プログラマブルコントローラのスキャン起動制御方式 - Google Patents
プログラマブルコントローラのスキャン起動制御方式Info
- Publication number
- JPH07175406A JPH07175406A JP5345287A JP34528793A JPH07175406A JP H07175406 A JPH07175406 A JP H07175406A JP 5345287 A JP5345287 A JP 5345287A JP 34528793 A JP34528793 A JP 34528793A JP H07175406 A JPH07175406 A JP H07175406A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- programmable
- programmable controller
- down counter
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】
【目的】 ハードウェアのコストを低減でき、ソフトウ
ェアの割り込み処理負荷を小さくできるプログラマブル
コントローラのスキャン起動制御方式を提供する。 【構成】 複数のプログラムをそれぞれ独立した周期と
優先順位で実行するマルチスキャン方式のプログラマブ
ルコントローラにおいて、スキャン起動用の割り込み信
号を発生する１個のプログラマブルタイマと、前記複数
のプログラムのスキャン起動時間に対応したカウント数
を格納するダウンカウンタを備え、前記プログラマブル
タイマに前記ダウンカウンタが格納する最小のカウント
数を設定する。
ェアの割り込み処理負荷を小さくできるプログラマブル
コントローラのスキャン起動制御方式を提供する。 【構成】 複数のプログラムをそれぞれ独立した周期と
優先順位で実行するマルチスキャン方式のプログラマブ
ルコントローラにおいて、スキャン起動用の割り込み信
号を発生する１個のプログラマブルタイマと、前記複数
のプログラムのスキャン起動時間に対応したカウント数
を格納するダウンカウンタを備え、前記プログラマブル
タイマに前記ダウンカウンタが格納する最小のカウント
数を設定する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のプログラムの処
理をそれぞれ独立した周期で実行する、いわゆるマルチ
スキャン方式を備えたプログラマブルコントローラのス
キャン起動制御方式に関する。
理をそれぞれ独立した周期で実行する、いわゆるマルチ
スキャン方式を備えたプログラマブルコントローラのス
キャン起動制御方式に関する。
【０００２】
【従来の技術】従来、マルチスキャン方式を備えたプロ
グラマブルコントローラにおいては、スキャンの起動制
御方式として、一般に以下の２つの方式が用いられてい
た。ここで、複数のプログラム独立した周期と優先順位
実行するマルチスキャン方式の演算処理における前記各
プログラムの実行をスキャンと定義する。第一の方式
は、スキャンの個数分のプログラマブルタイマを設け、
各スキャンのインターバル時間をそれぞれのプログラマ
ブルタイマに設定する方式である。このとき、プログラ
マブルタイマはそれぞれに設定されたインターバル時間
毎に割り込み信号を発生し、プログラマブルコントロー
ラは、この割り込み信号をスキャン起動タイミングとし
て利用する。第２の方式は、一定周期毎に割り込み信号
を発生するリアルタイムクロックをカウントする方式で
ある。プログラマブルコントローラは、リアルタイムク
ロックの発生する割り込み回数をカウントし、カウント
数が各スキャンのインターバル時間に対応した回数に達
した時点でスキャンを起動する。
グラマブルコントローラにおいては、スキャンの起動制
御方式として、一般に以下の２つの方式が用いられてい
た。ここで、複数のプログラム独立した周期と優先順位
実行するマルチスキャン方式の演算処理における前記各
プログラムの実行をスキャンと定義する。第一の方式
は、スキャンの個数分のプログラマブルタイマを設け、
各スキャンのインターバル時間をそれぞれのプログラマ
ブルタイマに設定する方式である。このとき、プログラ
マブルタイマはそれぞれに設定されたインターバル時間
毎に割り込み信号を発生し、プログラマブルコントロー
ラは、この割り込み信号をスキャン起動タイミングとし
て利用する。第２の方式は、一定周期毎に割り込み信号
を発生するリアルタイムクロックをカウントする方式で
ある。プログラマブルコントローラは、リアルタイムク
ロックの発生する割り込み回数をカウントし、カウント
数が各スキャンのインターバル時間に対応した回数に達
した時点でスキャンを起動する。
【０００３】
【発明が解決しようとする課題】ところが従来技術で
は、第１の方式ではスキャンの個数分だけのプログラマ
ブルタイマが必要となり、ハードウェアのコストが高く
なる。また、第２の方式では、スキャンのインターバル
時間の精度を高めるためにはリアルタイムクロックの周
波数を高くする、すなわちリアルタイムクロックによる
割り込み発生回数を多くする必要があり、ソフトウェア
の割り込み処理にかかる負荷が重くなるという問題があ
った。本発明は、このような問題点を解決するためにな
されたもので、従来の第１、第２両方式のメリットを合
わせ持つ方法を提供することを目的とする。
は、第１の方式ではスキャンの個数分だけのプログラマ
ブルタイマが必要となり、ハードウェアのコストが高く
なる。また、第２の方式では、スキャンのインターバル
時間の精度を高めるためにはリアルタイムクロックの周
波数を高くする、すなわちリアルタイムクロックによる
割り込み発生回数を多くする必要があり、ソフトウェア
の割り込み処理にかかる負荷が重くなるという問題があ
った。本発明は、このような問題点を解決するためにな
されたもので、従来の第１、第２両方式のメリットを合
わせ持つ方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め、本発明は、複数のプログラムをそれぞれ独立した周
期と優先順位で実行するマルチスキャン方式のプログラ
マブルコントローラにおいて、スキャン起動用の割り込
み信号を発生する１個のプログラマブルタイマと、前記
複数のプログラムのスキャン起動時間に対応したカウン
ト数を格納するダウンカウンタを備え、前記プログラマ
ブルタイマに前記ダウンカウンタが格納する最小のカウ
ント数を設定するものである。
め、本発明は、複数のプログラムをそれぞれ独立した周
期と優先順位で実行するマルチスキャン方式のプログラ
マブルコントローラにおいて、スキャン起動用の割り込
み信号を発生する１個のプログラマブルタイマと、前記
複数のプログラムのスキャン起動時間に対応したカウン
ト数を格納するダウンカウンタを備え、前記プログラマ
ブルタイマに前記ダウンカウンタが格納する最小のカウ
ント数を設定するものである。
【０００５】
【作用】上記手段により、スキャン起動制御用のプログ
ラマブルタイマを複数スキャンで共用するので、プログ
ラマブルタイマの個数を１個にできる。また、プログラ
マブルタイマには、前記ダウンカウンタの中の最小値、
すなわち次に起動すべきスキャンの起動までの時間が設
定されるため、プログラマブルタイマは、各スキャンの
起動タイミングでのみ割り込み信号を発生することにな
る。
ラマブルタイマを複数スキャンで共用するので、プログ
ラマブルタイマの個数を１個にできる。また、プログラ
マブルタイマには、前記ダウンカウンタの中の最小値、
すなわち次に起動すべきスキャンの起動までの時間が設
定されるため、プログラマブルタイマは、各スキャンの
起動タイミングでのみ割り込み信号を発生することにな
る。
【０００６】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１は本発明の実施例を示すブロック図で、プログ
ラマブルコントローラ１は、プロセッサ１０、メモリ２
０、プログラマブルタイマ３０によって構成されてい
る。プロセッサ１０は、メモリ２０、プログラマブルタ
イマ３０と接続されている。メモリ２０には、プログラ
マブルコントローラ１を動作させるプログラム２１とデ
ータ２２が格納されている。プロセッサ１０は、プログ
ラマブルタイマ３０からの割り込みが発生すると、メモ
リ２０からプログラム２１とデータ２２を読み出して演
算を実行する。プログラマブルタイマ３０は、プロセッ
サ１０がカウント数３１を設定し起動をかけると、カウ
ント数３１に応じた時間後に割り込みを発生する。次に
本発明の動作を説明する。図２はマルチスキャン方式に
よる演算実行の例を示す図である。図において、スキャ
ンの数を３として説明する。スキャン１、スキャン２、
スキャン３は、それぞれ定周期時間Ｔ１、Ｔ２、Ｔ３毎
に起動され、演算Ｐ１、Ｐ２、Ｐ３を実行する。図３
は、メモリ上のデータ構成を表す。ここで、スキャン時
間カウント数１００は、スキャンの個数分確保され、初
期化処理において各スキャンの定周期起動時間Ｔ１〜Ｔ
３に応じたカウント数が格納されている。ダウンカウン
タ１１０は、スキャンの個数分確保され、初期化処理に
おいてスキャン時間カウント数１００と同一のデータが
格納されている。タイマ設定値１２０は、１個だけ確保
され、初期化処理においてダウンカウンタ１１０の中の
最小値が格納されている。プログラマブルコントローラ
１は、初期化処理終了後に、タイマ設定値１２０をプロ
グラマブルタイマ３０に設定し、プログラマブルタイマ
３０に起動をかける。プログラマブルタイマ３０は、設
定されたカウント数分の時間が経過すると、プロセッサ
１０に対して割り込みを発生する。図４は、プロセッサ
１０が実行する割り込み処理の動作フロー図である。以
下の説明において、Ｘはスキャン１〜３に対応する１〜
３の番号である。割り込み処理開始（ステップＳ１）
後、ダウンカウンタＸからタイマ設定値を減ずる（ステ
ップＳ２）。ダウンカウンタＸの値が０かどうかを判定
する（ステップＳ３）。ステップＳ３において、０であ
れば、スキャンＸの起動タイミングである、すなわちス
キャンＸの定周期起動時間分のカウント数をカウントし
ていることになるため、スキャンＸの起動をオペレーテ
ィングシステムに要求する（ステップＳ４）。ただし、
オペレーティングシステムは割り込み処理終了後に要求
されたスキャンを起動する。つぎに、ダウンカウンタＸ
にスキャン時間カウント数Ｘを格納することでダウンカ
ウンタＸに次回起動までの時間を設定する（ステップＳ
５）。ステップＳ３において、０でなければ、まだスキ
ャンＸの起動タイミングでないため、ステップＳ４、ス
テップＳ５を実行しない。以上のステップ２からステッ
プ５の処理をＸ＝１〜３すなわちスキャン１〜３につい
て繰り返す（ステップＳ６）。つぎに、タイマ設定値に
ダウンカウンタ１〜３の中の最小値、すなわちプログラ
マブルタイマの次回割り込み発生までのカウント数を格
納する（ステップＳ７）。その後プログラマブルタイマ
にタイマ設定値を書き込みプログラマブルタイマを起動
する。以上の処理により、プログラマブルタイマには、
ダウンカウンタの中の最小値、すなわち次に起動すべき
スキャンの起動まで時間が設定されるため、プログラマ
ブルタイマは、各スキャンの起動タイミングで割り込み
信号を発生することになる。
る。図１は本発明の実施例を示すブロック図で、プログ
ラマブルコントローラ１は、プロセッサ１０、メモリ２
０、プログラマブルタイマ３０によって構成されてい
る。プロセッサ１０は、メモリ２０、プログラマブルタ
イマ３０と接続されている。メモリ２０には、プログラ
マブルコントローラ１を動作させるプログラム２１とデ
ータ２２が格納されている。プロセッサ１０は、プログ
ラマブルタイマ３０からの割り込みが発生すると、メモ
リ２０からプログラム２１とデータ２２を読み出して演
算を実行する。プログラマブルタイマ３０は、プロセッ
サ１０がカウント数３１を設定し起動をかけると、カウ
ント数３１に応じた時間後に割り込みを発生する。次に
本発明の動作を説明する。図２はマルチスキャン方式に
よる演算実行の例を示す図である。図において、スキャ
ンの数を３として説明する。スキャン１、スキャン２、
スキャン３は、それぞれ定周期時間Ｔ１、Ｔ２、Ｔ３毎
に起動され、演算Ｐ１、Ｐ２、Ｐ３を実行する。図３
は、メモリ上のデータ構成を表す。ここで、スキャン時
間カウント数１００は、スキャンの個数分確保され、初
期化処理において各スキャンの定周期起動時間Ｔ１〜Ｔ
３に応じたカウント数が格納されている。ダウンカウン
タ１１０は、スキャンの個数分確保され、初期化処理に
おいてスキャン時間カウント数１００と同一のデータが
格納されている。タイマ設定値１２０は、１個だけ確保
され、初期化処理においてダウンカウンタ１１０の中の
最小値が格納されている。プログラマブルコントローラ
１は、初期化処理終了後に、タイマ設定値１２０をプロ
グラマブルタイマ３０に設定し、プログラマブルタイマ
３０に起動をかける。プログラマブルタイマ３０は、設
定されたカウント数分の時間が経過すると、プロセッサ
１０に対して割り込みを発生する。図４は、プロセッサ
１０が実行する割り込み処理の動作フロー図である。以
下の説明において、Ｘはスキャン１〜３に対応する１〜
３の番号である。割り込み処理開始（ステップＳ１）
後、ダウンカウンタＸからタイマ設定値を減ずる（ステ
ップＳ２）。ダウンカウンタＸの値が０かどうかを判定
する（ステップＳ３）。ステップＳ３において、０であ
れば、スキャンＸの起動タイミングである、すなわちス
キャンＸの定周期起動時間分のカウント数をカウントし
ていることになるため、スキャンＸの起動をオペレーテ
ィングシステムに要求する（ステップＳ４）。ただし、
オペレーティングシステムは割り込み処理終了後に要求
されたスキャンを起動する。つぎに、ダウンカウンタＸ
にスキャン時間カウント数Ｘを格納することでダウンカ
ウンタＸに次回起動までの時間を設定する（ステップＳ
５）。ステップＳ３において、０でなければ、まだスキ
ャンＸの起動タイミングでないため、ステップＳ４、ス
テップＳ５を実行しない。以上のステップ２からステッ
プ５の処理をＸ＝１〜３すなわちスキャン１〜３につい
て繰り返す（ステップＳ６）。つぎに、タイマ設定値に
ダウンカウンタ１〜３の中の最小値、すなわちプログラ
マブルタイマの次回割り込み発生までのカウント数を格
納する（ステップＳ７）。その後プログラマブルタイマ
にタイマ設定値を書き込みプログラマブルタイマを起動
する。以上の処理により、プログラマブルタイマには、
ダウンカウンタの中の最小値、すなわち次に起動すべき
スキャンの起動まで時間が設定されるため、プログラマ
ブルタイマは、各スキャンの起動タイミングで割り込み
信号を発生することになる。
【０００７】
【発明の効果】以上述べたように、本発明によれば、プ
ログラマブルタイマ１個を使用して複数スキャンの起動
制御が可能であるため、ハードウェアのコストを低減で
きる。また、プログラマブルタイマは、各スキャンの起
動タイミングでのみ割り込み信号を発生するため、ソフ
トウェアの割り込み処理負荷を小さくできる。
ログラマブルタイマ１個を使用して複数スキャンの起動
制御が可能であるため、ハードウェアのコストを低減で
きる。また、プログラマブルタイマは、各スキャンの起
動タイミングでのみ割り込み信号を発生するため、ソフ
トウェアの割り込み処理負荷を小さくできる。
【図１】プログラマブルコントローラのブロック図
【図２】プログラマブルコントローラのスキャン動作を
示すタイミング図
示すタイミング図
【図３】データ構成図
【図４】割り込み処理の動作フロー図
１ プログラマブルコントローラ １０ プロセッサ ２０ メモリ ３０ プログラマブルタイマ
Claims (1)
- 【請求項１】 複数のプログラムをそれぞれ独立した周
期と優先順位で実行するマルチスキャン方式のプログラ
マブルコントローラにおいて、スキャン起動用の割り込
み信号を発生する１個のプログラマブルタイマと、前記
複数のプログラムのスキャン起動時間に対応したカウン
ト数を格納するダウンカウンタを備え、前記プログラマ
ブルタイマに前記ダウンカウンタが格納する最小のカウ
ント数を設定することを特徴とするプログラマブルコン
トローラのスキャン起動制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5345287A JPH07175406A (ja) | 1993-12-20 | 1993-12-20 | プログラマブルコントローラのスキャン起動制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5345287A JPH07175406A (ja) | 1993-12-20 | 1993-12-20 | プログラマブルコントローラのスキャン起動制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175406A true JPH07175406A (ja) | 1995-07-14 |
Family
ID=18375575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5345287A Pending JPH07175406A (ja) | 1993-12-20 | 1993-12-20 | プログラマブルコントローラのスキャン起動制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175406A (ja) |
-
1993
- 1993-12-20 JP JP5345287A patent/JPH07175406A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| US7168075B1 (en) | Automation device and updating method | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH064318A (ja) | エラー検出方式 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPH06259115A (ja) | プログラマブルコントローラ | |
| JPH0666063B2 (ja) | シーケンス制御装置 | |
| JP2844624B2 (ja) | データ処理装置 | |
| JP2903526B2 (ja) | パルス発生装置 | |
| JPH01263740A (ja) | マイクロコンピュータ | |
| JPH0462093B2 (ja) | ||
| JPH0110653Y2 (ja) | ||
| JP4156148B2 (ja) | タスクスケジューリング装置 | |
| JPH0584547B2 (ja) | ||
| JPH1165624A (ja) | プログラマブルコントローラ | |
| JPS6114548B2 (ja) | ||
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JPH07120166B2 (ja) | シ−ケンス制御装置 | |
| JPS61226839A (ja) | イベント処理方式 | |
| JP2000066903A (ja) | 割り込み処理システムおよび割り込み処理方法 | |
| JPH0544689B2 (ja) | ||
| JPH06175859A (ja) | プロセッサ応用装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |