JPH07176623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07176623A JPH07176623A JP5318502A JP31850293A JPH07176623A JP H07176623 A JPH07176623 A JP H07176623A JP 5318502 A JP5318502 A JP 5318502A JP 31850293 A JP31850293 A JP 31850293A JP H07176623 A JPH07176623 A JP H07176623A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- contact hole
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程を簡略化し、製造ＴＡ
Ｔおよび製造コストを低減すること。 【構成】 層間絶縁膜（７）を形成した後にフォトレジ
スト（１３）を用いてＮ−ｃｈコンタクト孔（９）を開
孔し、次にフォトレジスト（４）膜１３を残したままリ
ンを注入する。次にフォトレジスト（５）膜１４を用い
てＰ−ｃｈコンタクト孔（１０）を開孔し、フォトレジ
スト（５）膜１４を残したままボロンを注入する。
Ｔおよび製造コストを低減すること。 【構成】 層間絶縁膜（７）を形成した後にフォトレジ
スト（１３）を用いてＮ−ｃｈコンタクト孔（９）を開
孔し、次にフォトレジスト（４）膜１３を残したままリ
ンを注入する。次にフォトレジスト（５）膜１４を用い
てＰ−ｃｈコンタクト孔（１０）を開孔し、フォトレジ
スト（５）膜１４を残したままボロンを注入する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクト孔の開孔およびコンタクト領域
への不純物導入方法に関する。
に関し、特にコンタクト孔の開孔およびコンタクト領域
への不純物導入方法に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置の製造方法に
おけるコンタクト領域の形成は、図３（ａ）〜（ｄ）の
工程断面図を参照して、以下に述べる方法で形成されて
いた。
おけるコンタクト領域の形成は、図３（ａ）〜（ｄ）の
工程断面図を参照して、以下に述べる方法で形成されて
いた。
【０００３】まず、図３（ａ）に示すように、例えば素
子形成後のＰ型シリコン基板１とアルミ配線層（図示せ
ず）の層間絶縁膜層７を形成後、図３（ｂ）に示すよう
に、Ｐ−ｃｈおよびＮ−ｃｈ領域のコンタクト孔９，１
０を同時に開孔する。
子形成後のＰ型シリコン基板１とアルミ配線層（図示せ
ず）の層間絶縁膜層７を形成後、図３（ｂ）に示すよう
に、Ｐ−ｃｈおよびＮ−ｃｈ領域のコンタクト孔９，１
０を同時に開孔する。
【０００４】次に、図３（ｃ）に示すように、まず、フ
ォトレジスト（２）膜１１を用いて、Ｎ−ｃｈのコンタ
クト孔領域９にリンを注入し、フォトレジスト（２）膜
１１を剥離後、図３（ｄ）に示すように、フォトレジス
ト（３）膜１２を用いて、Ｐ−ｃｈのコンタクト孔領域
１０にボロンを注入する。
ォトレジスト（２）膜１１を用いて、Ｎ−ｃｈのコンタ
クト孔領域９にリンを注入し、フォトレジスト（２）膜
１１を剥離後、図３（ｄ）に示すように、フォトレジス
ト（３）膜１２を用いて、Ｐ−ｃｈのコンタクト孔領域
１０にボロンを注入する。
【０００５】更に、本発明に近い公知例として特開平１
−１２０８６１があるが、この公知例は、ＣＭＯＳ半導
体装置のソース、ドレイン及びコンタクト領域の形成に
関するものであり、本発明の素子形成後のコンタクト開
孔およびコンタクト領域への導電型不純物の導入に関す
るものとは明らかに異なるものである。
−１２０８６１があるが、この公知例は、ＣＭＯＳ半導
体装置のソース、ドレイン及びコンタクト領域の形成に
関するものであり、本発明の素子形成後のコンタクト開
孔およびコンタクト領域への導電型不純物の導入に関す
るものとは明らかに異なるものである。
【０００６】
【発明が解決しようとする課題】以上の工程説明からわ
かるように、従来の製造方法ではコンタクト孔の開孔か
らコンタクト領域へ不純物を導入する工程の間に、３回
のマスク工程が必要であり、製造工程が長い為、製造Ｔ
ＡＴや製造費用が大きいという問題があった。
かるように、従来の製造方法ではコンタクト孔の開孔か
らコンタクト領域へ不純物を導入する工程の間に、３回
のマスク工程が必要であり、製造工程が長い為、製造Ｔ
ＡＴや製造費用が大きいという問題があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１のコンタクト孔を開孔した後、マスク材
を除去、または残したまま第１導電型の不純物を導入
し、次に、第２のコンタクト孔を開孔した後、マスク材
を残したまま、第２導電型の不純物を導入することを特
徴としている。
造方法は、第１のコンタクト孔を開孔した後、マスク材
を除去、または残したまま第１導電型の不純物を導入
し、次に、第２のコンタクト孔を開孔した後、マスク材
を残したまま、第２導電型の不純物を導入することを特
徴としている。
【０００８】
【実施例】以下、本発明の第１の実施例に係る半導体装
置の製造方法について、図１（ａ）〜（ｅ）の工程断面
図を参照して説明する。
置の製造方法について、図１（ａ）〜（ｅ）の工程断面
図を参照して説明する。
【０００９】本発明では、図１（ａ）に示すように、ま
ず素子形成後のＰ型シリコン基板１とアルミ配線（図示
せず）の層間絶縁膜７を形成した後、図１（ｂ）に示す
ように、フォトレジスト（４）膜１３を用いて、Ｎ−ｃ
ｈのコンタクト孔９のみを開孔し、続いて図１（ｃ）に
示すようにフォトレジスト（４）膜１３を残したまま、
リンを注入する。
ず素子形成後のＰ型シリコン基板１とアルミ配線（図示
せず）の層間絶縁膜７を形成した後、図１（ｂ）に示す
ように、フォトレジスト（４）膜１３を用いて、Ｎ−ｃ
ｈのコンタクト孔９のみを開孔し、続いて図１（ｃ）に
示すようにフォトレジスト（４）膜１３を残したまま、
リンを注入する。
【００１０】続いて、図１（ｄ）に示すように、フォト
レジスト（５）膜１４を用いて、Ｐ−ｃｈのコンタクト
孔１０のみを開孔し、次いで図１（ｅ）に示すように、
フォトレジスト（５）膜１４を残したまま、ボロンを注
入する。
レジスト（５）膜１４を用いて、Ｐ−ｃｈのコンタクト
孔１０のみを開孔し、次いで図１（ｅ）に示すように、
フォトレジスト（５）膜１４を残したまま、ボロンを注
入する。
【００１１】次に、本発明の第２の実施例に係る半導体
装置の製造方法について、図２（ａ）〜（ｄ）の工程断
面図を参照して説明する。
装置の製造方法について、図２（ａ）〜（ｄ）の工程断
面図を参照して説明する。
【００１２】素子形成および層間絶縁膜７の形成後、図
２（ａ）に示すように、フォトレジスト（４）膜１３を
用いて、Ｎ−ｃｈのソース、ドレインコンタクト孔９お
よびＮウェルコンタクト孔１５を開孔する。次いで前記
フォトレジスト（４）膜１３を剥離した後、図２（ｂ）
に示すようにリンを注入する。
２（ａ）に示すように、フォトレジスト（４）膜１３を
用いて、Ｎ−ｃｈのソース、ドレインコンタクト孔９お
よびＮウェルコンタクト孔１５を開孔する。次いで前記
フォトレジスト（４）膜１３を剥離した後、図２（ｂ）
に示すようにリンを注入する。
【００１３】続いて、図２（ｃ）に示すように、フォト
レジスト（５）膜１５を用いてサブコンタクト孔１６お
よびＰ−ｃｈのソース、ドレインコンタクト孔（図には
未記載）を開孔し、次いで、図２（ｄ）に示すように、
フォトレジスト（５）膜１５を残したままボロンを注入
する。
レジスト（５）膜１５を用いてサブコンタクト孔１６お
よびＰ−ｃｈのソース、ドレインコンタクト孔（図には
未記載）を開孔し、次いで、図２（ｄ）に示すように、
フォトレジスト（５）膜１５を残したままボロンを注入
する。
【００１４】
【発明の効果】以上説明したように本発明は、半導体装
置を製造する際のフォトプロセス工程を削減できるの
で、製造工程が簡略化され、製造ＴＡＴの短縮および製
造原価の低減が図れる。
置を製造する際のフォトプロセス工程を削減できるの
で、製造工程が簡略化され、製造ＴＡＴの短縮および製
造原価の低減が図れる。
【図１】（ａ）〜（ｅ）は本発明の第１の実施例を示す
工程断面図である。
工程断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施例を示す
工程断面図である。
工程断面図である。
【図３】（ａ）〜（ｄ）は従来の半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型ウェル ３ フィールド酸化膜 ４ ゲート電極 ５ Ｎ型拡散層 ６ Ｐ型拡散層 ７ 層間絶縁膜 ８ フォトレジスト（１）膜 ９ Ｎ−ｃｈコンタクト孔 １０ Ｐ−ｃｈコンタクト孔 １１ フォトレジスト（２）膜 １２ フォトレジスト（３）膜 １３ フォトレジスト（４）膜 １４ フォトレジスト（５）膜 １５ ウェルコンタクト １６ サブコンタクト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ａ 8826−4Ｍ 29/78 21/336
Claims (2)
- 【請求項１】 素子形成後の半導体基板と金属配線層の
コンタクト領域に不純物を導入する半導体装置の製造方
法において、第１のコンタクト孔を開孔した後マスク材
を残したまま第１導電型の不純物を導入する工程と、第
２のコンタクト孔を開孔した後マスク材を残したまま第
２導電型の不純物を導入する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 素子形成後の半導体基板と金属配線層の
コンタクト領域に不純物を導入する半導体装置の製造方
法において、第１のコンタクト孔を開孔した後マスク材
を除去して第１導電型の不純物を導入する工程と、第２
のコンタクト孔を開孔した後マスク材を残したまま第２
導電型の不純物を導入する工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318502A JPH07176623A (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318502A JPH07176623A (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176623A true JPH07176623A (ja) | 1995-07-14 |
Family
ID=18099843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318502A Pending JPH07176623A (ja) | 1993-12-17 | 1993-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176623A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267604A (ja) * | 1991-05-08 | 1993-10-15 | Seiko Instr Inc | 半導体装置の製造方法 |
-
1993
- 1993-12-17 JP JP5318502A patent/JPH07176623A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267604A (ja) * | 1991-05-08 | 1993-10-15 | Seiko Instr Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360549B2 (ja) | ||
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| JPH07176623A (ja) | 半導体装置の製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JP2919333B2 (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| JP2572653B2 (ja) | 半導体装置の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JP3114224B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPH04368171A (ja) | Ｂｉ−ＣＭＯＳ集積回路の製造方法 | |
| JPH01168043A (ja) | 半導体装置の製造方法 | |
| JPH0314241A (ja) | 半導体装置の製造方法 | |
| JPS60263454A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |