JPH07176645A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07176645A
JPH07176645A JP5344256A JP34425693A JPH07176645A JP H07176645 A JPH07176645 A JP H07176645A JP 5344256 A JP5344256 A JP 5344256A JP 34425693 A JP34425693 A JP 34425693A JP H07176645 A JPH07176645 A JP H07176645A
Authority
JP
Japan
Prior art keywords
low
melting point
point glass
base
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5344256A
Other languages
English (en)
Inventor
Yasue Tokutake
安衛 徳武
Masaji Kodaira
正司 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5344256A priority Critical patent/JPH07176645A/ja
Publication of JPH07176645A publication Critical patent/JPH07176645A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 低抵抗値、低インダクタンス値を持つ銅から
なるリードを用いたガラス封止タイプの半導体装置であ
って、封止用の低融点ガラスがベースやキャップから剥
離したり封止用の低融点ガラスにクラックが生じたりす
ることのない半導体装置を得る。 【構成】 セラミックからなるベース10に銅又は銅合
金からなるリード200を接合する第1低融点ガラス3
00とそのベース10に接合したリード200部分にセ
ラミックからなるキャップ50を接合する第2低融点ガ
ラス320を、3層の低融点ガラス層を積層してそれぞ
れ形成して、それらの各低融点ガラス層の熱膨張係数
を、その上層の低融点ガラス層に行くに従いリード20
0又はキャップ50の熱膨張係数に漸次近づけると共
に、その下層の低融点ガラス層に行くに従いベース10
又はリード200の熱膨張係数に漸次近づける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを気密に
収容した半導体装置に関する。
【0002】
【従来の技術】従来より、図3に示したような、サーデ
ィップタイプと呼ばれるガラス封止タイプの半導体装置
がある。この半導体装置は、アルミナセラミックからな
るベース10に、42アロイ等と呼ばれる鉄―ニッケル
合金又はコバールと呼ばれる鉄―ニッケル−コバルト合
金からなるリード20を第1低融点ガラス30を介して
接合している。ベース10をマウントした半導体チップ
40の上方は、アルミナセラミックからなるキャップ5
0で覆って、そのキャップ50下面をベース10に第1
低融点ガラス30を介して接合した上記リード20部分
に第2低融点ガラス32を介して気密に接合している。
【0003】このガラス封止タイプの半導体装置では、
樹脂封止タイプの半導体装置に比べて、半導体チップを
収容した半導体装置内部の気密性を高めて、その半導体
装置の信頼性を向上させることができる。
【0004】
【発明が解決しようとする課題】ところで、上記ガラス
封止タイプの半導体装置においては、リード20に電気
抵抗値、インダクタンス値の高い前記鉄―ニッケル合金
又は鉄―ニッケル−コバルト合金からなるリードを用い
ていて、リード20の電気特性が悪かった。
【0005】そのために、リード20に低抵抗値、低イ
ンダクタンス値を持つ銅又は銅合金からなるリードを用
いることが求められている。
【0006】しかしながら、上記半導体装置のリード2
0に銅又は銅合金からなるリードを用いた場合には、リ
ード20をベース10やキャップ50に接合する第1低
融点ガラス30や第2低融点ガラス32にクラックが生
じたり、第1低融点ガラス30や第2低融点ガラス32
がベース10やキャップ50から剥離したりして、半導
体チップ40を収容した半導体装置内部の気密性が損な
われてしまった。
【0007】これは、銅又は銅合金からなるリード20
の熱膨張係数が18〜23×10-7/℃であるのに対し
て、アルミナセラミックからなるベース10やキャップ
50の熱膨張係数が7〜9×10-7/℃であって、両者
の熱膨張係数が大幅に離隔しているからである。
【0008】即ち、第1低融点ガラス30や第2低融点
ガラス32の熱膨張係数を銅又は銅合金からなるリード
20の熱膨張係数の18〜23×10-7/℃に近づけた
場合には、リード20をベース10に第1低融点ガラス
30を介して接合したりそのベース10に接合したリー
ド20部分にキャップ50を第2低融点ガラス32を介
して接合したりした際に、アルミナセラミックからなる
ベース10やキャップ50と第1低融点ガラス30や第
2低融点ガラス32との熱膨張係数が大幅に離隔してい
るために、ベース10やキャップ50から第1低融点ガ
ラス30や第2低融点ガラス32に過大な応力が加わる
からである。
【0009】また、第1低融点ガラス30や第2低融点
ガラス32の熱膨張係数をアルミナセラミックからなる
ベース10やキャップ50の熱膨張係数の7〜9×10
-7/℃に近づけた場合には、リード20をベース10に
第1低融点ガラス30を介して接合したりそのベース1
0に接合したリード20部分にキャップ50を第2低融
点ガラス32を介して接合したりした際に、銅又は銅合
金からなるリード20と第1低融点ガラス30や第2低
融点ガラス32との熱膨張係数が大幅に離隔しているた
めに、リード20から第1低融点ガラス30や第2低融
点ガラス32に過大な応力が加わるからである。
【0010】本発明は、このような課題に鑑みてなされ
たもので、低抵抗値、低インダクタンス値を持つ電気特
性の良い銅又は銅合金からなるリードを用いたガラス封
止タイプの半導体装置であって、封止用の第1低融点ガ
ラスや第2低融点ガラスがベースやキャップから剥離し
たり封止用の第1低融点ガラスや第2低融点ガラスにク
ラックが生じたりすることのない半導体装置を提供する
ことを目的としている。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、セラミックからなるベース
に銅又は銅合金からなるリードを第1低融点ガラスを介
して接合すると共に、前記ベースにマウントした半導体
チップの上方をセラミックからなるキャップで覆って、
そのキャップをベースに接合した前記リード部分に第2
低融点ガラスを介して接合してなる半導体装置であっ
て、前記第1低融点ガラスと第2低融点ガラスを熱膨張
係数の異なる3層以上の低融点ガラス層を積層してそれ
ぞれ形成して、それらの各低融点ガラス層の熱膨張係数
を、その上層の低融点ガラス層に行くに従いその最上層
の低融点ガラス層上面に接合する前記リード又はキャッ
プの熱膨張係数に漸次近づけると共に、その下層の低融
点ガラス層に行くに従いその最下層の低融点ガラス層下
面に接合する前記ベース又はリードの熱膨張係数に漸次
近づけたことを特徴としている。
【0012】本発明の半導体装置においては、アルミナ
セラミックからなるベースとキャップを用いたり、窒化
アルミニウムセラミックからなるベースとキャップを用
いたり、ムライトセラミックからなるベースとキャップ
を用いたり、窒化アルミニウムセラミックからなるベー
スとムライトセラミックからなるキャップを用いたり、
又は、ムライトセラミックからなるベースと窒化アルミ
ニウムセラミックからなるキャップを用いたりすること
を好適としている。
【0013】
【作用】本発明の半導体装置においては、ベースにリー
ドを接合する第1低融点ガラスと、そのベースに接合し
たリード部分にキャップを接合する第2低融点ガラスと
を、熱膨張係数の異なる3層以上の低融点ガラス層を積
層してそれぞれ形成している。そして、それらの第1、
第2低融点ガラスを形成している各層の低融点ガラス層
の熱膨張係数を、その上層の低融点ガラス層に行くに従
いその最上層の低融点ガラス層上面に接合するリード又
はキャップの熱膨張係数に漸次近づけると共に、その下
層の低融点ガラス層に行くに従いその最下層の低融点ガ
ラス層下面に接合するベース又はリードの熱膨張係数に
漸次近づけている。
【0014】具体的には、ベースにリードを接合する第
1低融点ガラスを3層以上の低融点ガラス層を積層して
形成して、それらの各低融点ガラス層の熱膨張係数を、
その上層の低融点ガラス層に行くに従いリードの熱膨張
係数に漸次近づけていると共に、その下層の低融点ガラ
ス層に行くに従いベースの熱膨張係数に漸次近づけてい
る。
【0015】それと共に、ベースに接合したリード部分
にキャップを接合する第2低融点ガラスを3層以上の低
融点ガラス層を積層して形成して、それらの各低融点ガ
ラス層の熱膨張係数を、その上層の低融点ガラス層に行
くに従いキャップの熱膨張係数に漸次近づけていると共
に、その下層の低融点ガラス層に行くに従いリードの熱
膨張係数に漸次近づけている。
【0016】そのため、上記3層以上の熱膨張係数の異
なる低融点ガラス層を積層して形成してなる第1低融点
ガラスを介してセラミックからなるベースに銅又は銅合
金からなるリードを接合したり、上記3層以上の熱膨張
係数の異なる低融点ガラス層を積層して形成してなる第
2低融点ガラスを介してベースに接合したリード部分に
セラミックからなるキャップを接合したりした場合に、
3層以上の低融点ガラス層を積層してなる第1低融点ガ
ラス又は第2低融点ガラスの中間層の低融点ガラス層が
緩衝材の役割を果たす。そして、第1低融点ガラス又は
第2低融点ガラスとその最上層の低融点ガラス層上面に
接合するリード又はキャップとの間や、第1低融点ガラ
ス又は第2低融点ガラスとその最下層の低融点ガラス層
下面に接合するベース又はリードとの間に過大な応力が
加わるのが防止される。そして、第1低融点ガラス又は
第2低融点ガラスがベース又はキャップから剥離した
り、第1低融点ガラス又は第2低融点ガラスにクラック
が生じたりするのが防止される。
【0017】また、本発明の半導体装置においては、リ
ードに低抵抗値、低インダクタンス値を持つ銅又は銅合
金からなるリードを用いているため、リードの電気特性
が向上する。
【0018】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1と図2は本発明の半導体装置の好適な実施例を
示し、図1はその正面断面図、図2は図1の一部拡大図
である。以下に、この半導体装置を説明する。
【0019】図の半導体装置では、リード200に、低
抵抗値、低インダクタンス値を持つ銅又は銅合金からな
るリードを用いている。
【0020】ベース10は、アルミナセラミック、窒化
アルミニウムセラミック又はムライトセラミック等のセ
ラミックを用いて形成している。
【0021】ベース10の上面中央には、窪み12を設
けて、その窪み12内底面に半導体チップ40をマウン
トしている。
【0022】ベース10の周縁部上面には、リード20
0を第1低融点ガラス300を介して気密に接合してい
る。
【0023】第1低融点ガラス300は、図2に示した
ように、熱膨張係数の異なる低融点ガラス層300a、
300b、300cを順次3層積層して形成している。
そして、それらの各低融点ガラス層300a、300
b、300cの熱膨張係数を、その上層の低融点ガラス
層に行くに従いリード200の熱膨張係数に漸次近づけ
ていると共に、その下層の低融点ガラス層に行くに従い
ベース10の熱膨張係数に漸次近づけている。そして、
第1低融点ガラス300とその最上層の低融点ガラス層
300c上面に接合するリード200との間や第1低融
点ガラス300とその最下層の低融点ガラス層300a
下面に接合するベース10との間に過大な応力が加わる
のを防いでいる。
【0024】具体的には、ベース10を熱膨張係数が7
〜9×10-7/℃のアルミナセラミックを用いて形成し
た場合には、第1低融点ガラス300を、その最下層の
低融点ガラス層300aにアルミナセラミックに近い熱
膨張係数を持つ熱膨張係数が7〜9×10-7/℃の低融
点ガラスを用い、その中間層の低融点ガラス層300b
に熱膨張係数が13〜15×10-7/℃の低融点ガラス
を用い、その最上層の低融点ガラス層300cに銅又は
銅合金からなるリード200に近い熱膨張係数を持つ熱
膨張係数が20〜23×10-7/℃の低融点ガラスを用
いて形成している。
【0025】また、ベース10を熱膨張係数が5〜6×
10-7/℃の窒化アルミニウムセラミック又はムライト
セラミックを用いて形成した場合には、第1低融点ガラ
ス300を、その最下層の低融点ガラス層300aに窒
化アルミニウムセラミック又はムライトセラミックに近
い熱膨張係数を持つ熱膨張係数が5〜6×10-7/℃の
低融点ガラスを用い、その中間層の低融点ガラス層30
0bに熱膨張係数が11〜12×10-7/℃の低融点ガ
ラスを用い、その最上層の低融点ガラス層300cに銅
又は銅合金からなるリード200に近い熱膨張係数を持
つ熱膨張係数が20〜23×10-7/℃の低融点ガラス
を用いて形成している。
【0026】半導体チップ40の電極は、リード200
内端にワイヤ42を介して接続している。
【0027】ベース10にマウントした半導体チップ4
0の上方は、アルミナセラミック、窒化アルミニウムセ
ラミック又はムライトセラミック等のセラミックからな
るキャップ50で覆って、そのキャップ50の下面周囲
を、ベース10の周縁部上面に第1低融点ガラス300
を介して接合したリード200部分に第2低融点ガラス
320を介して気密に接合している。
【0028】第2低融点ガラス320は、図2に示した
ように、熱膨張係数の異なる低融点ガラス層320a、
320b、320cを順次3層積層して形成している。
そして、それらの各低融点ガラス層320a、320
b、320cの熱膨張係数を、その上層の低融点ガラス
層に行くに従いキャップ50の熱膨張係数に漸次近づけ
ていると共に、その下層の低融点ガラス層に行くに従い
リード200の熱膨張係数に漸次近づけている。そし
て、第2低融点ガラス320とその最上層の低融点ガラ
ス層320c上面に接合するキャップ50との間や第2
低融点ガラス320とその最下層の低融点ガラス層32
0a下面に接合するリード200との間に過大な応力が
加わるのを防いでいる。
【0029】具体的には、キャップ50を熱膨張係数が
7〜9×10-7/℃のアルミナセラミックを用いて形成
した場合には、第2低融点ガラス320を、その最下層
の低融点ガラス層320aに銅又は銅合金からなるリー
ド200に近い熱膨張係数を持つ熱膨張係数が20〜2
3×10-7/℃の低融点ガラスを用い、その中間層の低
融点ガラス層320bに熱膨張係数が13〜15×10
-7/℃の低融点ガラスを用い、その最上層の低融点ガラ
ス層320cにアルミナセラミックに近い熱膨張係数を
持つ熱膨張係数が7〜9×10-7/℃の低融点ガラスを
用いて形成している。
【0030】また、キャップ50を熱膨張係数が5〜6
×10-7/℃の窒化アルミニウムセラミック又はムライ
トセラミックを用いて形成した場合には、第2低融点ガ
ラス320を、その最下層の低融点ガラス層320aに
銅又は銅合金からなるリード200に近い熱膨張係数を
持つ熱膨張係数が20〜23×10-7/℃の低融点ガラ
スを用い、その中間層の低融点ガラス層320bに熱膨
張係数が11〜12×10-7/℃の低融点ガラスを用
い、その最上層の低融点ガラス層320cに窒化アルミ
ニウムセラミック又はムライトセラミックに近い熱膨張
係数を持つ熱膨張係数が5〜6×10-7/℃の低融点ガ
ラスを用いて形成している。
【0031】上記3層の低融点ガラス層300a、30
0b、300cを順次積層してなる第1低融点ガラス3
00又は上記3層の低融点ガラス層320a、320
b、320cを順次積層してなる第2低融点ガラス32
0は、それらの各低融点ガラス層形成用のガラスペース
トを約1mmの厚さにベース10上面やキャップ50下
面にスクリーン印刷等により順次塗布して焼成すること
により形成している。
【0032】低融点ガラス層300a、300b、30
0c又は低融点ガラス層320a、320b、320c
には、例えばPbO−Bi2 3 −SiO2 又はPbO
−B2 3 −SiO2 を母材とする低融点ガラスを用い
ている。
【0033】また、銅又は銅合金からなるリード200
をベース10上面に第1低融点ガラス300を介して接
合したり、そのベース10上面に接合したリード200
部分にキャップ50下面を第2低融点ガラス320を介
して接合したりする際には、それらを窒素還元雰囲気に
保持した電気炉内に入れて高温に加熱して接合してい
る。
【0034】図1と図2に示した半導体装置は、以上の
ように構成している。
【0035】なお、上述半導体装置において、ベース1
0を熱膨張係数が7〜9×10-7/℃のアルミナセラミ
ックで形成した場合には、キャップ50もアルミナセラ
ミックで形成するのが良く、また、ベース10を熱膨張
係数が5〜6×10-7/℃の窒化アルミニウムセラミッ
ク又はムライトセラミックで形成した場合には、キャッ
プ50も窒化アルミニウムセラミック又はムライトセラ
ミックで形成するのが良い。その理由は、それらの材料
からなるベース10とキャップ50とリード200とを
共に電気炉内に入れてそれらを第1低融点ガラス300
や第2低融点ガラス320を介して接合した際に、ベー
ス10とキャップ50との熱膨張係数の差に基づく過大
な応力がベース10又はキャップ50から第1低融点ガ
ラス300や第2低融点ガラス320に加わって、第1
低融点ガラス300や第2低融点ガラス320にクラッ
クが生ずる虞があるからである。
【0036】また、第1低融点ガラス300又は第2低
融点ガラス320は、熱膨張係数の異なる4層以上の低
融点ガラス層(図示せず)を積層して形成して、それら
の各低融点ガラス層の熱膨張係数を、その上層の低融点
ガラス層に行くに従いその最上層の低融点ガラス層上面
に接合するリード200又はキャップ50の熱膨張係数
に漸次近づけると共に、その下層の低融点ガラス層に行
くに従いその最下層の低融点ガラス層下面に接合するベ
ース10又はリード20の熱膨張係数に漸次近づけても
良く、そのようにしても、上述半導体装置と同様にし
て、第1低融点ガラス300又は第2低融点ガラス32
0とその最上層の低融点ガラス層上面に接合するリード
200又はキャップ50との間や第1低融点ガラス30
0又は第2低融点ガラス320とその最下層の低融点ガ
ラス層下面に接合するベース10又はリード200との
間に過大な応力が加わるのを防止できる。
【0037】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、セラミックからなるベースに銅又は銅合金
からなるリードを第1低融点ガラスを介して接合した
り、そのベースに接合したリード部分にセラミックから
なるキャップを第2低融点ガラスを介して接合したりし
た際に、第1低融点ガラス又は第2低融点ガラスがベー
ス又はキャップから剥離したり、第1低融点ガラス又は
第2低融点ガラスにクラックが生じたりするのを防止で
きる。
【0038】それと共に、リードに低抵抗値、低インダ
クタンス値を持つ銅又は銅合金からなるリードを用い
て、リードの電気特性を大幅に向上させることができ
る。
【図面の簡単な説明】
【図1】本発明の半導体装置の正面断面図である。
【図2】図1の一部拡大図である。
【図3】従来のガラス封止タイプの半導体装置の正面断
面図である。
【符号の説明】
10 ベース 12 窪み 20、200 リード 30、300 第1低融点ガラス 300a、300b、300c 低融点ガラス層 32、320 第2低融点ガラス 320a、320b、320c 低融点ガラス層 40 半導体チップ 50 キャップ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 セラミックからなるベースに銅又は銅合
    金からなるリードを第1低融点ガラスを介して接合する
    と共に、前記ベースにマウントした半導体チップの上方
    をセラミックからなるキャップで覆って、そのキャップ
    をベースに接合した前記リード部分に第2低融点ガラス
    を介して接合してなる半導体装置であって、前記第1低
    融点ガラスと第2低融点ガラスを熱膨張係数の異なる3
    層以上の低融点ガラス層を積層してそれぞれ形成して、
    それらの各低融点ガラス層の熱膨張係数を、その上層の
    低融点ガラス層に行くに従いその最上層の低融点ガラス
    層上面に接合する前記リード又はキャップの熱膨張係数
    に漸次近づけると共に、その下層の低融点ガラス層に行
    くに従いその最下層の低融点ガラス層下面に接合する前
    記ベース又はリードの熱膨張係数に漸次近づけたことを
    特徴とする半導体装置。
  2. 【請求項2】 アルミナセラミックからなるベースとキ
    ャップを用いた請求項1記載の半導体装置。
  3. 【請求項3】 窒化アルミニウムセラミックからなるベ
    ースとキャップを用いた請求項1記載の半導体装置。
  4. 【請求項4】 ムライトセラミックからなるベースとキ
    ャップを用いた請求項1記載の半導体装置。
  5. 【請求項5】 窒化アルミニウムセラミックからなるベ
    ースとムライトセラミックからなるキャップを用いた請
    求項1記載の半導体装置。
  6. 【請求項6】 ムライトセラミックからなるベースと窒
    化アルミニウムセラミックからなるキャップを用いた請
    求項1記載の半導体装置。
JP5344256A 1993-12-17 1993-12-17 半導体装置 Pending JPH07176645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5344256A JPH07176645A (ja) 1993-12-17 1993-12-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5344256A JPH07176645A (ja) 1993-12-17 1993-12-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH07176645A true JPH07176645A (ja) 1995-07-14

Family

ID=18367845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5344256A Pending JPH07176645A (ja) 1993-12-17 1993-12-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH07176645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015209347A (ja) * 2014-04-24 2015-11-24 株式会社ノリタケカンパニーリミテド 接合材およびその利用
WO2017051590A1 (ja) * 2015-09-25 2017-03-30 株式会社日立製作所 接合材及びそれを用いた接合体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015209347A (ja) * 2014-04-24 2015-11-24 株式会社ノリタケカンパニーリミテド 接合材およびその利用
WO2017051590A1 (ja) * 2015-09-25 2017-03-30 株式会社日立製作所 接合材及びそれを用いた接合体
JPWO2017051590A1 (ja) * 2015-09-25 2018-03-22 株式会社日立製作所 接合材及びそれを用いた接合体
US10442724B2 (en) 2015-09-25 2019-10-15 Hitachi Ltd. Joining material and joined body using same

Similar Documents

Publication Publication Date Title
JPH05256693A (ja) 赤外線検知器の冷却構造
JPH0454973B2 (ja)
JPH07176645A (ja) 半導体装置
JPH0719155Y2 (ja) 半導体パツケージ
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JP2678511B2 (ja) 半導体素子収納用パッケージ
JPH0770634B2 (ja) セラミツクスパツケ−ジ及びその製造方法
JPS63178548A (ja) 電子部品用パツケ−ジとその製造方法
JP2750237B2 (ja) 電子部品収納用パッケージ
JPH10154770A (ja) セラミックスパッケージの製造方法
JP3204771B2 (ja) セラミックパッケージ
JP2763476B2 (ja) 配線基板及びその製造方法
JP2763417B2 (ja) 半導体素子収納用パッケージの製造方法
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JP2685083B2 (ja) 半導体素子収納用パッケージの製造方法
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2003197803A (ja) 半導体パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2631397B2 (ja) 半導体素子収納用パッケージ
JPH0992748A (ja) 半導体素子用パッケージ
JPS60123044A (ja) 半導体装置
JPH06163788A (ja) 半導体素子収納用パッケージの製造方法
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ