JPS6043660B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6043660B2 JPS6043660B2 JP53010334A JP1033478A JPS6043660B2 JP S6043660 B2 JPS6043660 B2 JP S6043660B2 JP 53010334 A JP53010334 A JP 53010334A JP 1033478 A JP1033478 A JP 1033478A JP S6043660 B2 JPS6043660 B2 JP S6043660B2
- Authority
- JP
- Japan
- Prior art keywords
- point glass
- melting point
- semiconductor device
- cap
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、低融点硝子封止型半導体装置の改良に関する
。
。
従来の低融点硝子封止型半導体装置は、基板とキャップ
の間にリードが挿入されその三者を低融点硝子て固着し
、基板の内部空間には、半導体素子が固着され、該素子
電極とリードとを金属細線で結線されたものである。
の間にリードが挿入されその三者を低融点硝子て固着し
、基板の内部空間には、半導体素子が固着され、該素子
電極とリードとを金属細線で結線されたものである。
第１図は従来の低融点硝子封止型半導体装置の１例の断
面図、第２図は該半導体装置の内部りード周辺の部分拡
大図である。
面図、第２図は該半導体装置の内部りード周辺の部分拡
大図である。
アルミナやステアタイト、フォルステライト等のセラミ
ックの基板または銅、コバール等の金属の基板のほぼ中
央の凹部に半導体素子２（以下チップと称す）を固着す
る為の半導体素子固着部３（以下アイランド部と称す）
となるメタライズ層７がＡｕペーストによりつくられて
いる。
ックの基板または銅、コバール等の金属の基板のほぼ中
央の凹部に半導体素子２（以下チップと称す）を固着す
る為の半導体素子固着部３（以下アイランド部と称す）
となるメタライズ層７がＡｕペーストによりつくられて
いる。
次に、鉄・ニッケル合金、銅あるいはコバール等から成
るリードフレームの放射状に配置された内部りード４は
アイランド部３の凹部周辺から基板１に重ね合わされて
各材料の熱膨脹特性に合つた低融点硝子５によつて接着
されている。又、内部リード４の先端にはアルミニウム
又は金が被着されている。この様に構成された半導体装
置用容器には、アイランド部３にチップ２を固着した後
チップ電極と内部リード４の先端との間をループ状の形
状の金属細線６で結線し、アルミナ、ステアタイト、フ
ォルステライト等のセラミックキャップ又は銅、コバー
ル等の金属キャップ８を低融点硝子５を用いて封止する
ものであつた。この様な構造の低融点硝子封止型半導体
装置において、２４ピンリード以上になつた場合にリー
ド間容量が大きくなつてしまうため内部リード４のリー
ド間隙Ｗを小さくすることができず、アイランド３の大
きさを８×７ｗｇｎ以下にすることがむずカルい。
るリードフレームの放射状に配置された内部りード４は
アイランド部３の凹部周辺から基板１に重ね合わされて
各材料の熱膨脹特性に合つた低融点硝子５によつて接着
されている。又、内部リード４の先端にはアルミニウム
又は金が被着されている。この様に構成された半導体装
置用容器には、アイランド部３にチップ２を固着した後
チップ電極と内部リード４の先端との間をループ状の形
状の金属細線６で結線し、アルミナ、ステアタイト、フ
ォルステライト等のセラミックキャップ又は銅、コバー
ル等の金属キャップ８を低融点硝子５を用いて封止する
ものであつた。この様な構造の低融点硝子封止型半導体
装置において、２４ピンリード以上になつた場合にリー
ド間容量が大きくなつてしまうため内部リード４のリー
ド間隙Ｗを小さくすることができず、アイランド３の大
きさを８×７ｗｇｎ以下にすることがむずカルい。
しかもこのアイランド径に対して非常にｊ小さなチップ
例えば１．５Ｔ！ｇｎ口程度のものを搭載した場合にチ
ップ電極と内部リードを結線する金属細線長が最大４．
７ｗｒｍにもなり、第２図に示すように金属細線６のた
るみによる金属細線同志の短絡、金属細線の引張強度の
低下、作業性の低下に７つながり、信頼性、製造歩留り
、作業性が悪くなる欠点があつた。本発明は上記欠点を
除き、大きなアイランド径の半導体装置用容器に非常に
小さなチップを搭載可能とした低融点硝子封止型半導体
装置を提供するものである。
例えば１．５Ｔ！ｇｎ口程度のものを搭載した場合にチ
ップ電極と内部リードを結線する金属細線長が最大４．
７ｗｒｍにもなり、第２図に示すように金属細線６のた
るみによる金属細線同志の短絡、金属細線の引張強度の
低下、作業性の低下に７つながり、信頼性、製造歩留り
、作業性が悪くなる欠点があつた。本発明は上記欠点を
除き、大きなアイランド径の半導体装置用容器に非常に
小さなチップを搭載可能とした低融点硝子封止型半導体
装置を提供するものである。
本発明は、低融点硝子封止型半導体装置において、該半
導体装置の基板に固着された半導体素子電極から外部導
出リードに接続される金属細線の一部分をキャップ裏面
に設けた低融点硝子に溶融固着したことを特徴とする。
導体装置の基板に固着された半導体素子電極から外部導
出リードに接続される金属細線の一部分をキャップ裏面
に設けた低融点硝子に溶融固着したことを特徴とする。
次に、本発明を実施例により図面を用いて説明する。第
３図は本発明の半導体装置の１実施例の断面図である。
３図は本発明の半導体装置の１実施例の断面図である。
アルミナ、ステアタイト、フォルステライト等のセラミ
ック基板又は銅、コバール等の金属板１１のほぼ中央の
凹部にチップ１２を固着する為のアイランド部１３とな
るメタライズ層１７がＡｕペーストによりつくられてい
る。
ック基板又は銅、コバール等の金属板１１のほぼ中央の
凹部にチップ１２を固着する為のアイランド部１３とな
るメタライズ層１７がＡｕペーストによりつくられてい
る。
次に、鉄・ニッケル合金、銅あるいはコバール等から成
るリードフレームの放射状に配置された内部リード１４
はアイランド部１３の凹部周辺の基板１１の周辺部１「
に重ね合わされて各材料の熱膨脹特性に合つた低融点硝
子１５によつて接着されている。又、内部リード１４の
先端にはアルミニウム又は金が被着されている。この様
に構成された半導体装置用容器には、アイランド部１３
にチップ１２を固着した後チップ電極と内部リード１４
の先端との間をループ状の形状を有して金属細線１６で
−結線する。次に、アルミナ、ステアタイト、フォルス
テライト等のセラミックキャップ又は銅、コバール等の
金属キャップ１８の中央凹部１『の深さを従来のキャッ
プの深さよりも浅くして、各種キャップ材料、リード材
料の熱膨脹係数に合つ！た低融点硝子１５を塗布する。
次に、前記キャップを使用して封止する。
るリードフレームの放射状に配置された内部リード１４
はアイランド部１３の凹部周辺の基板１１の周辺部１「
に重ね合わされて各材料の熱膨脹特性に合つた低融点硝
子１５によつて接着されている。又、内部リード１４の
先端にはアルミニウム又は金が被着されている。この様
に構成された半導体装置用容器には、アイランド部１３
にチップ１２を固着した後チップ電極と内部リード１４
の先端との間をループ状の形状を有して金属細線１６で
−結線する。次に、アルミナ、ステアタイト、フォルス
テライト等のセラミックキャップ又は銅、コバール等の
金属キャップ１８の中央凹部１『の深さを従来のキャッ
プの深さよりも浅くして、各種キャップ材料、リード材
料の熱膨脹係数に合つ！た低融点硝子１５を塗布する。
次に、前記キャップを使用して封止する。
まず、第４図に示すように、前記キャップ１８を封入治
具２０の溝に入れる。次に、組立ての完了した半導体装
置用容器をキャップとずれないように３位置決めして、
その上にのせ、さらにおもり２１をのせてベルト炉等に
通して加熱し低融点硝子１５を軟化させ、半導体装置用
容器とキャップを固着封止する。これにより基板１１の
周辺部１「とキャップ１８の周辺部とがリード１４を間
にはさんで低融点硝子１５により固着１体化されて気密
封止される。この時にループ状の形状をなしている金属
細線１６の上部１６゛は、キャップ１８の中央部１『の
チップ、金属細線に相対向する面上の低融点ガラス１５
に接触して溶融固着される。すなわち低融点ガラス層の
厚さを含めて各部フ分の寸法はこのように金属細線１６
の頂上（上部）１６″が低融点硝子層１５内に入るよう
に定められている。更に内部リード１４の結線部にはシ
ール部１９すなわち周辺部の低融点硝子１５が軟化流動
して、結線部を埋込み金属細線の短絡、・はがれが防止
可能となる。以上説明したように、本発明の半導体装置
は、半導体装置用容器のアイランド径を最大のものを１
種類用意しておけば、アイランド径に対して最大のチッ
プから最小のチップまで搭載可能な構造を備えている為
に、リード間容量、金属細線のショート防止及び引張強
度を増大させ、信頼性の向上、製造原価の低減に寄与す
るものである。
具２０の溝に入れる。次に、組立ての完了した半導体装
置用容器をキャップとずれないように３位置決めして、
その上にのせ、さらにおもり２１をのせてベルト炉等に
通して加熱し低融点硝子１５を軟化させ、半導体装置用
容器とキャップを固着封止する。これにより基板１１の
周辺部１「とキャップ１８の周辺部とがリード１４を間
にはさんで低融点硝子１５により固着１体化されて気密
封止される。この時にループ状の形状をなしている金属
細線１６の上部１６゛は、キャップ１８の中央部１『の
チップ、金属細線に相対向する面上の低融点ガラス１５
に接触して溶融固着される。すなわち低融点ガラス層の
厚さを含めて各部フ分の寸法はこのように金属細線１６
の頂上（上部）１６″が低融点硝子層１５内に入るよう
に定められている。更に内部リード１４の結線部にはシ
ール部１９すなわち周辺部の低融点硝子１５が軟化流動
して、結線部を埋込み金属細線の短絡、・はがれが防止
可能となる。以上説明したように、本発明の半導体装置
は、半導体装置用容器のアイランド径を最大のものを１
種類用意しておけば、アイランド径に対して最大のチッ
プから最小のチップまで搭載可能な構造を備えている為
に、リード間容量、金属細線のショート防止及び引張強
度を増大させ、信頼性の向上、製造原価の低減に寄与す
るものである。
第１図は従来の低融点硝子封止型半導体装置の１例の断
面図、第２図は該半導体装置の内部リード周辺の部分拡
大平面図、第３図は本発明の半導体装置の１実施例の断
面図、第４図は第３図の半導体装置の製造を示す断面図
である。 １，１１・・・基板、２，１２・・・チップ（半導体素
子）、３，１３・・・チップ（半導体素子）固着部、４
，１４・・・内部リード、５，１５・・・低融点硝子、
６，１６・・・金属細線、１６″・・・ループ状の金属
細線の上部、７，１７・・・メタライズ層、８，１８・
・キャップ、９，１９・・・シール部、Ｗ・・・リード
間隙、１Ｖ・・・基板の周辺部（シール部）、１『・・
キャップの中央部、２０・・・封入治具、２１・・・お
もり。
面図、第２図は該半導体装置の内部リード周辺の部分拡
大平面図、第３図は本発明の半導体装置の１実施例の断
面図、第４図は第３図の半導体装置の製造を示す断面図
である。 １，１１・・・基板、２，１２・・・チップ（半導体素
子）、３，１３・・・チップ（半導体素子）固着部、４
，１４・・・内部リード、５，１５・・・低融点硝子、
６，１６・・・金属細線、１６″・・・ループ状の金属
細線の上部、７，１７・・・メタライズ層、８，１８・
・キャップ、９，１９・・・シール部、Ｗ・・・リード
間隙、１Ｖ・・・基板の周辺部（シール部）、１『・・
キャップの中央部、２０・・・封入治具、２１・・・お
もり。
Claims (1)
- １ 基板の周辺部とキャップの周辺部とをその間にリー
ドをはさんで低融点硝子により１体化して気密封止し、
該気密封止された内部において、該基板側に固着せる半
導体素子の電極と該リードとをループ状の形状をなす金
属細線により接続された低融点硝子封止型の半導体装置
において、前記キャップの中央部であつて前記半導体素
子および前記金属細線に向い合う面には低融点硝子層が
被着しており、前記ループ状の金属細線の上部はこの低
融点硝子層内に入りこんで固着されていることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53010334A JPS6043660B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53010334A JPS6043660B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54102969A JPS54102969A (en) | 1979-08-13 |
| JPS6043660B2 true JPS6043660B2 (ja) | 1985-09-30 |
Family
ID=11747293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53010334A Expired JPS6043660B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043660B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10843453B2 (en) | 2016-10-10 | 2020-11-24 | Akk Gmbh | Composite panel with barrier layer and method for manufacturing a letterpress plate |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821129B2 (en) * | 2004-12-08 | 2010-10-26 | Agilent Technologies, Inc. | Low cost hermetic ceramic microcircuit package |
| JP2007081127A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
-
1978
- 1978-01-31 JP JP53010334A patent/JPS6043660B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10843453B2 (en) | 2016-10-10 | 2020-11-24 | Akk Gmbh | Composite panel with barrier layer and method for manufacturing a letterpress plate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54102969A (en) | 1979-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389739A (en) | Electronic device packaging assembly | |
| JPH0454973B2 (ja) | ||
| US5134246A (en) | Ceramic-glass integrated circuit package with integral ground and power planes | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| US3803458A (en) | Package for a microelectronic device | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPS59189659A (ja) | 半導体装置 | |
| JPH0287655A (ja) | 半導体装置 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JPS63240055A (ja) | 半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH05226493A (ja) | ガラス封止型集積回路 | |
| JPH03292761A (ja) | チップキャリヤ | |
| JPS59139658A (ja) | 電子回路装置 | |
| JPS61101061A (ja) | 半導体装置 | |
| JPH0357255A (ja) | 樹脂封止型半導体装置 | |
| JPH06112348A (ja) | ハイブリッド回路 | |
| JPS59139652A (ja) | 電子回路装置の実装構造 | |
| JPH04267360A (ja) | 半導体装置 |