JPH07176702A - ダイナミック・ランダムアクセス・メモリ装置およびその検査方法 - Google Patents
ダイナミック・ランダムアクセス・メモリ装置およびその検査方法Info
- Publication number
- JPH07176702A JPH07176702A JP4064597A JP6459792A JPH07176702A JP H07176702 A JPH07176702 A JP H07176702A JP 4064597 A JP4064597 A JP 4064597A JP 6459792 A JP6459792 A JP 6459792A JP H07176702 A JPH07176702 A JP H07176702A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- self
- time
- function
- cycle time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 データ保持時間の劣化がなく、また厳しい検
査によって長時間使用した場合でも半導体装置の信頼性
を確保する。 【構成】 検査開始からセルフリフレッシュモードに入
りセルフリフレッシュ時間tREFの検査を行い、FALLにな
ると不良品とし、RASSしたものに対してはセルフリフレ
ッシュ時間P1を測定し、次に通常モードでリフレッシュ
時間tREFの検査を行う。このようにしてFALLすると不良
品とし、PASSしたものを良品とし検査終了とする。
査によって長時間使用した場合でも半導体装置の信頼性
を確保する。 【構成】 検査開始からセルフリフレッシュモードに入
りセルフリフレッシュ時間tREFの検査を行い、FALLにな
ると不良品とし、RASSしたものに対してはセルフリフレ
ッシュ時間P1を測定し、次に通常モードでリフレッシュ
時間tREFの検査を行う。このようにしてFALLすると不良
品とし、PASSしたものを良品とし検査終了とする。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミック・ランダ
ムアクセス・メモリ装置とその検査方法に関するもので
ある。
ムアクセス・メモリ装置とその検査方法に関するもので
ある。
【０００２】
【従来の技術】最近、ダイナミック・ランダムアクセス
・メモリ装置（以下ＤＲＡＭと記す）の利用が高まり、
特にバッテリーバックアップを考慮したデータ保持時間
が長くリフレッシュ時間の長いものやセルフリフレッシ
ュ機能を搭載したＤＲＡＭの要望が高まっている。ここ
では、従来のセルフリフレッシュ機能を搭載したＤＲＡ
Ｍとその検査方法および製造方法について説明する。ま
ず、ＤＲＡＭの特徴について簡単に説明する。ＤＲＡＭ
はメモリセル容量に電荷を蓄積することによりデータを
記憶し、データの読み出し時にはメモリセル容量に蓄積
された電荷を読み出す。このメモリセル容量に蓄積され
た電荷は時間が経過すると共にリークし電荷量が減少し
一定時間経過後には、データを正確には読み出せなくな
る。このため、一定時間経過後に電荷を保持する動作を
行わなければならない。この電荷を保持する動作のこと
をリフレッシュ動作という。通常このリフレッシュ動作
を行うためには外部制御信号を入力しなければならな
い。セルフリフレッシュ機能とは、外部制御信号の入力
なしでＤＲＡＭ自信が内部で発生する内部制御信号によ
りリフレッシュ動作を行なう機能である。セルフリフレ
ッシュ機能も含めリフレッシュ動作ではメモリセル容量
に蓄積された電荷をセンスアンプの動作により増幅し再
書き込みによってデータ保持を行なうため、センスアン
プの動作等により多くの電流が流れそれだけの電力が消
費される。よって、データ保持時間が長くリフレッシュ
周期時間を長くすることができれば、消費電力を少なく
することができ、特にバッテリーバックアップ時に有利
である。
・メモリ装置（以下ＤＲＡＭと記す）の利用が高まり、
特にバッテリーバックアップを考慮したデータ保持時間
が長くリフレッシュ時間の長いものやセルフリフレッシ
ュ機能を搭載したＤＲＡＭの要望が高まっている。ここ
では、従来のセルフリフレッシュ機能を搭載したＤＲＡ
Ｍとその検査方法および製造方法について説明する。ま
ず、ＤＲＡＭの特徴について簡単に説明する。ＤＲＡＭ
はメモリセル容量に電荷を蓄積することによりデータを
記憶し、データの読み出し時にはメモリセル容量に蓄積
された電荷を読み出す。このメモリセル容量に蓄積され
た電荷は時間が経過すると共にリークし電荷量が減少し
一定時間経過後には、データを正確には読み出せなくな
る。このため、一定時間経過後に電荷を保持する動作を
行わなければならない。この電荷を保持する動作のこと
をリフレッシュ動作という。通常このリフレッシュ動作
を行うためには外部制御信号を入力しなければならな
い。セルフリフレッシュ機能とは、外部制御信号の入力
なしでＤＲＡＭ自信が内部で発生する内部制御信号によ
りリフレッシュ動作を行なう機能である。セルフリフレ
ッシュ機能も含めリフレッシュ動作ではメモリセル容量
に蓄積された電荷をセンスアンプの動作により増幅し再
書き込みによってデータ保持を行なうため、センスアン
プの動作等により多くの電流が流れそれだけの電力が消
費される。よって、データ保持時間が長くリフレッシュ
周期時間を長くすることができれば、消費電力を少なく
することができ、特にバッテリーバックアップ時に有利
である。
【０００３】図１１は、セルフリフレッシュ機能になる
ためのタイミングの一例である。図１２は、従来のセル
フリフレッシュ機能の検査方法である。
ためのタイミングの一例である。図１２は、従来のセル
フリフレッシュ機能の検査方法である。
【０００４】まず、図１１を用いて、セルフリフレッシ
ュ機能になるためのタイミングについて説明する。／RA
S（Row addres strobe）、／CAS（Column addres strob
e）は外部制御信号、／RG0は内部制御信号、P12ないしP
13は期間を示しP12がリフレッシュ周期時間である。図
のように／CASを論理電圧“Ｌ”とした後に／RASを論理
電圧“Ｌ”とする。／RASを論理電圧“Ｌ”で保持し、
しばらくすると／RASを論理電圧“Ｌ”で保持している
間、内部制御信号／RG0は期間P12のサイクルで論理電圧
“Ｈ”から論理電圧“Ｌ”のパルス信号が１つ発生する
信号となる。この内部制御信号／RG0をリフレッシュ信
号として使用したセルフリフレッシュ動作を行なうもの
である。
ュ機能になるためのタイミングについて説明する。／RA
S（Row addres strobe）、／CAS（Column addres strob
e）は外部制御信号、／RG0は内部制御信号、P12ないしP
13は期間を示しP12がリフレッシュ周期時間である。図
のように／CASを論理電圧“Ｌ”とした後に／RASを論理
電圧“Ｌ”とする。／RASを論理電圧“Ｌ”で保持し、
しばらくすると／RASを論理電圧“Ｌ”で保持している
間、内部制御信号／RG0は期間P12のサイクルで論理電圧
“Ｈ”から論理電圧“Ｌ”のパルス信号が１つ発生する
信号となる。この内部制御信号／RG0をリフレッシュ信
号として使用したセルフリフレッシュ動作を行なうもの
である。
【０００５】次に図１２は、従来のセルフリフレッシュ
機能の検査方法について説明する。P12は上記で説明し
たリフレッシュ周期期間、tREFがメモリセルのデータ保
持時間であるリフレッシュ時間、ｎは全メモリセルのリ
フレッシュを行なうために最低必要なリフレッシュ回
数、FAILは検査に対して不合格、PASSは検査に対して合
格であることを示す。図１１のタイミングによるセルフ
リフレッシュの場合にはリフレッシュ時間tREFは、tREF
＝P12×ｎとなる。従来のセルフリフレッシュ機能の検
査方法は、図１１のタイミングにより実際にセルフリフ
レッシュモードに入り内部制御信号／RG0で決定される
リフレッシュ時間tREF（tREF＝P12×ｎ）で正常に全メ
モリセルがリフレッシュを行なえるかを検査するもので
ある。この検査を行うためにはセルフリフレッシュモー
ドに入った後で、リフレッシュ時間tREF（tREF＝P12×
ｎ）より充分長く、セルフリフレッシュ機能が正常に動
作していないとするとメモリセルのデータ保持ができず
誤動作する時間を保持し、正常に動作するかを確認して
いる。
機能の検査方法について説明する。P12は上記で説明し
たリフレッシュ周期期間、tREFがメモリセルのデータ保
持時間であるリフレッシュ時間、ｎは全メモリセルのリ
フレッシュを行なうために最低必要なリフレッシュ回
数、FAILは検査に対して不合格、PASSは検査に対して合
格であることを示す。図１１のタイミングによるセルフ
リフレッシュの場合にはリフレッシュ時間tREFは、tREF
＝P12×ｎとなる。従来のセルフリフレッシュ機能の検
査方法は、図１１のタイミングにより実際にセルフリフ
レッシュモードに入り内部制御信号／RG0で決定される
リフレッシュ時間tREF（tREF＝P12×ｎ）で正常に全メ
モリセルがリフレッシュを行なえるかを検査するもので
ある。この検査を行うためにはセルフリフレッシュモー
ドに入った後で、リフレッシュ時間tREF（tREF＝P12×
ｎ）より充分長く、セルフリフレッシュ機能が正常に動
作していないとするとメモリセルのデータ保持ができず
誤動作する時間を保持し、正常に動作するかを確認して
いる。
【０００６】
【発明が解決しようとする課題】このような従来のＤＲ
ＡＭおよび検査方法および製造方法では、セルフリフレ
ッシュ機能の検査において、セルフリフレッシュ機能時
の内部制御信号で決定されるリフレッシュ時間tREFでの
データ保持時間の検査しか行なえない。また長時間使用
しているうちにデータ保持時間が劣化するため余裕をも
った厳しい検査を行なえていない。このため、長時間使
用しているうちに不良となることがあり半導体装置の信
頼性が低くなるという問題があった。
ＡＭおよび検査方法および製造方法では、セルフリフレ
ッシュ機能の検査において、セルフリフレッシュ機能時
の内部制御信号で決定されるリフレッシュ時間tREFでの
データ保持時間の検査しか行なえない。また長時間使用
しているうちにデータ保持時間が劣化するため余裕をも
った厳しい検査を行なえていない。このため、長時間使
用しているうちに不良となることがあり半導体装置の信
頼性が低くなるという問題があった。
【０００７】本発明は上記問題点に鑑み、データ保持時
間の劣化がなく、また厳しい検査によって長時間使用し
た場合でも半導体装置の信頼性を確保できるダイナミッ
ク・ランダムアクセス・メモリ装置およびその検査方法
を提供することを目的とする。
間の劣化がなく、また厳しい検査によって長時間使用し
た場合でも半導体装置の信頼性を確保できるダイナミッ
ク・ランダムアクセス・メモリ装置およびその検査方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のダイナミック・ランダムアクセス・メモリ
装置は、自己データ再書き込みによるデータ保持機能を
有し、規格のセルフリフレッシュ機能のセルフリフレッ
シュ周期時間より長いセルフリフレッシュ周期時間とな
るセルフリフレッシュ機能が外部制御信号により設定さ
れる。
めに本発明のダイナミック・ランダムアクセス・メモリ
装置は、自己データ再書き込みによるデータ保持機能を
有し、規格のセルフリフレッシュ機能のセルフリフレッ
シュ周期時間より長いセルフリフレッシュ周期時間とな
るセルフリフレッシュ機能が外部制御信号により設定さ
れる。
【０００９】また、前記セルフリフレッシュの周期時間
を変更するためのセルフリフレッシュ周期時間切り換え
回路を有し、測定されたセルフリフレッシュ周期時間と
データ保持時間の実力値を比較することにより、前記測
定されたリフレッシュ周期よりも短いセルフリフレッシ
ュ周期に切り換える。
を変更するためのセルフリフレッシュ周期時間切り換え
回路を有し、測定されたセルフリフレッシュ周期時間と
データ保持時間の実力値を比較することにより、前記測
定されたリフレッシュ周期よりも短いセルフリフレッシ
ュ周期に切り換える。
【００１０】また、冗長メモリセルを有し、前記規格の
セルフリフレッシュ機能のセルフリフレッシュ周期時間
より長いセルフリフレッシュ周期時間となるセルフリフ
レッシュ機能の検査で不良となるメモリセルを冗長メモ
リセルに置き換える。
セルフリフレッシュ機能のセルフリフレッシュ周期時間
より長いセルフリフレッシュ周期時間となるセルフリフ
レッシュ機能の検査で不良となるメモリセルを冗長メモ
リセルに置き換える。
【００１１】上記問題点を解決するために本発明のダイ
ナミック・ランダムアクセス・メモリ装置の検査方法
は、自己データ再書き込みによるデータ保持機能を有し
たダイナミック・ランダムアクセス・メモリ装置のセル
フリフレッシュ周期時間を測定し、前記セルフリフレッ
シュ周期時間の定数倍のデータ保持時間のリフレッシュ
時間の試験を行う。
ナミック・ランダムアクセス・メモリ装置の検査方法
は、自己データ再書き込みによるデータ保持機能を有し
たダイナミック・ランダムアクセス・メモリ装置のセル
フリフレッシュ周期時間を測定し、前記セルフリフレッ
シュ周期時間の定数倍のデータ保持時間のリフレッシュ
時間の試験を行う。
【００１２】また、前記セルフリフレッシュ周期時間の
測定をセルフリフレッシュ電流とRASオンリーリフレッ
シュ電流を比較する。
測定をセルフリフレッシュ電流とRASオンリーリフレッ
シュ電流を比較する。
【００１３】
【作用】本発明のＤＲＡＭおよび検査方法および製造方
法では、セルフリフレッシュ機能時のリフレッシュ時間
に対して厳しい検査を行なえるため信頼性の高い半導体
装置とすることができ、また、この検査方法による不良
メモリセルを冗長メモリセルに置き換える製造方法によ
りセルフリフレッシュ機能の良品率を上げることができ
る。
法では、セルフリフレッシュ機能時のリフレッシュ時間
に対して厳しい検査を行なえるため信頼性の高い半導体
装置とすることができ、また、この検査方法による不良
メモリセルを冗長メモリセルに置き換える製造方法によ
りセルフリフレッシュ機能の良品率を上げることができ
る。
【００１４】
【実施例】以下、本発明を実施例によって説明する。
【００１５】まず、本発明の第１の実施例として、セル
フリフレッシュ周期時間の定数倍のデータ保持時間のリ
フレッシュ時間の試験を行うＤＲＡＭの検査方法につい
て図１のフロー図に沿って説明する。期間P1はセルフリ
フレッシュ周期時間、tREFはメモリセルのデータ保持時
間であるリフレッシュ時間、αは定数、ｎは全メモリセ
ルのリフレッシュを行なうために最低必要なリフレッシ
ュ回数である。まず、検査開始からセルフリフレッシュ
モードに入りセルフリフレッシュ時間tREF（tREF＝P1×
ｎ）の検査を行ない、不合格（以下、FAILという）にな
る不良品とし、合格（以下、PASSという）したものに対
しては、セルフリフレッシュ周期時間P1を測定し、次
に、通常モードでリフレッシュ時間tREF（tREF＝α×P1
×ｎ：α＞１）の検査を行なう。このようにしてFAILす
ると不良品とし、PASSしたものを良品とし検査終了とす
る。この検査方法の特徴は、セルフリフレッシュ機能時
のリフレッシュ時間に対して厳しい検査を行なえるた
め、長期に渡って使用しているうちにデータ保持時間で
あるリフレッシュ時間が少し短くなっても動作させるこ
とができる。このため信頼性の高い半導体装置が得られ
る。
フリフレッシュ周期時間の定数倍のデータ保持時間のリ
フレッシュ時間の試験を行うＤＲＡＭの検査方法につい
て図１のフロー図に沿って説明する。期間P1はセルフリ
フレッシュ周期時間、tREFはメモリセルのデータ保持時
間であるリフレッシュ時間、αは定数、ｎは全メモリセ
ルのリフレッシュを行なうために最低必要なリフレッシ
ュ回数である。まず、検査開始からセルフリフレッシュ
モードに入りセルフリフレッシュ時間tREF（tREF＝P1×
ｎ）の検査を行ない、不合格（以下、FAILという）にな
る不良品とし、合格（以下、PASSという）したものに対
しては、セルフリフレッシュ周期時間P1を測定し、次
に、通常モードでリフレッシュ時間tREF（tREF＝α×P1
×ｎ：α＞１）の検査を行なう。このようにしてFAILす
ると不良品とし、PASSしたものを良品とし検査終了とす
る。この検査方法の特徴は、セルフリフレッシュ機能時
のリフレッシュ時間に対して厳しい検査を行なえるた
め、長期に渡って使用しているうちにデータ保持時間で
あるリフレッシュ時間が少し短くなっても動作させるこ
とができる。このため信頼性の高い半導体装置が得られ
る。
【００１６】次にセルフリフレッシュ周期時間を測定す
るＤＲＡＭの検査方法について図２，図３，図４を参照
しながら説明する。まず、図２が従来と同様のセルフリ
フレッシュ機能になるためのタイミングで、／RAS（Row
addres strobe）、／CAS（Column addres strobe）は
外部制御信号、／RG0は内部制御信号、P1ないしP2は期
間でP1がリフレッシュ周期時間である。図のように／CA
Sを論理電圧“Ｌ”とした後に／RASを論理電圧“Ｌ”と
し、／RASを論理電圧“Ｌ”で保持ししばらくすると／R
ASを論理電圧“Ｌ”で保持している間、内部制御信号／
RG0は期間P1のサイクルで論理電圧“Ｈ”から論理電圧
“Ｌ”のパルス信号が１つ発生す信号となる。この内部
制御信号／RGOをリフレッシュ信号として使用しセルフ
リフレッシュ動作を行なうものである。そして、期間P2
でそのときの電流（セルフリフレッシュ電流：ICCSEL
F）の測定を行なう。次に、図３は、ＲＯＲ（RAS only
refresh）機能のタイミングで、図２と同様、／RAS（Ro
w addresｓ strobe）、／CAS（Column addres strobe）
は外部制御信号、／RG0は内部制御信号、P3ないしP5は
期間である。図のように／CASを論理電圧“Ｈ”の状態
で／RASの信号を期間P3のサイクルで論理電圧“Ｈ”か
ら論理電圧“Ｌ”の１つのパルス信号を入力すると、そ
れに追従して内部制御信号／RG0も期間P4のサイクルで
論理電圧“Ｈ”から論理電圧“Ｌ”の１つのパルス信号
を発生する。ここで、期間P3と期間P4はほぼ等しい時間
となる。そして、期間P5でそのときの電流（ＲＯＲ電
流：ICCROR）の測定を行なう。通常、リフレッシュ動作
の時に多くの電流が流れリフレッシュ動作の周期によっ
て電流値が決まる。このことを利用してセルフリフレッ
シュ機能動作時のセルフリフレッシュ電流とＲＯＲ機能
動作時のＲＯＲ電流が等しくなるように／RASの信号の
期間P3のサイクルを求めることができる。このようにし
てセルフリフレッシュ機能動作時の内部制御信号／RG0
のリフレッシュ信号をセルフリフレッシュ周期時間とし
て測定する検査方法が本発明のセルフリフレッシュ周期
時間を測定する検査方法である。図４は、以上の検査方
法のフローである。この検査方法のフロー図について説
明する。まず、検査開始からセルフリフレッシュモード
に入りセルフリフレッシュ電流（ICCSELF）を測定す
る。次に、周期P3でＲＯＲモードに入り、ROR電流（ICC
ROR）を測定する。ここで先に測定されたセルフリフレ
ッシュ電流（ICCSELF）とＲＯＲ電流（ICCROR）を比較
し、これらの値が等しくなければ周期P3をP3×ICCROR÷
ICCSELFの値に設定する。この周期P3でＲＯＲモードに
入り、ＲＯＲ電流（ICCROR）を測定しセルフリフレッシ
ュ電流（ICCSELF）とＲＯＲ電流（ICCROR）を比較し同
様のことを繰り返す。これらの値がほぼ等しければ周期
P3をセルフリフレッシュ周期時間P1とし検査終了とな
る。セルフリフレッシュ電流（ICCSELF）とＲＯＲ電流
（ICCROR）が等しくないとき周期P3をP3×ICCROR÷ICCS
ELFの値に設定して同様のことを繰り返したのは、ICCRO
R×P3＝ICCSELF×P1という関係があるためである。この
検査方法の特徴は内部回路のセルフリフレッシュ周期時
間を外部制御信号による動作のみ測定できることであ
る。
るＤＲＡＭの検査方法について図２，図３，図４を参照
しながら説明する。まず、図２が従来と同様のセルフリ
フレッシュ機能になるためのタイミングで、／RAS（Row
addres strobe）、／CAS（Column addres strobe）は
外部制御信号、／RG0は内部制御信号、P1ないしP2は期
間でP1がリフレッシュ周期時間である。図のように／CA
Sを論理電圧“Ｌ”とした後に／RASを論理電圧“Ｌ”と
し、／RASを論理電圧“Ｌ”で保持ししばらくすると／R
ASを論理電圧“Ｌ”で保持している間、内部制御信号／
RG0は期間P1のサイクルで論理電圧“Ｈ”から論理電圧
“Ｌ”のパルス信号が１つ発生す信号となる。この内部
制御信号／RGOをリフレッシュ信号として使用しセルフ
リフレッシュ動作を行なうものである。そして、期間P2
でそのときの電流（セルフリフレッシュ電流：ICCSEL
F）の測定を行なう。次に、図３は、ＲＯＲ（RAS only
refresh）機能のタイミングで、図２と同様、／RAS（Ro
w addresｓ strobe）、／CAS（Column addres strobe）
は外部制御信号、／RG0は内部制御信号、P3ないしP5は
期間である。図のように／CASを論理電圧“Ｈ”の状態
で／RASの信号を期間P3のサイクルで論理電圧“Ｈ”か
ら論理電圧“Ｌ”の１つのパルス信号を入力すると、そ
れに追従して内部制御信号／RG0も期間P4のサイクルで
論理電圧“Ｈ”から論理電圧“Ｌ”の１つのパルス信号
を発生する。ここで、期間P3と期間P4はほぼ等しい時間
となる。そして、期間P5でそのときの電流（ＲＯＲ電
流：ICCROR）の測定を行なう。通常、リフレッシュ動作
の時に多くの電流が流れリフレッシュ動作の周期によっ
て電流値が決まる。このことを利用してセルフリフレッ
シュ機能動作時のセルフリフレッシュ電流とＲＯＲ機能
動作時のＲＯＲ電流が等しくなるように／RASの信号の
期間P3のサイクルを求めることができる。このようにし
てセルフリフレッシュ機能動作時の内部制御信号／RG0
のリフレッシュ信号をセルフリフレッシュ周期時間とし
て測定する検査方法が本発明のセルフリフレッシュ周期
時間を測定する検査方法である。図４は、以上の検査方
法のフローである。この検査方法のフロー図について説
明する。まず、検査開始からセルフリフレッシュモード
に入りセルフリフレッシュ電流（ICCSELF）を測定す
る。次に、周期P3でＲＯＲモードに入り、ROR電流（ICC
ROR）を測定する。ここで先に測定されたセルフリフレ
ッシュ電流（ICCSELF）とＲＯＲ電流（ICCROR）を比較
し、これらの値が等しくなければ周期P3をP3×ICCROR÷
ICCSELFの値に設定する。この周期P3でＲＯＲモードに
入り、ＲＯＲ電流（ICCROR）を測定しセルフリフレッシ
ュ電流（ICCSELF）とＲＯＲ電流（ICCROR）を比較し同
様のことを繰り返す。これらの値がほぼ等しければ周期
P3をセルフリフレッシュ周期時間P1とし検査終了とな
る。セルフリフレッシュ電流（ICCSELF）とＲＯＲ電流
（ICCROR）が等しくないとき周期P3をP3×ICCROR÷ICCS
ELFの値に設定して同様のことを繰り返したのは、ICCRO
R×P3＝ICCSELF×P1という関係があるためである。この
検査方法の特徴は内部回路のセルフリフレッシュ周期時
間を外部制御信号による動作のみ測定できることであ
る。
【００１７】次に、本発明の第２の実施例として、第１
の実施例の検査方法の検査で不良となるメモリセルを冗
長メモリセルに置き換えるＤＲＡＭの製造方法について
説明する。図５は、この製造方法のための検査方法のフ
ロー図である。期間P1はセルフリフレッシュ周期時間、
tREFはメモリセルのデータ保持時間であるリフレッシュ
時間、αは定数、ｎは全メモリセルのリフレッシュを行
なうために最低必要なリフレッシュ回数である。まず、
検査開始からセルフリフレッシュ周期時間P1を測定し、
次に、通常モードでリフレッシュ時間tREF（tREF＝α×
P1×ｎ：α＞１）の検査を行なう。FAILすると冗長救済
判定を行ないさらにFAILすると不良品とする。冗長救済
判定でPASSすると冗長救済アドレスを記憶し、先ほどの
通常モードでリフレッシュ時間tREF（tREF＝α×P1×
ｎ：α＞１）の検査でのPASS品とともにセルフリフレッ
シュモードに入りセルフリフレッシュ時間tREF（tREF＝
P1×ｎ）の検査を行なう。FAILすると不良品とし、PASS
したものを良品とし検査終了とする。この検査方法の特
徴は、セルフリフレッシュ機能時のリフレッシュ時間に
対して厳しい検査を行ないその不良メモリセルを冗長メ
モリセルに置き換え救済するため第１の実施例と同様に
信頼性の高いデバイスとするとともにセルフリフレッシ
ュ機能の良品率を上げることができることである。
の実施例の検査方法の検査で不良となるメモリセルを冗
長メモリセルに置き換えるＤＲＡＭの製造方法について
説明する。図５は、この製造方法のための検査方法のフ
ロー図である。期間P1はセルフリフレッシュ周期時間、
tREFはメモリセルのデータ保持時間であるリフレッシュ
時間、αは定数、ｎは全メモリセルのリフレッシュを行
なうために最低必要なリフレッシュ回数である。まず、
検査開始からセルフリフレッシュ周期時間P1を測定し、
次に、通常モードでリフレッシュ時間tREF（tREF＝α×
P1×ｎ：α＞１）の検査を行なう。FAILすると冗長救済
判定を行ないさらにFAILすると不良品とする。冗長救済
判定でPASSすると冗長救済アドレスを記憶し、先ほどの
通常モードでリフレッシュ時間tREF（tREF＝α×P1×
ｎ：α＞１）の検査でのPASS品とともにセルフリフレッ
シュモードに入りセルフリフレッシュ時間tREF（tREF＝
P1×ｎ）の検査を行なう。FAILすると不良品とし、PASS
したものを良品とし検査終了とする。この検査方法の特
徴は、セルフリフレッシュ機能時のリフレッシュ時間に
対して厳しい検査を行ないその不良メモリセルを冗長メ
モリセルに置き換え救済するため第１の実施例と同様に
信頼性の高いデバイスとするとともにセルフリフレッシ
ュ機能の良品率を上げることができることである。
【００１８】次に、本発明の第３の実施例として、セル
フリフレッシュの周期を変更するためのセルフリフレッ
シュ周期時間切り換え回路を有するＤＲＡＭにおいて、
本発明の検査方法で測定されたセルフリフレッシュ周期
時間とデータ保持時間（リフレッシュ時間）の実力値を
比較することにより、短いセルフリフレッシュ周期に切
り換える製造方法について説明する。図６は、この製造
方法のための検査方法のフロー図である。期間P1はセル
フリフレッシュ周期時間、期間P1′はセルフリフレッシ
ュ周期時間切り換え回路によって切り換えられたP1′＜
P1となるセルフリフレッシュ周期時間、tREFeffはメモ
リセルのデータ保持時間となるリフレッシュ時間の実力
値、αは定数、ｎは全メモリセルのリフレッシュを行な
うために最低必要なリフレッシュ回数である。まず、検
査開始からリフレッシュ時間の実力値tREFeffを測定
し、次に第１の実施例の方法でセルフリフレッシュ周期
時間P1を測定する。リフレッシュ時間の実力値tREFeff
とα×P1×ｎ（α＞１）を比較し、tREFeff≧α×P1×
ｎならば検査終了とし、tREFeff＜α×P1×ｎならばセ
ルフリフレッシュ周期時間P1をP1′（P1′＜P1）に短く
して検査を終了する。この検査によるセルフリフレッシ
ュ周期に切り換えの製造方法の特徴は、セルフリフレッ
シュ機能時のリフレッシュ時間に対して厳しいリフレッ
シュ時間と比較して、短いセルフリフレッシュ周期に切
り換えることができる。
フリフレッシュの周期を変更するためのセルフリフレッ
シュ周期時間切り換え回路を有するＤＲＡＭにおいて、
本発明の検査方法で測定されたセルフリフレッシュ周期
時間とデータ保持時間（リフレッシュ時間）の実力値を
比較することにより、短いセルフリフレッシュ周期に切
り換える製造方法について説明する。図６は、この製造
方法のための検査方法のフロー図である。期間P1はセル
フリフレッシュ周期時間、期間P1′はセルフリフレッシ
ュ周期時間切り換え回路によって切り換えられたP1′＜
P1となるセルフリフレッシュ周期時間、tREFeffはメモ
リセルのデータ保持時間となるリフレッシュ時間の実力
値、αは定数、ｎは全メモリセルのリフレッシュを行な
うために最低必要なリフレッシュ回数である。まず、検
査開始からリフレッシュ時間の実力値tREFeffを測定
し、次に第１の実施例の方法でセルフリフレッシュ周期
時間P1を測定する。リフレッシュ時間の実力値tREFeff
とα×P1×ｎ（α＞１）を比較し、tREFeff≧α×P1×
ｎならば検査終了とし、tREFeff＜α×P1×ｎならばセ
ルフリフレッシュ周期時間P1をP1′（P1′＜P1）に短く
して検査を終了する。この検査によるセルフリフレッシ
ュ周期に切り換えの製造方法の特徴は、セルフリフレッ
シュ機能時のリフレッシュ時間に対して厳しいリフレッ
シュ時間と比較して、短いセルフリフレッシュ周期に切
り換えることができる。
【００１９】次に、本発明の第４の実施例として、製品
仕様書あるいは製品規格書などで開示されているセルフ
リフレッシュ機能のセルフリフレッシュ周期時間（以
下、規格セルフリフレッシュ周期という）より長いセル
フリフレッシュ周期時間が設定可能なセルフリフレッシ
ュテスト機能を有するＤＲＡＭについて図７，図８を参
照しながら説明する。まず、図７が規格セルフリフレッ
シュ機能になるためのタイミングで、／RAS（Row addre
s strobe）、／CAS（Column addres strobe）、／WE（W
rite enable）は外部制御信号、／RG0は内部制御信号、
P6ないしP8は期間で期間P6がセルフリフレッシュ機能時
のリフレッシュ周期時間、期間P7がセルフリフレッシュ
機能に入るタイミング期間、期間P8がセルフリフレッシ
ュ機能期間である。図のように／CASを論理電圧“Ｌ”
とした後に、／WEが論理電圧“Ｈ”の状態で／RASを論
理電圧電圧“Ｌ”とする。／RASを論理電圧“Ｌ”で保
持する。／RASを論理電圧“Ｌ”で保持している間、内
部制御信号／RG0は期間P6のサイクルで論理電圧“Ｈ”
から論理電圧“Ｌ”のパルス信号が１つ発生す.信号と
なる。この内部制御信号／RG0をリフレッシュ信号とし
て使用しセルフリフレッシュ動作を行なうものである。
次に、図８がセルフリフレッシュテスト機能になるため
のタイミングで、／RAS（Row addres strobe）、／CAS
（Column addres strobe）、／WE（Write enable）は外
部制御信号、／RG0は内部制御信号、P9ないしP11は期間
で期間P9がセルフリフレッシュ機能時のリフレッシュ周
期時間、期間P10がセルフリフレッシュ機能に入るタイ
ミング期間、期間P11がセルフリフレッシュテスト機能
期間である。図のように／CASを論理電圧“Ｌ”とした
後に、／WEが論理電圧“Ｌ”の状態で／RASを論理電圧
“Ｌ”とし、／RASを論理電圧“Ｌ”で保持する。／RAS
を論理電圧“Ｌ”で保持している間、内部制御信号／RG
0は期間P9のサイクルで論理電圧“Ｈ”から論理電圧
“Ｌ”のパルス信号が１つ発生する信号となる。この内
部制御信号／RG0をリフレッシュ信号として使用しセル
フリフレッシュ動作を行なうものである。ここで、この
セルフリフレッシュテスト機能の期間P9のリフレッシュ
周期時間は規格セルフリフレッシュ機能の期間P6のリフ
レッシュ周期時間より長くなるように設計してある。こ
の規格セルフリフレッシュ機能のリフレッシュ周期時間
より長いリフレッシュ周期時間を持つセルフリフレッシ
ュテスト機能は、以下の本発明の第５の実施例で示すよ
うに規格セルフリフレッシュ機能のリフレッシュ時間を
より厳しいリフレッシュ時間で検査するという目的のほ
かに、このセルフリフレッシュテスト機能をよりリフレ
ッシュ周期時間の長い第２の規格セルフリフレッシュ機
能として超低消費電力用として製品とすることもでき
る。
仕様書あるいは製品規格書などで開示されているセルフ
リフレッシュ機能のセルフリフレッシュ周期時間（以
下、規格セルフリフレッシュ周期という）より長いセル
フリフレッシュ周期時間が設定可能なセルフリフレッシ
ュテスト機能を有するＤＲＡＭについて図７，図８を参
照しながら説明する。まず、図７が規格セルフリフレッ
シュ機能になるためのタイミングで、／RAS（Row addre
s strobe）、／CAS（Column addres strobe）、／WE（W
rite enable）は外部制御信号、／RG0は内部制御信号、
P6ないしP8は期間で期間P6がセルフリフレッシュ機能時
のリフレッシュ周期時間、期間P7がセルフリフレッシュ
機能に入るタイミング期間、期間P8がセルフリフレッシ
ュ機能期間である。図のように／CASを論理電圧“Ｌ”
とした後に、／WEが論理電圧“Ｈ”の状態で／RASを論
理電圧電圧“Ｌ”とする。／RASを論理電圧“Ｌ”で保
持する。／RASを論理電圧“Ｌ”で保持している間、内
部制御信号／RG0は期間P6のサイクルで論理電圧“Ｈ”
から論理電圧“Ｌ”のパルス信号が１つ発生す.信号と
なる。この内部制御信号／RG0をリフレッシュ信号とし
て使用しセルフリフレッシュ動作を行なうものである。
次に、図８がセルフリフレッシュテスト機能になるため
のタイミングで、／RAS（Row addres strobe）、／CAS
（Column addres strobe）、／WE（Write enable）は外
部制御信号、／RG0は内部制御信号、P9ないしP11は期間
で期間P9がセルフリフレッシュ機能時のリフレッシュ周
期時間、期間P10がセルフリフレッシュ機能に入るタイ
ミング期間、期間P11がセルフリフレッシュテスト機能
期間である。図のように／CASを論理電圧“Ｌ”とした
後に、／WEが論理電圧“Ｌ”の状態で／RASを論理電圧
“Ｌ”とし、／RASを論理電圧“Ｌ”で保持する。／RAS
を論理電圧“Ｌ”で保持している間、内部制御信号／RG
0は期間P9のサイクルで論理電圧“Ｈ”から論理電圧
“Ｌ”のパルス信号が１つ発生する信号となる。この内
部制御信号／RG0をリフレッシュ信号として使用しセル
フリフレッシュ動作を行なうものである。ここで、この
セルフリフレッシュテスト機能の期間P9のリフレッシュ
周期時間は規格セルフリフレッシュ機能の期間P6のリフ
レッシュ周期時間より長くなるように設計してある。こ
の規格セルフリフレッシュ機能のリフレッシュ周期時間
より長いリフレッシュ周期時間を持つセルフリフレッシ
ュテスト機能は、以下の本発明の第５の実施例で示すよ
うに規格セルフリフレッシュ機能のリフレッシュ時間を
より厳しいリフレッシュ時間で検査するという目的のほ
かに、このセルフリフレッシュテスト機能をよりリフレ
ッシュ周期時間の長い第２の規格セルフリフレッシュ機
能として超低消費電力用として製品とすることもでき
る。
【００２０】次に、本発明の第５の実施例として、第４
の実施例のセルフリフレッシュテスト機能を用いた検査
方法について説明する。図９は、本検査方法のフロー図
である。期間P9はセルフリフレッシュテスト機能時のリ
フレッシュ周期時間で、tREFはメモリセルのデータ保持
時間であるリフレッシュ時間、ｎは全メモリセルのリフ
レッシュを行なうために最低必要なリフレッシュ回数で
ある。検査開始からセルフリフレッシュテストモードで
リフレッシュ時間tREF（tREF＝P9×ｎ）の検査を行な
い、PASSすると良品とし、FAILすると不良品とし検査終
了とする。このように、セルフリフレッシュ機能によっ
て、規格セルフリフレッシュ機能のリフレッシュ時間よ
り長いリフレッシュ時間の検査が簡単に行なえるため長
期にわたって使用しているうちにデータ保持時間である
リフレッシュ時間が少し短くなっても動作する信頼性の
高いデバイスとすることができることである。
の実施例のセルフリフレッシュテスト機能を用いた検査
方法について説明する。図９は、本検査方法のフロー図
である。期間P9はセルフリフレッシュテスト機能時のリ
フレッシュ周期時間で、tREFはメモリセルのデータ保持
時間であるリフレッシュ時間、ｎは全メモリセルのリフ
レッシュを行なうために最低必要なリフレッシュ回数で
ある。検査開始からセルフリフレッシュテストモードで
リフレッシュ時間tREF（tREF＝P9×ｎ）の検査を行な
い、PASSすると良品とし、FAILすると不良品とし検査終
了とする。このように、セルフリフレッシュ機能によっ
て、規格セルフリフレッシュ機能のリフレッシュ時間よ
り長いリフレッシュ時間の検査が簡単に行なえるため長
期にわたって使用しているうちにデータ保持時間である
リフレッシュ時間が少し短くなっても動作する信頼性の
高いデバイスとすることができることである。
【００２１】次に、本発明の第６の実施例として、第４
の実施例のセルフリフレッシュテスト機能を用いた検査
で不良となるメモリセルを冗長メモリセルに置き換える
ＤＲＡＭの製造方法について説明する。図１０は、この
製造方法のための検査方法のフロー図である。期間P9は
セルフリフレッシュテスト機能時のリフレッシュ周期時
間、tREFはメモリセルのデータ保持時間であるリフレッ
シュ時間、ｎは全メモリセルのリフレッシュを行なうた
めに最低必要なリフレッシュ回数である。まず、検査開
始からセルフリフレッシュテストモードでリフレッシュ
時間tREF（tREF＝P9×ｎ）の検査を行ない、FAILすると
冗長救済判定を行いさらにFAILすると不良品とする。冗
長救済判定でPASSすると冗長救済アドレスを記憶し、先
ほどのセルフリフレッシュテストモードでリフレッシュ
時間tREF（tREF＝P9×ｎ）の検査でのPASS品とともに良
品とし検査終了とする。この検査方法の特徴は、セルフ
リフレッシュテスト機能により、規格セルフリフレッシ
ュ機能時のリフレッシュ時間に対して厳しい検査を簡単
に行なうことができ、またその不良メモリセルを冗長メ
モリセルに置き換え救済し本発明の第５の実施例と同様
に信頼性の高いデバイスとするとともにセルフリフレッ
シュ機能の良品率を上げることができることである。
の実施例のセルフリフレッシュテスト機能を用いた検査
で不良となるメモリセルを冗長メモリセルに置き換える
ＤＲＡＭの製造方法について説明する。図１０は、この
製造方法のための検査方法のフロー図である。期間P9は
セルフリフレッシュテスト機能時のリフレッシュ周期時
間、tREFはメモリセルのデータ保持時間であるリフレッ
シュ時間、ｎは全メモリセルのリフレッシュを行なうた
めに最低必要なリフレッシュ回数である。まず、検査開
始からセルフリフレッシュテストモードでリフレッシュ
時間tREF（tREF＝P9×ｎ）の検査を行ない、FAILすると
冗長救済判定を行いさらにFAILすると不良品とする。冗
長救済判定でPASSすると冗長救済アドレスを記憶し、先
ほどのセルフリフレッシュテストモードでリフレッシュ
時間tREF（tREF＝P9×ｎ）の検査でのPASS品とともに良
品とし検査終了とする。この検査方法の特徴は、セルフ
リフレッシュテスト機能により、規格セルフリフレッシ
ュ機能時のリフレッシュ時間に対して厳しい検査を簡単
に行なうことができ、またその不良メモリセルを冗長メ
モリセルに置き換え救済し本発明の第５の実施例と同様
に信頼性の高いデバイスとするとともにセルフリフレッ
シュ機能の良品率を上げることができることである。
【００２２】
【発明の効果】本発明によれば、セルフリフレッシュ機
能品の良品率を上げるとともに、セルフリフレッシュ機
能品の信頼性の高い半導体装置とすることができる。
能品の良品率を上げるとともに、セルフリフレッシュ機
能品の信頼性の高い半導体装置とすることができる。
【図１】本発明の第１の実施例のダイナミック・ランダ
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する検査方法を示す図
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する検査方法を示す図
【図２】本発明の第１の実施例のダイナミック・ランダ
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する別の検査方法を示す図
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する別の検査方法を示す図
【図３】本発明の第１の実施例のダイナミック・ランダ
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する別の検査方法を示す図
ムアクセス・メモリ装置のセルフリフレッシュ周期時間
を測定する別の検査方法を示す図
【図４】本発明の第１の実施例のダイナミック・ランダ
ムアクセス・メモリ装置のセルフリフレッシュ機能品の
検査方法を示す図
ムアクセス・メモリ装置のセルフリフレッシュ機能品の
検査方法を示す図
【図５】本発明の第２の実施例のダイナミック・ランダ
ムアクセス・メモリ装置のセルフリフレッシュ機能品の
検査方法のフロー図
ムアクセス・メモリ装置のセルフリフレッシュ機能品の
検査方法のフロー図
【図６】本発明の第３の実施例のセルフリフレッシュ周
期時間切り換え回路を有するダイナミック・ランダムア
クセス・メモリ装置の動作フロー図
期時間切り換え回路を有するダイナミック・ランダムア
クセス・メモリ装置の動作フロー図
【図７】本発明の第４の実施例のセルフリフレッシュテ
スト機能のタイミング図
スト機能のタイミング図
【図８】本発明の第４の実施例のセルフリフレッシュテ
スト機能のタイミング図
スト機能のタイミング図
【図９】本発明の第５の実施例のセルフリフレッシュテ
スト機能による検査方法のフロー図
スト機能による検査方法のフロー図
【図１０】本発明の第６の実施例のセルフリフレッシュ
テスト機能によるセルフリフレッシュ機能品のフロー図
テスト機能によるセルフリフレッシュ機能品のフロー図
【図１１】従来のセルフリフレッシュテスト機能のタイ
ミング図
ミング図
【図１２】従来のセルフリフレッシュ機能の検査方法の
フロー図
フロー図
P1 期間 tREF リフレッシュ時間 α 定数 ｎ リフレッシュ回数 FAIL 不良品 PASS 良品
Claims (5)
- 【請求項１】自己データ再書き込みによるデータ保持機
能を有し、規格のセルフリフレッシュ機能のセルフリフ
レッシュ周期時間より長いセルフリフレッシュ周期時間
となるセルフリフレッシュ機能が外部制御信号により設
定されることを特徴とするダイナミック・ランダムアク
セス・メモリ装置。 - 【請求項２】前記セルフリフレッシュの周期時間を変更
するためのセルフリフレッシュ周期時間切り換え回路を
有し、測定されたセルフリフレッシュ周期時間とデータ
保持時間の実力値を比較することにより、前記測定され
たリフレッシュ周期よりも短いセルフリフレッシュ周期
に切り換えることを特徴とする請求項１記載のダイナミ
ック・ランダムアクセス・メモリ装置。 - 【請求項３】冗長メモリセルを有し、前記規格のセルフ
リフレッシュ機能のセルフリフレッシュ周期時間より長
いセルフリフレッシュ周期時間となるセルフリフレッシ
ュ機能の検査で不良となるメモリセルを冗長メモリセル
に置き換えることを特徴とする請求項１記載のダイナミ
ック・ランダムアクセス・メモリ装置。 - 【請求項４】自己データ再書き込みによるデータ保持機
能を有したダイナミック・ランダムアクセス・メモリ装
置のセルフリフレッシュ周期時間を測定し、前記セルフ
リフレッシュ周期時間の定数倍のデータ保持時間のリフ
レッシュ時間の試験を行うことを特徴とするダイナミッ
ク・ランダムアクセス・メモリ装置の検査方法。 - 【請求項５】前記セルフリフレッシュ周期時間の測定を
セルフリフレッシュ電流とRASオンリーリフレッシュ電
流を比較することを特徴とする請求項４記載のダイナミ
ック・ランダムアクセス・メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064597A JPH07176702A (ja) | 1992-03-23 | 1992-03-23 | ダイナミック・ランダムアクセス・メモリ装置およびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064597A JPH07176702A (ja) | 1992-03-23 | 1992-03-23 | ダイナミック・ランダムアクセス・メモリ装置およびその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176702A true JPH07176702A (ja) | 1995-07-14 |
Family
ID=13262826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4064597A Pending JPH07176702A (ja) | 1992-03-23 | 1992-03-23 | ダイナミック・ランダムアクセス・メモリ装置およびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064930A (ja) * | 2010-08-16 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置の駆動方法 |
| CN116168759A (zh) * | 2023-04-26 | 2023-05-26 | 长鑫存储技术有限公司 | 半导体存储装置的自刷新功耗分析方法 |
-
1992
- 1992-03-23 JP JP4064597A patent/JPH07176702A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064930A (ja) * | 2010-08-16 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置の駆動方法 |
| US9129703B2 (en) | 2010-08-16 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor memory device |
| US9286966B2 (en) | 2010-08-16 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor memory device |
| CN116168759A (zh) * | 2023-04-26 | 2023-05-26 | 长鑫存储技术有限公司 | 半导体存储装置的自刷新功耗分析方法 |
| CN116168759B (zh) * | 2023-04-26 | 2023-09-12 | 长鑫存储技术有限公司 | 半导体存储装置的自刷新功耗分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731552B2 (en) | Integrated dynamic memory and operating method | |
| US6108252A (en) | Integrated circuit memory devices having self-test circuits therein and method of testing same | |
| US5295109A (en) | Semiconductor memory | |
| US5996106A (en) | Multi bank test mode for memory devices | |
| US20060203590A1 (en) | Dynamic random access memories and method for testing performance of the same | |
| US20120243299A1 (en) | Power efficient dynamic random access memory devices | |
| US8868991B2 (en) | Memory devices, testing systems and methods | |
| JPH04216400A (ja) | 半導体記憶装置およびその検査方法 | |
| KR19990078380A (ko) | 반도체 메모리 테스트 방법 및 장치 | |
| US6405324B2 (en) | Circuit and method for masking a dormant memory cell | |
| KR100746389B1 (ko) | 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리 | |
| CN114333972B (zh) | 自刷新周期测试方法及装置 | |
| US7558135B2 (en) | Semiconductor memory device and test method thereof | |
| US6940774B2 (en) | Integrated dynamic memory and operating method | |
| JP3863313B2 (ja) | 半導体記憶装置 | |
| JP2005293785A (ja) | 半導体記憶装置及びそのセルフリフレッシュ制御方法 | |
| JP2008522334A (ja) | ウィークセルを検出するためのｓｒａｍ検査方法とｓｒａｍ検査装置 | |
| KR910001534B1 (ko) | 반도체기억장치 | |
| JP3073722B2 (ja) | 半導体メモリのリークのあるビット線の検出方法 | |
| KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| JPH03216900A (ja) | 組み込み自己テスト回路 | |
| JPH11283397A (ja) | 半導体記憶装置とその試験方法 | |
| JPH0359899A (ja) | 半導体メモリ | |
| JPS6366798A (ja) | 半導体記憶装置 | |
| JP3527113B2 (ja) | メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |