JPH07176765A - 半導体歪変換素子 - Google Patents
半導体歪変換素子Info
- Publication number
- JPH07176765A JPH07176765A JP31991293A JP31991293A JPH07176765A JP H07176765 A JPH07176765 A JP H07176765A JP 31991293 A JP31991293 A JP 31991293A JP 31991293 A JP31991293 A JP 31991293A JP H07176765 A JPH07176765 A JP H07176765A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- thin film
- semiconductor thin
- semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 17
- 230000006355 external stress Effects 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 9
- 230000035882 stress Effects 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 ゲージ率の調整が容易なうえ、簡単且つ、安
価に大面積のものを製造することができ、しかも、３次
元的な曲面における測定が可能な半導体歪変換素子を提
供することにある。 【構成】 外部からの応力に応じて変形する薄片状基板
１の少なくとも一方の面に、該薄片状基板１とは絶縁状
態でｐ型、i型、n型のいずれかのアモルファスＳｉ半導
体薄膜２を形成し、該アモルファスＳｉ半導体薄膜上
に、一対の入力電極５と出力電極６とを設けて歪ゲージ
１０を形成するとともに、該アモルファスＳｉ半導体薄
膜２の表面に絶縁用の保護膜４を形成する。
価に大面積のものを製造することができ、しかも、３次
元的な曲面における測定が可能な半導体歪変換素子を提
供することにある。 【構成】 外部からの応力に応じて変形する薄片状基板
１の少なくとも一方の面に、該薄片状基板１とは絶縁状
態でｐ型、i型、n型のいずれかのアモルファスＳｉ半導
体薄膜２を形成し、該アモルファスＳｉ半導体薄膜上
に、一対の入力電極５と出力電極６とを設けて歪ゲージ
１０を形成するとともに、該アモルファスＳｉ半導体薄
膜２の表面に絶縁用の保護膜４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、圧力センサや歪センサ
等として用いられるピエゾ抵抗効果を応用した半導体歪
変換素子に関するものである。
等として用いられるピエゾ抵抗効果を応用した半導体歪
変換素子に関するものである。
【０００２】
【従来技術】従来、半導体歪変換素子は、Ｓｉウエハー
から切り出して所定の大きさに切断した単結晶Ｓｉチッ
プの一部分を研摩加工やエッチング等により薄くしてダ
イヤフラムを形成し、ダイヤフラムに拡散技術を用いて
歪感応素子を形成し、これをブリッジ配線して歪ゲージ
を構成していた。ところが、研摩加工やエッチングによ
りダイヤフラムを形成するため、研摩ミスによる歩留り
の低下や製造に時間を要し、コストアップの原因となる
という問題があった。
から切り出して所定の大きさに切断した単結晶Ｓｉチッ
プの一部分を研摩加工やエッチング等により薄くしてダ
イヤフラムを形成し、ダイヤフラムに拡散技術を用いて
歪感応素子を形成し、これをブリッジ配線して歪ゲージ
を構成していた。ところが、研摩加工やエッチングによ
りダイヤフラムを形成するため、研摩ミスによる歩留り
の低下や製造に時間を要し、コストアップの原因となる
という問題があった。
【０００３】また、単結晶Ｓｉチップの大きさはＳｉウ
エハーの面積によって制限されるので、ウエハー以上の
面積を有する素子を製造することはできなかった。しか
も、単結晶Ｓｉからなるダイヤフラム上に歪ゲージを形
成する際、ダイヤフラムの厚みを均一にすることが難し
いうえに、ドーピングによる不純物の注入量のばらつき
等により、ゲージ率を高精度に制御することは困難であ
った。そのうえ、単一平面で歪を感知することになるの
で、３次元的な曲面における歪分布の測定は実質的に測
定できず、利用範囲が限られるという問題があった。
エハーの面積によって制限されるので、ウエハー以上の
面積を有する素子を製造することはできなかった。しか
も、単結晶Ｓｉからなるダイヤフラム上に歪ゲージを形
成する際、ダイヤフラムの厚みを均一にすることが難し
いうえに、ドーピングによる不純物の注入量のばらつき
等により、ゲージ率を高精度に制御することは困難であ
った。そのうえ、単一平面で歪を感知することになるの
で、３次元的な曲面における歪分布の測定は実質的に測
定できず、利用範囲が限られるという問題があった。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
した問題点を解消し、ゲージ率の調整が容易なうえ、簡
単且つ、安価に大面積のものを製造することができ、し
かも、３次元的な曲面における測定が可能な半導体歪変
換素子を提供することにある。
した問題点を解消し、ゲージ率の調整が容易なうえ、簡
単且つ、安価に大面積のものを製造することができ、し
かも、３次元的な曲面における測定が可能な半導体歪変
換素子を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、外部からの応
力に応じて変形する薄片状基板の少なくとも一方の面
に、該薄片状基板とは絶縁状態でｐ型、i 型、n 型のい
ずれかのアモルファスＳｉ半導体薄膜を形成し、該アモ
ルファスＳｉ半導体薄膜上に、一対の入力電極と出力電
極とを設けて歪ゲージを形成するとともに、該アモルフ
ァスＳｉ半導体薄膜の表面に絶縁用の保護膜を形成した
ことを特徴とするものである。
力に応じて変形する薄片状基板の少なくとも一方の面
に、該薄片状基板とは絶縁状態でｐ型、i 型、n 型のい
ずれかのアモルファスＳｉ半導体薄膜を形成し、該アモ
ルファスＳｉ半導体薄膜上に、一対の入力電極と出力電
極とを設けて歪ゲージを形成するとともに、該アモルフ
ァスＳｉ半導体薄膜の表面に絶縁用の保護膜を形成した
ことを特徴とするものである。
【０００６】
【作用】本発明の半導体歪変換素子は、薄片状基板の表
面に形成したアモルファスＳｉ半導体薄膜がピエゾ抵抗
層となり、薄片状基板が外部からの応力を受けると、該
薄片状基板とともにアモルファスＳｉ半導体薄膜が変形
し、該アモルファスＳｉ半導体薄膜上に一対の入力電極
と出力電極とよりなる歪ゲージは、アモルファスＳｉ半
導体薄膜面に対して垂直方向の応力を感知して、ピエゾ
抵抗効果によって電気信号の変位を出力する。
面に形成したアモルファスＳｉ半導体薄膜がピエゾ抵抗
層となり、薄片状基板が外部からの応力を受けると、該
薄片状基板とともにアモルファスＳｉ半導体薄膜が変形
し、該アモルファスＳｉ半導体薄膜上に一対の入力電極
と出力電極とよりなる歪ゲージは、アモルファスＳｉ半
導体薄膜面に対して垂直方向の応力を感知して、ピエゾ
抵抗効果によって電気信号の変位を出力する。
【０００７】ピエゾ抵抗効果は一般的にはＳｉ単結晶体
ように限られた晶属に属する結晶において認められる現
象であるが、アモルファスＳｉ半導体でも外部からの応
力に応じて、荷電子帯と電導帯間のエネルギー差の変
化、及びバンド間の局在準位の変化によって抵抗値が変
化するので、ピエゾ抵抗層として有効に利用できるもの
である。
ように限られた晶属に属する結晶において認められる現
象であるが、アモルファスＳｉ半導体でも外部からの応
力に応じて、荷電子帯と電導帯間のエネルギー差の変
化、及びバンド間の局在準位の変化によって抵抗値が変
化するので、ピエゾ抵抗層として有効に利用できるもの
である。
【０００８】
【実施例】以下、本発明を歪ゲージを片面に形成した第
１の実施例を図１〜図６に基づいて詳細に説明する。１
は外部からの応力に応じて変形する薄片状基板であり、
該薄片状基板１には容量結合型、又は誘導結合型等のプ
ラズマＣＶＤによってｉ型、ｐ型、ｎ型等ののアモルフ
ァスＳｉ半導体薄膜２が被着形成されている。該アモル
ファスＳｉ半導体薄膜２の原料ガスとしてはSiH4、Si2H
6 、SiF4、SiCl4 、SiCl4-xHx 等を使用してｉ型のアモ
ルファスＳｉ半導体薄膜２を得る。一方、ｐ型半導体を
得るには通常ジボランガスB2H6、又ｎ型半導体を得るに
は通常フォスフィンガスPH3 あるいはアルシンガスAsH3
をそれぞれ原料ガスにドーピングすればよく、これらの
ドーピングガスの混合比を調整することによって、アモ
ルファスＳｉ半導体薄膜２の導電率を任意に調整するこ
とができる。また、この他にもGeH4、CH4 等を原料ガス
に混合して合金形のアモルファスＳｉ半導体薄膜２とす
ることによって、導電率を調整することもできる。
１の実施例を図１〜図６に基づいて詳細に説明する。１
は外部からの応力に応じて変形する薄片状基板であり、
該薄片状基板１には容量結合型、又は誘導結合型等のプ
ラズマＣＶＤによってｉ型、ｐ型、ｎ型等ののアモルフ
ァスＳｉ半導体薄膜２が被着形成されている。該アモル
ファスＳｉ半導体薄膜２の原料ガスとしてはSiH4、Si2H
6 、SiF4、SiCl4 、SiCl4-xHx 等を使用してｉ型のアモ
ルファスＳｉ半導体薄膜２を得る。一方、ｐ型半導体を
得るには通常ジボランガスB2H6、又ｎ型半導体を得るに
は通常フォスフィンガスPH3 あるいはアルシンガスAsH3
をそれぞれ原料ガスにドーピングすればよく、これらの
ドーピングガスの混合比を調整することによって、アモ
ルファスＳｉ半導体薄膜２の導電率を任意に調整するこ
とができる。また、この他にもGeH4、CH4 等を原料ガス
に混合して合金形のアモルファスＳｉ半導体薄膜２とす
ることによって、導電率を調整することもできる。
【０００９】プラズマＣＶＤは比較的低温でアモルファ
スＳｉ半導体薄膜２を被着形成することができるので、
使用できる薄片状基板１としてはガラスやセラミックス
基板は勿論のこと、ステンレス等の金属片や樹脂等の薄
板やフィルムも使用できる。また、薄片状基板１を導電
材とした場合はアモルファスＳｉ半導体薄膜２との絶縁
を図るために、図３に示されるようにSi3N4 、又はSiO2
等の絶縁膜３をアモルファスＳｉ半導体薄膜２の被着形
成に先立って薄片状基板１にプラズマＣＶＤによって被
着形成する。その後、絶縁膜３の表面にアモルファスＳ
ｉ半導体薄膜２を被着形成し、該アモルファスＳｉ半導
体薄膜２の表面にSi3N4 、又はSiO2等の絶縁用の保護膜
４を被着形成する。この保護膜４によりアモルファスＳ
ｉ半導体薄膜２を外部環境から保護し、劣化を防止して
いる。なお、絶縁膜３、アモルファスＳｉ半導体薄膜
２、保護膜４はＣＶＤ装置に供給される原料ガスの種類
を変更することによって、薄片状基板１に連続的に被着
成形することができる。
スＳｉ半導体薄膜２を被着形成することができるので、
使用できる薄片状基板１としてはガラスやセラミックス
基板は勿論のこと、ステンレス等の金属片や樹脂等の薄
板やフィルムも使用できる。また、薄片状基板１を導電
材とした場合はアモルファスＳｉ半導体薄膜２との絶縁
を図るために、図３に示されるようにSi3N4 、又はSiO2
等の絶縁膜３をアモルファスＳｉ半導体薄膜２の被着形
成に先立って薄片状基板１にプラズマＣＶＤによって被
着形成する。その後、絶縁膜３の表面にアモルファスＳ
ｉ半導体薄膜２を被着形成し、該アモルファスＳｉ半導
体薄膜２の表面にSi3N4 、又はSiO2等の絶縁用の保護膜
４を被着形成する。この保護膜４によりアモルファスＳ
ｉ半導体薄膜２を外部環境から保護し、劣化を防止して
いる。なお、絶縁膜３、アモルファスＳｉ半導体薄膜
２、保護膜４はＣＶＤ装置に供給される原料ガスの種類
を変更することによって、薄片状基板１に連続的に被着
成形することができる。
【００１０】続いて、保護膜４の所定表面をマスクキン
グしたうえエッチングを施し、入力電極、出力電極部位
の保護膜４を除去する。次に、除去した部分にＮｉＣｒ
系合金や、Ｍｇを下地としＡｌを上地とする多層膜等の
電極用金属を真空蒸着する。この時、電極の配置パター
ンは一対の入力電極５と一対の出力電極６とを設けて歪
ゲージ１０を形成している。なお、図１においては一対
の入力電極５と一対の出力電極６とを各々交差して設け
てあるが、単結晶Ｓｉの結晶方位によって感度特性が制
限されることが無いので、自由に電極を配置して歪ゲー
ジ１０を形成することができる。さらに、電極形状は、
電極の電流面積を増すために、クシ型電極としてもよ
く、また、電極の形成に先立って、電極位置に相当する
アモルファスＳｉ半導体薄膜部分のみを、ドーピングガ
ス濃度を高めるなどの制御操作を行うことによって、ベ
ース部分の導電率より幾らか高めにして電極材料との接
触抵抗を小さくすることもできる。
グしたうえエッチングを施し、入力電極、出力電極部位
の保護膜４を除去する。次に、除去した部分にＮｉＣｒ
系合金や、Ｍｇを下地としＡｌを上地とする多層膜等の
電極用金属を真空蒸着する。この時、電極の配置パター
ンは一対の入力電極５と一対の出力電極６とを設けて歪
ゲージ１０を形成している。なお、図１においては一対
の入力電極５と一対の出力電極６とを各々交差して設け
てあるが、単結晶Ｓｉの結晶方位によって感度特性が制
限されることが無いので、自由に電極を配置して歪ゲー
ジ１０を形成することができる。さらに、電極形状は、
電極の電流面積を増すために、クシ型電極としてもよ
く、また、電極の形成に先立って、電極位置に相当する
アモルファスＳｉ半導体薄膜部分のみを、ドーピングガ
ス濃度を高めるなどの制御操作を行うことによって、ベ
ース部分の導電率より幾らか高めにして電極材料との接
触抵抗を小さくすることもできる。
【００１１】このように構成されたものは、図４に示さ
れるようにアモルファスＳｉ半導体薄膜２に歪ゲージ１
０を形成した薄片状基板１の一端をベース２０に固定し
たカンチレバー型にすることによって加速度センサーと
して利用したり、図５に示されるように圧力導入管２１
の端部にアモルファスＳｉ半導体薄膜２に歪ゲージ１０
を形成した薄片片状基板１の周縁を固定して、絶対圧な
らびに差圧型の圧力センサーとして利用でき、薄片状基
板１が外部からの応力を受けると、該薄片状基板１とと
もにアモルファスＳｉ半導体薄膜２が変形し、該アモル
ファスＳｉ半導体薄膜上に対向する一対の入力電極５と
出力電極６とよりなる歪ゲージ１０は、アモルファスＳ
ｉ半導体薄膜面に対して垂直方向の応力を感知して、ピ
エゾ抵抗効果によって電気信号の変位を出力するもので
ある。 また、薄片状基板１として、金属薄板や樹脂フ
ィルム等を用いれば、完成後のセンサーデバイスを、図
６に示されるように３次元形状の曲面を有する被測定面
に沿って設けることができ、３次元形状の応力測定が可
能となる。
れるようにアモルファスＳｉ半導体薄膜２に歪ゲージ１
０を形成した薄片状基板１の一端をベース２０に固定し
たカンチレバー型にすることによって加速度センサーと
して利用したり、図５に示されるように圧力導入管２１
の端部にアモルファスＳｉ半導体薄膜２に歪ゲージ１０
を形成した薄片片状基板１の周縁を固定して、絶対圧な
らびに差圧型の圧力センサーとして利用でき、薄片状基
板１が外部からの応力を受けると、該薄片状基板１とと
もにアモルファスＳｉ半導体薄膜２が変形し、該アモル
ファスＳｉ半導体薄膜上に対向する一対の入力電極５と
出力電極６とよりなる歪ゲージ１０は、アモルファスＳ
ｉ半導体薄膜面に対して垂直方向の応力を感知して、ピ
エゾ抵抗効果によって電気信号の変位を出力するもので
ある。 また、薄片状基板１として、金属薄板や樹脂フ
ィルム等を用いれば、完成後のセンサーデバイスを、図
６に示されるように３次元形状の曲面を有する被測定面
に沿って設けることができ、３次元形状の応力測定が可
能となる。
【００１２】図７は、外部からの応力を圧縮力として受
ける場合と、引張り力として受ける場合では、出力特性
が異なるので、用途に応じて歪の受ける方向性を考慮し
て薄片状基板１の両面にアモルファスＳｉ半導体薄膜
２、２ａを被着形成して両面に歪ゲージ１０、１０ａを
設けた第２の実施例を示すもので、外部からの応力に対
して、一方のアモルファスＳｉ半導体薄膜２には圧縮
力、他方のアモルファスＳｉ半導体薄膜２ａには引張り
力が作用し、各面の歪ゲージ１０、１０ａはこれらの応
力に対応してそれぞれの出力信号を同時に出力するが、
これら２つの出力信号を補正回路によって、アモルファ
スＳｉ半導体薄膜２、２ａに加えられる応力の方向性に
よって生じる出力信号の差異を補正してより精度の高い
測定を行うことができる。
ける場合と、引張り力として受ける場合では、出力特性
が異なるので、用途に応じて歪の受ける方向性を考慮し
て薄片状基板１の両面にアモルファスＳｉ半導体薄膜
２、２ａを被着形成して両面に歪ゲージ１０、１０ａを
設けた第２の実施例を示すもので、外部からの応力に対
して、一方のアモルファスＳｉ半導体薄膜２には圧縮
力、他方のアモルファスＳｉ半導体薄膜２ａには引張り
力が作用し、各面の歪ゲージ１０、１０ａはこれらの応
力に対応してそれぞれの出力信号を同時に出力するが、
これら２つの出力信号を補正回路によって、アモルファ
スＳｉ半導体薄膜２、２ａに加えられる応力の方向性に
よって生じる出力信号の差異を補正してより精度の高い
測定を行うことができる。
【００１３】
【発明の効果】本発明は前記説明によって明らかなよう
に、アモルファスＳｉ半導体薄膜上に入力電極と出力電
極を形成することにより、単結晶Ｓｉウエハーから切り
出して所定サイズに切断した単結晶Ｓｉチップの一部分
にエッチングや研摩によりダイヤフラムを形成する必要
がないので、製造工程が簡素化されるうえに歩留りが高
く、薄片状基板を金属や樹脂等の安価な材料を使用する
こともできるのでコストの低減が図れる。また、ピエゾ
抵抗層となるアモルファスＳｉ半導体薄膜は被着形成時
に、比抵抗と膜厚を正確かつ容易に調整でき、ブリッジ
回路を用いることなく歪ゲージを形成することができる
ので、出力感度を良好なものとすることができる。ま
た、結晶面を有しないアモルファスＳｉのため、薄片状
基板の任意の箇所に任意の形状でピエゾ抵抗層を複数形
成することができ、しかも、薄片状基板を金属や樹脂と
したセンサーデバイスは自在に変形することが可能であ
るので、３次元的な曲面における応力分布の測定も可能
であるうえに、Ｓｉウエハーサイズによる制約がないの
で大面積の応力測定ができるなど、極めて自由度の高い
半導体歪変換素子を設計することが可能となり、利用範
囲を拡大することができるものである。従って、本発明
は従来の問題点を解決した半導体歪変換素子として業界
にもたらす益極めて大なものである。
に、アモルファスＳｉ半導体薄膜上に入力電極と出力電
極を形成することにより、単結晶Ｓｉウエハーから切り
出して所定サイズに切断した単結晶Ｓｉチップの一部分
にエッチングや研摩によりダイヤフラムを形成する必要
がないので、製造工程が簡素化されるうえに歩留りが高
く、薄片状基板を金属や樹脂等の安価な材料を使用する
こともできるのでコストの低減が図れる。また、ピエゾ
抵抗層となるアモルファスＳｉ半導体薄膜は被着形成時
に、比抵抗と膜厚を正確かつ容易に調整でき、ブリッジ
回路を用いることなく歪ゲージを形成することができる
ので、出力感度を良好なものとすることができる。ま
た、結晶面を有しないアモルファスＳｉのため、薄片状
基板の任意の箇所に任意の形状でピエゾ抵抗層を複数形
成することができ、しかも、薄片状基板を金属や樹脂と
したセンサーデバイスは自在に変形することが可能であ
るので、３次元的な曲面における応力分布の測定も可能
であるうえに、Ｓｉウエハーサイズによる制約がないの
で大面積の応力測定ができるなど、極めて自由度の高い
半導体歪変換素子を設計することが可能となり、利用範
囲を拡大することができるものである。従って、本発明
は従来の問題点を解決した半導体歪変換素子として業界
にもたらす益極めて大なものである。
【図１】歪ゲージを片面に形成した本発明の第１の実施
例を示す平面図である。
例を示す平面図である。
【図２】同じく断面図である。
【図３】絶縁膜を形成した第１の実施例を示す示す断面
図である。
図である。
【図４】加速度センサとして用いた斜視図である。
【図５】圧力センサとして用いた一部切欠側面図であ
る。
る。
【図６】３次元曲面の測定に用いた断面図である。
【図７】歪ゲージを両面に形成した本発明の第２の実施
例を示す断面図である。
例を示す断面図である。
１ 薄片状基板 ２ アモルファスＳｉ半導体薄膜 ４ 保護膜 ５ 入力電極 ６ 出力電極 10 歪ゲージ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図３】
【図６】
【図７】
【図１】
【図４】
【図５】
Claims (1)
- 【請求項１】 外部からの応力に応じて変形する薄片状
基板(1) の少なくとも一方の面に、該薄片状基板(1) と
は絶縁状態でｐ型、i型、n型のいずれかのアモルファス
Ｓｉ半導体薄膜(2) を形成し、該アモルファスＳｉ半導
体薄膜上に、一対の入力電極(5) と出力電極(6) とを設
けて歪ゲージ(10)を形成するとともに、該アモルファス
Ｓｉ半導体薄膜(2)の表面に絶縁用の保護膜(4) を形成
したことを特徴とする半導体歪変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31991293A JPH07176765A (ja) | 1993-12-20 | 1993-12-20 | 半導体歪変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31991293A JPH07176765A (ja) | 1993-12-20 | 1993-12-20 | 半導体歪変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176765A true JPH07176765A (ja) | 1995-07-14 |
Family
ID=18115624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31991293A Withdrawn JPH07176765A (ja) | 1993-12-20 | 1993-12-20 | 半導体歪変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105004456A (zh) * | 2015-08-18 | 2015-10-28 | 北京中航兴盛测控技术有限公司 | 基于非晶材料的高性能薄膜压力传感器 |
| CN107462192A (zh) * | 2017-09-11 | 2017-12-12 | 重庆大学 | 一种基于soi和压电薄膜的声表面波高温应变传感器芯片及其制备方法 |
-
1993
- 1993-12-20 JP JP31991293A patent/JPH07176765A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105004456A (zh) * | 2015-08-18 | 2015-10-28 | 北京中航兴盛测控技术有限公司 | 基于非晶材料的高性能薄膜压力传感器 |
| CN107462192A (zh) * | 2017-09-11 | 2017-12-12 | 重庆大学 | 一种基于soi和压电薄膜的声表面波高温应变传感器芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849730A (en) | Force detecting device | |
| US3858150A (en) | Polycrystalline silicon pressure sensor | |
| US5485753A (en) | Piezoresistive silicon pressure sensor implementing long diaphragms with large aspect ratios | |
| US4739381A (en) | Piezoresistive strain sensing device | |
| KR100959005B1 (ko) | 금속 압력다이어프램이 구비된 압력측정센서 및 상기압력측정센서의 제조방법 | |
| US7808365B2 (en) | Pressure sensor | |
| EP0672898B1 (en) | Semiconductor pressure sensor with polysilicon diaphragm and single-crystal gage elements and fabrication method therefor | |
| CN114705332B (zh) | 一种高灵敏度低非线性压力传感器及制备方法 | |
| JP3730868B2 (ja) | 薄膜圧電抵抗センサ製作の方法 | |
| US6635910B1 (en) | Silicon strain gage having a thin layer of highly conductive silicon | |
| US6453748B1 (en) | Boron nitride piezoresistive device | |
| JPH07176765A (ja) | 半導体歪変換素子 | |
| JPS6410109B2 (ja) | ||
| Chung et al. | High‐performance pressure sensors using double silicon‐on‐insulator structures | |
| CN118936694A (zh) | 一种高一致性mems压力传感器及其制备方法 | |
| JP3546151B2 (ja) | 歪み検出素子及び歪み検出素子製造方法 | |
| JPH07176766A (ja) | 直交型半導体圧力変換素子 | |
| JPH0337534A (ja) | 半導体歪検出装置 | |
| KR101318260B1 (ko) | 반도체 소자 및 이를 이용하는 물리 센서 | |
| CN224136763U (zh) | 一种半导体应变计和压力传感器 | |
| JPS62266875A (ja) | 半導体圧力センサ | |
| JPH06244438A (ja) | シリコン半導体圧力計の製造方法 | |
| JPH0697697B2 (ja) | 半導体圧力変換装置 | |
| CN119573927A (zh) | 一种原位减小输出漂移的压力传感器芯片及其制备方法 | |
| JPS62291073A (ja) | 半導体歪検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |